CN111727512A - 光电半导体组件和制造光电半导体组件的方法 - Google Patents

光电半导体组件和制造光电半导体组件的方法 Download PDF

Info

Publication number
CN111727512A
CN111727512A CN201980010010.4A CN201980010010A CN111727512A CN 111727512 A CN111727512 A CN 111727512A CN 201980010010 A CN201980010010 A CN 201980010010A CN 111727512 A CN111727512 A CN 111727512A
Authority
CN
China
Prior art keywords
leadframe
chip
semiconductor component
upper side
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980010010.4A
Other languages
English (en)
Inventor
M·希恩
M·戈尔德巴赫
M·齐茨尔施佩格
L·派克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram Oled GmbH
Original Assignee
Osram Oled GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Oled GmbH filed Critical Osram Oled GmbH
Publication of CN111727512A publication Critical patent/CN111727512A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Led Device Packages (AREA)

Abstract

在一个实施方式中，光电半导体组件（1）包括至少两个引线框部件（21、22）以及在安装区域（24）中敷设在所述引线框部件中的一个引线框部件（21）上的光电半导体芯片（3）。引线框部件（21、22）经由灌封体（4）彼此机械连接。所述半导体芯片（3）嵌入到所述灌封体（4）中。在所述安装区域（24）中，所涉及的引线框部件（21）具有减小的厚度（D1）。电线路（5）从所述半导体芯片（3）越过所述灌封体（4）地引导到其他引线框部件（22）的连接区域（25）。在所述连接区域（25）中，所涉及的引线框部件（22）具有完全厚度（D2）。从所述连接区域（25）到所述半导体芯片（3），所述线路（5）克服了不明显的高度差。

Description

光电半导体组件和制造光电半导体组件的方法
技术领域
说明了一种光电半导体组件。此外，说明了一种用于制造光电半导体组件的方法。
发明内容
要解决的任务在于说明一种光电半导体组件，其中对半导体芯片进行有效的电接触。
该任务尤其通过具有权利要求1的特征的半导体组件来解决。优选的扩展是其余权利要求的主题。
根据至少一个实施方式，所述半导体组件包括两个或多于两个的引线框部件。这些引线框部件一起形成所述半导体组件的引线框。优选地，所述引线框部件由同一个半成品制成。所述半成品特别是金属板，如铜板。因此，所述引线框部件是所述半导体组件的含有金属的部件，这些部件是可导电的。
根据至少一个实施方式，所述半导体组件包括一个或多个光电半导体芯片。至少一个半导体芯片被敷设在引线框部件之一上的安装区域中。如果存在多个半导体芯片，则可以将它们单独地或组合为组地敷设在单个引线框部件或多个引线框部件上。
所述至少一个半导体芯片优选是发光二极管芯片，简称为LED芯片。替代地，所述半导体芯片可以是检测器芯片，如光电二极管或CCD场。在多个半导体芯片的情况下，发射辐射的半导体芯片也可以与检测辐射的半导体芯片组合。
根据至少一个实施方式，所述半导体组件包括灌封体。所述灌封体将引线框部件机械地相互连接。也就是说，如果没有所述灌封体，则所述半导体组件在机械上将不稳定。
根据至少一个实施方式，所述至少一个半导体芯片嵌入到所述灌封体内。这特别是意味着，所述半导体芯片的侧表面被所述灌封体完全或大部分覆盖，并且所述灌封体与所述半导体芯片形状配合地和/或直接地连接。在平面图中看，所述灌封体优选在闭合的轨道中环绕地围绕所述半导体芯片。
根据至少一个实施方式，所述半导体组件包括一个或多个电线路。所述至少一个电线路被设计为与所述至少一个半导体芯片电接触。所述电线路优选是含金属的线路，例如包括铜、铝、金和/或银作为主要成分。
根据至少一个实施方式，所述半导体芯片具有芯片上侧。所述芯片上侧背向所述安装区域，并且可以平行于所述安装区域定向。所述芯片上侧优选是所述半导体芯片的主辐射侧。也就是说，如果所述半导体芯片是发射辐射的半导体芯片，则在所述半导体芯片中产生的全部或大部分辐射落在所述芯片上侧上。否则，在用于所述半导体芯片的检测器芯片的情况下，所述芯片上侧是辐射入射表面或检测侧。
根据至少一个实施方式，其上敷设有所述半导体芯片的引线框部件在所述安装区域中具有减小的厚度。也就是说，相对于所述引线框部件的至少一个其他区域，所述安装区域变薄了。
根据至少一个实施方式，所述线路从所述半导体芯片越过所述灌封体引导到所述引线框部件中的其他引线框部件的连接区域。经由所述线路实现所述半导体芯片与所述其他引线框部件之间的电连接。由此所述半导体芯片经由至少两个引线框部件电连接。在此，所述线路优选地直接位于所述灌封体上，并且特别是沿着所述线路在所述灌封体上经过的整个路径。
根据至少一个实施方式，具有所述连接区域的引线框部件特别是在所述连接区域中具有完全厚度。换句话说，在所述连接区域中所述引线框部件的厚度没有减小。仅在至少一个连接区域中存在完全厚度是可能的。
所述连接区域可以是所述引线框部件的最厚区域。特别地，在所述连接区域中从所述半导体组件的发射侧开始没有进行薄化。相反，原则上可以从底侧开始减小厚度，所述底侧在具有所述半导体芯片的引线框部件的情况下与所述安装区域相对；但是，这是次优的。
根据至少一个实施方式，从所述连接区域到所述半导体芯片的所述线路克服了不明显的高度差。这具体意味着，在垂直于所述安装区域的方向上，特别是在所述灌封体的上侧处，所述高度差至多为50μm或30μm或20μm或10μm或5μm，或者不存在高度差。优选地，也就是说所述芯片上侧和所述连接区域位于同一平面内或近似位于同一平面内。该平面优选平行于所述安装区域定向。优选地，沿着所述线路所经过的整个路径不超过所述高度差。也就是说，由所述线路克服的最大高度差低于上述值。
在至少一个实施方式中，所述光电半导体组件包括至少两个引线框部件和至少一个在安装区域中敷设在所述引线框部件之一上的光电半导体芯片。所述引线框部件经由灌封体彼此机械连接。所述半导体芯片嵌入在所述灌封体内。所述半导体芯片具有背向所述安装区域的芯片上侧。在所述安装区域中，所涉及的引线框部件具有减小的厚度。至少一个电线路从所述半导体芯片越过所述灌封体引导到所述引线框部件中其他引线框部件的连接区域。在所述连接区域中，至少从发射侧看，所涉及的引线框部件具有完全厚度。从所述连接区域到所述半导体芯片，所述线路在垂直于所述安装区域的方向上克服了至多20μm的高度差。
平面电连接（也称为平面互连）通常用于接触诸如发光二极管芯片或硅检测器的半导体芯片。在此，一般情况下需要相对较长或较深的电贯通接触部，也称为通孔接触部，以从所述芯片上侧的高度一直到达诸如印刷电路板、陶瓷载体或引线框的衬底的表面。这些通孔制造复杂并且相对灵敏。
在这里描述的半导体组件的情况下，可以避免这样的通孔或者至少可以显著减小通孔的高度。这特别是通过将所述半导体芯片置于引线框部件之一的回蚀来实现，所述回蚀优选地对应于芯片高度。由此，所述半导体芯片的电接触表面实际上与引线框固体材料的上侧处于同一平面中。在特别是通过膜辅助喷涂（也称为Film Assisted Molding，薄膜辅助成型）对所述半导体芯片和所述引线框部件进行浇注或挤压成型后，可以创建实际上没有通孔的电线路形式的平面接触部。
由于芯片高度公差和引线框的回蚀公差，通常并非所有的表面都在同一高度上。因此，在创建所述灌封体时，在所述灌封体和/或所述半导体组件的上侧中得到沟槽和凹痕。在平面互连的情况下，这可能导致所述半导体芯片或相关联的引线框部件的上侧与侧表面之间的短路。通过所述半导体芯片低于所述引线框的上侧或与所述引线框的上侧处于相同的高度处，可以避免或至少减轻这种情况。
由于所述芯片上侧和用于所述线路的引线框接触部几乎处于相同的高度，因此可以避免深的通孔。去掉了具有例如创建钻孔和涂覆通孔壁的费事的通孔制造。由此，特别是在热负荷的情况下，也减少或避免了针对在导体线路处和在通孔的边缘处的裂缝的弱点。
此外，在创建所述灌封体之后并且在处理所述平面互连之前，可以例如通过测试针从上方接触所述半导体芯片和引线框部件二者。这样允许在分离所述组件之前就已经执行了功能测试。可以在其他过程步骤（如施加发光物质）之前就从过程中去掉有缺陷的组件。
如果通过平面互连将多个半导体芯片连接为模块，则可以在需要的情况下通过事先测试来适配电路，其方式是例如在激光光刻步骤中绕过有缺陷的半导体芯片而不是产生短路或断开的接触部。由此可以提高制造时的产量。
此外，使得所述半导体组件的以下设计成为可能，在所述设计中引线框部件的任何大小的表面都可以在组件上侧处暴露。除了电接触之外，这些表面还可以用于例如经由激光刻写来施加标记，例如个体的组件代码、客户特定的标记、亮度分组和/或色度坐标分组。
特别地，可以敷设测试数据。由于仍可以在复合体中对所述组件进行测试，因此所述测试以及基于所述测试使用例如亮度分组或色度坐标分组对所述组件的描述都比分离后简单。这提供了节省分离后的最终测试的可能性。
特别地，还在复合体中就以机器可读的形式与按照色度坐标和/或亮度的各自分组相应地表征所述组件，其中可选地可以事后进行最终测量。
诸如DMC代码或OCR代码的标记在金属中可以比在诸如环氧树脂或硅树脂的灌封材料中小得多。通过更高的对比度，金属中这样的标记也更易于阅读。由于在整个过程链期间引线框的表面都在相应的位置处暴露，因此可以在开始时就已经敷设了代码，从而可以在整个过程链中追踪所述组件。可以在同一步骤中施加NMF代码和个体的组件标记。可以取消对个体标记的单独刻写。
此外，组件复合体和组件的上侧在很大程度上是平坦的。因此，可以通过曝光技术或通过喷涂将发光物质施加到所述半导体芯片上以进行波长转换，例如以粘接板的形式。同样，诸如菲涅耳光学器件或透镜的光学元件可以例如借助于粘接或通过喷涂技术或印刷技术敷设在所述芯片上侧上。
此外，所述引线框也可以用作反射器，其方式特别是将所述半导体芯片置于回蚀中和/或使用透明的灌封材料。可以避免反射器壁上的电线路短路，其方式是在相应的位置上回蚀所述反射器或将平面互连、即电线路引导通过电绝缘。
根据至少一个实施方式，所述连接区域高于所述芯片上侧。在此，高度特别是表示距所述半导体组件的底侧的距离。所述半导体组件可以安装在所述底侧处，特别是通过表面安装，简称SMT。
根据至少一个实施方式，所述安装区域位于所涉及的半导体组件的槽中。该槽优选地形成用于在运行期间产生的辐射的反射器。
根据至少一个实施方式，围绕所述槽形成所涉及的半导体组件的壁。所述壁优选在所述电线路的区域中具有凹部。通过所述凹部，所述线路和所涉及的半导体组件之间的距离由于所述凹部而增大了。作为凹部的替代，也可以在所述壁上或所述壁处存在电绝缘层。
根据至少一个实施方式，在所述芯片上侧上敷设了发光物质体。所述发光物质体是例如陶瓷或硅板。所述发光物质体具有一种或多种发光物质。经由至少一种发光物质将在所述半导体芯片的运行期间产生的辐射部分地或完全地转换成优选长波的辐射。
根据至少一个实施方式，所述发光物质体在离开所述安装区域的方向上与所述灌封体齐平。也就是说，所述发光物质体和所述灌封体可以具有相同的高度。在这种情况下，所述发光物质体优选地具有电贯通接触部，所述该贯通接触部从沿着所述灌封体的上侧并且因此沿着所述发光物质体的上侧延伸的线路一直达到所述芯片上侧。换句话说，所述贯通接触部穿过所述发光物质体并且将所述电线路与所述芯片上侧连接。所述贯通接触部优选仅穿过发光物质体。
根据至少一个实施方式，所述芯片上侧在远离所述安装区域的方向上与所述灌封体齐平。由此可能的是，可能存在的发光物质体突出超过所述灌封体和/或部分地敷设在所述灌封体上。由此使得所述半导体组件可以没有电贯通接触部。
根据至少一个实施方式，所述减小的厚度为所述完全厚度的至少10％或20％和/或至多55％或40％或35％。也就是说，所述减小的厚度相对较小。
根据至少一个实施方式，所述引线框部件的完全厚度为至少50μm或70μm或100μm和/或至多1mm或0.5mm或0.26mm。替代地或附加地，相邻的引线框部件之间的最小距离是至少50μm或0.1mm或0.18mm和/或至多1mm或0.5mm或0.2mm。因此，所述引线框部件可以相对彼此靠近地布置。
根据至少一个实施方式，相邻引线框部件之间的最小距离是所述引线框部件的完全厚度的至少50％或60％或90％和/或至多110％或100％或90％。
根据至少一个实施方式，在横截面中看，所述灌封体的背向所述安装区域的上侧是弯曲的。替代地，在横截面中看，所述上侧可以笔直地延伸，特别是从所述芯片上侧延伸到引线框部件。所述灌封体的上侧可以从芯片上侧开始稳定上升到所述连接区域。替代地，所述灌封体的上侧可以从所述上侧开始首先下降，然后连续上升到所述连接区域。所述灌封体的上侧优选无级地延伸，特别是像可微分的曲线一样。
根据至少一个实施方式，所述半导体芯片在侧向上突出超过具有所述安装区域的引线框部件，特别是在平行于所述安装区域的方向上。对于所述半导体组件超过所涉及的引线框部件的侧向突出部P，特别是在横截面中看，取决于完全厚度D2和减小的厚度D1适用的是：
0.3*（D2-D1）
Figure 89200DEST_PATH_IMAGE001
P
Figure 289237DEST_PATH_IMAGE001
2*（D2-D1）或
0.4*（D2-D1）
Figure 813759DEST_PATH_IMAGE002
P
Figure 99247DEST_PATH_IMAGE001
1.5*（D2-D1）。替代地或附加地，以下适用于所述芯片上侧的平均边缘长度E：P
Figure 836259DEST_PATH_IMAGE001
0.4*E或P
Figure 893732DEST_PATH_IMAGE001
0.3*E。此外也可以适用：0.1*E
Figure 57997DEST_PATH_IMAGE001
P。
根据至少一个实施方式，所述灌封体是光不可透过的。例如，所述灌封体是黑色的以增加对比度，或者具有高漫反射率而对于观看者来说是白色的。替代地，所述灌封体对于在运行中产生的辐射是可穿透的，特别是透明的或乳浊的。
根据至少一个实施方式，所述引线框部件部分地或完全地设置有反射涂层。这样的涂层例如包括银或铝，具体地用于反射蓝光。作为含有金属的涂层的替代，也可以存在介电镜和/或布拉格镜。这样的涂层可以限于所述槽。
根据至少一个实施方式，所述半导体组件包括两种或多于两种不同类型的半导体芯片。对每种类型可以设置一个或多个半导体芯片。例如，可以存在用于产生红光、绿光和蓝光的半导体芯片。所述半导体组件可以是RGB组件。优选地，可以对不同类型的半导体芯片进行彼此独立的电控制。同样，可以对相同类型的半导体芯片进行彼此独立的电控制或者也可以组合在一起。
此外，说明了一种用于制造光电半导体组件的方法。利用该方法制造如结合一个或多个上述实施方式描述的半导体组件。因此，所述半导体组件的特征也对于该方法公开了，反之亦然。
在至少一个实施方式中，所述方法包括以下步骤，优选地以说明的顺序执行：
A）提供具有多个引线框的半蚀刻的引线框复合体，其中每个引线框具有多个引线框部件并且是为完成的半导体组件之一设置的，
B）为所述引线框装配半导体芯片，
C）创建灌封体，
D）在引线框之间产生电线路和电布线，其中所述布线将相邻引线框的平台彼此电连接，以及
E）切断所述引线框之间的连接条，使得仅经由所述布线提供相邻引线框之间的电连接。
作为半蚀刻的替代，也可以对所述引线框进行冲压。
在切断所述连接条之前，将所述引线框复合体中的各个引线框相互电短路。由此，在所述切断之前还无法对个体的半导体芯片进行有效的电测试。通过产生所述布线，可以还在所述引线框复合体中就进行测试，只要尚未切断所述灌封体并且所述引线框部件机械牢固地彼此连接。
在此，可以相应于电线路来设计所述布线，即设计为平面互连。因此，通过适当地设计引线框部件和将所述半导体芯片适当连接成矩阵，可以还在所述引线框复合体中就进行有效的电测试。术语“布线”特别地不是经由诸如接合线的导线的连接。
可以将所述电连接、特别是所述布线交叉，其方式是使用所述引线框部件的固体材料区域作为贯通接触部，以便建立从平面互连线路到所涉及的引线框部件的另一侧的连接。特别是通过锯切所述引线框复合体，中断了在所述引线框部件的所述另一侧上的多余的和/或干扰性的电连接，其中所述灌封体仍然完整地保持为机械单元。因此，可以在分离之前就已经对所述组件进行电测试，并且可选地还可以对所述组件进行预分类或连接成组，例如用于诸如显示器的显示设备。
根据至少一个实施方式，所述方法包括在步骤E）之后的步骤F）。在步骤F）中测试所述半导体芯片和/或所述引线框。
根据至少一个实施方式，所述方法包括步骤G）。在步骤G）中，分离为半导体组件，其中将所述灌封体和所述布线切断。在此可以保留多个引线框的分组。
根据至少一个实施方式，在步骤F）中与所述布线一起创建所述线路。所述线路和所述布线可以相同地实施。
根据至少一个实施方式，在步骤F）中，除了所述引线框部件和所述半导体芯片本身之外，所述电线路和所述布线是所述引线框复合体中唯一的电连接。特别是没有电贯通接触部。
根据至少一个实施方式，其上敷设了所述布线的平台具有所述引线框部件的完全厚度。所述平台在完成的半导体组件中可以没有功能。替代地或附加地，所述平台可以用于在尚未分离的状态下测试所述半导体组件，例如用于接触针。此外，所述平台在完成的半导体组件中可以用作用于接合线或带状接触部的接触表面。
根据至少一个实施方式，所述线路和/或所述布线的宽度分别为至少10μm或20μm或30μm，并且替代地或附加地为至多200μm或150μm或100μm或80μm。所述线路和/或所述布线的厚度优选分别为至少1μm或2μm或4μm和/或至多100μm或40μm或20μm或10μm。
根据至少一个实施方式，步骤C）借助于膜辅助喷涂（英语：Film AssistedMolding，薄膜辅助成型或简称为FAM）执行。由此，在填充所述灌封体的材料时，用喷涂膜覆盖所述芯片上侧和所述连接区域。所述喷涂膜可以补偿所述连接区域和所述芯片上侧之间的小的高度差。在产生了所述灌封体之后，优选将所述喷涂膜完全去除。
附图说明
下面参照附图基于实施例详细解释在此描述的光电半导体组件和在此描述的方法。在此，在各个附图中，相同的附图标记说明相同的元件。但是，在此没有显示比例尺参考，而是可以夸大地显示各个元件以更好地理解。
图1示出了在此描述的光电半导体组件的实施例的示意性截面图，
图2A、图3A、图4A、图5和图6A示出了在此描述的光电半导体组件的实施例的示意性透视平面图，
图2B、图3B、图4B和图6B示出了在此描述的光电半导体组件的实施例的示意性透视仰视图，
图7示出了在此描述的光电半导体组件的实施例的示意性截面图，
图8A示出了在此描述的光电半导体组件的实施例的示意性平面图，
图8B、图9、图10、图11C、图12、图13A和图13B以及图16A、图16B和图16C示出了在此描述的光电半导体组件的实施例的示意性截面图，
图11A和图11B示出了用于在此描述的光电半导体组件的实施例的制造方法的方法步骤的示意性截面图，以及
图14A、图14B、图14C和14D示出了在此描述的光电半导体组件的实施例的制造方法的方法步骤的示意性平面图，以及
图15示出了用于制造在此描述的光电半导体组件的实施例的引线框复合体的示意性截面图。
具体实施方式
在图1中示出了光电半导体组件1的实施例。半导体组件1包括由第一引线框部件21和第二引线框部件22组成的引线框20。第一引线框部件21具有带有减小的厚度的区域。该区域形成安装区域24。在安装区域24中敷设了半导体芯片3，优选发光二极管芯片。半导体芯片3的芯片上侧30背向安装区域24。经由第一引线框部件21并且借助于通向第二引线框部件22的电线路5对半导体芯片3进行电接触。半导体组件1可以例如借助于钎焊被表面安装在底侧11处。
半导体芯片3嵌入在灌封体4中。灌封体4将引线框部件21、22彼此牢固地连接。优选地，灌封体4的上侧40与芯片上侧30以及与第二引线框部件22处的连接区域25齐平。因此，电线路5可以基本上平行于安装区域24地延伸。因此为了电接触半导体芯片3，可以省去电贯通接触部。
在安装区域24处，第一引线框部件21具有相对小的减小的厚度D1。引线框部件21、22的总厚度D2大约是减小的厚度D1的3倍。
在半导体组件1的底侧11上的边缘处和/或拐角区域处，引线框部件21、22可以分别具有凹陷8。凹陷8可以没有灌封体4。底侧11与发射侧12相对，其中芯片上侧30优选地位于发射侧12中。
在图2的实施例中，三个半导体芯片3位于第一引线框部件21上。其中一个半导体芯片3优选被设计为产生红光，另一个半导体芯片3被设计为产生绿光，而第三半导体芯片3被设计为产生蓝光。优选地，这些半导体芯片3全都具有相同的高度。为了简化图示，在图2中未示出嵌入有半导体芯片3的灌封体。
这些半导体芯片3分别连接到全部三个电线路5之一，并且经由这些线路5与引线框部件22、23、23'导电连接。从发射侧12看去，引线框部件21、22、23、23'一起形成槽状区域，半导体芯片3位于该槽状区域中，参见图2A。
在图2B中可以看出，具有半导体芯片3的半导体组件21在底侧11处近似成型为正方形。其他引线框部件22、23、23'被设计为L形或矩形并且位于底侧11的拐角处。此外，引线框部件21、22、23、23'也从底侧11开始被部分蚀刻并且因此从底侧11开始部分变薄。
在图3的实施例中，与图2的三角形布置不同，半导体芯片3以线形布置。如图3A所示，第一引线框部件21可以以U形围绕半导体芯片3。在平面图中看，其他引线框部件22、23、23'被成型为L形或近似矩形，并且经由线路5与相关联的半导体芯片3连接，参见图3A。
从底侧11开始，参见图3B，引线框部件21被设计为矩形，并且其余较小的引线框部件22、23、23'分别具有正方形形状。
如在所有其他实施例中一样，优选地在发射侧12处和/或在引线框部件21、22、23、23'的底侧11处具有标记35。标记35例如借助于蚀刻、冲压或激光刻写来产生。通过标记35，即使在制造方法期间仍然可以单独地跟踪半导体组件1并说明在半导体组件1上的特征数据。所述特征数据例如是所产生的色度坐标中的一个。
在图3中还示出了相邻的引线框20在制造期间经由连接条26彼此连接。可以经由连接条26构建引线框复合体2，也参见图14。在完成的半导体组件1中，优选地不再存在图3中所示的连接条26，从而引线框部件21、22、23、23'以及因此引线框20分别与灌封体4的侧表面齐平。因此，引线框20优选地不突出超过灌封体4。
半导体组件1的横向伸展x例如为至少0.5mm或0.8mm和/或至多4mm或3mm或1.5mm。纵向伸展y例如为至少0.8mm或1mm和/或至多8mm或5mm或2mm。相应的值可以适用于所有其他实施例。
半导体芯片3（其也可以是发光半导体芯片和检测器芯片的混合物）例如借助于钎焊或导电胶固定在第一引线框部件21处。例如通过光刻方式来产生电线路5，例如通过结构化种子层并随后电镀地沉积用于线路5的金属来产生。
根据图4，灌封体4是光可透过的。半导体芯片3布置在半导体组件1的中央。引线框部21、22、23、23'分别位于半导体组件1的拐角处。从底侧11看，第一引线框部21为L形，其余引线框部22、23、23'近似为正方形并且明显更小。
在图5中示出了多个半导体芯片3经由仅两个引线框部件21、22以矩阵形式布置。半导体芯片3并联电连接。线路5连接到L形的第二引线框部件22。为了简化图示，在图5中未示出灌封体。
在图6的实施例中，三个半导体芯片3经由单个线路5与第二引线框部件22电连接。同样，图6中未示出灌封体。为此，线路5具有两个Y形分支，但替代地也可以设计为星形。
从图6还可以看出，引线框部件21、22在连接条26的区域中从底侧11开始变薄，但是可以一直延伸到发射侧12。
在图7中示出了半导体芯片3以突出部P突出超过安装区域24。由此总体上实现了空间的节省。受制于制造，不应低于引线框部件21、22之间的最小距离。取决于引线框部件21、22的完全厚度D2，所述最小距离为0.2mm左右。半导体芯片3与第二引线框部件22的距离W例如仅为50μm，并且因此约为引线框部件21、22之间的最小距离的四分之一。因此，安装区域24可以相应地变小。突出部P优选为芯片上侧30的边缘长度E的至多40％。
在图8中示出了半导体芯片3位于被设计为反射器的槽28中。槽28基本上被壁27环形围绕。壁27具有完全厚度D2。为了防止第一引线框部件21与线路5短路，壁27具有朝向第二引线框部件22的凹部29。凹部29优选地一直延伸到安装区域24。
在图9中示出了半导体芯片3可以在芯片上侧30处具有所有的电连接端。经由线路5中的多个线路进行电接触。
根据图10，半导体芯片3a、3b位于多个第一引线框部件21、21'上。半导体芯片3a是例如LED芯片。半导体芯片3b可以是简称为ESD芯片的用于保护免受静电放电损害的芯片。在这种情况下，半导体芯片3a、3b例如经由图10中虚线所示的线路5之一连接。
在图11A、图11B中示出了用于制造灌封体4的步骤。根据图11A，灌封体4通过膜辅助喷涂或挤压成型法产生。在此，喷涂膜44a对连接区域25以及芯片上侧30进行密封。在此，引线框部件21、22超出芯片上侧30的突出高度H至多为20μm并且尽可能小。突出高度H通过喷涂膜44a补偿。在横截面中看，灌封体4的上侧40恰好从芯片上侧30延伸到引线框部件21、22。朝向底侧11，经由其他喷涂膜44b进行密封。
如在所有实施例中一样，至少第一引线框部件21可以完全或部分地设置有反射涂层43。由此可以提高反射率，特别是对于蓝光的反射率，因为引线框部件21、22例如由仅相对较差地反射蓝光的铜或铜合金制成。
根据图11B，通过浇注（英语：casting）来产生灌封体4。由于灌封体4的材料的润湿和表面张力，在上侧40处形成小弧拱。因此，灌封体4可以从芯片上侧30开始首先变薄，然后向上拉至具有连接区域25的发射侧12。
在图11C的实施例中，上侧40平行于安装区域24定向。由此，可以朝向第二引线框部件22在连接区域25处构造出在线路5中的台阶。但是，该台阶只有很小的高度。但是，由于引线框部件22的侧表面也具有导电性，因此这样的台阶通常情况下不会危及电接触。在图11A和11B中分别避免了这样的台阶。
如在所有实施例中一样，作为选项，半导体芯片3的侧表面可以设置有透明的灌封42。经由透明的灌封体42可以远离安装区域24地发出定向的辐射，特别是在半导体芯片3具有光可穿透的衬底的情况下。在这种情况下，灌封体4优选地被设计为反射性的，例如为白色。
在图12中示出了在芯片上侧30处施加了发光物质体7。发光物质体7与灌封体40齐平。因此，线路5部分地在发光物质体7上延伸。与半导体芯片3的电接触经由穿过发光物质体7的电贯通接触部57进行。然而，贯通接触部57在垂直于安装区域24的方向上相对较短，因此可以相对成本有利地制造。
可选地，如在所有实施例中一样，在第一引线框部件21处局部地存在电绝缘层75。这样的绝缘层75特别是可以代替图8的凹部29。因此，绝缘层75可以部分或完全地覆盖壁27。
相反，图13A的发光物质体7突出超过灌封体4。与该图示不同，发光物质体7也可以延伸到灌封体4的上侧40上。发光物质体7也突出超过线路5，并且如图13B中的图示，发光物质体7也可以延伸到灌封体4的上侧40上。可选地，发光物质体7覆盖线路5和/或连接区域25，如图13B中的虚线所示。
在图14中示出了制造方法。根据图14A，提供具有多个引线框20的引线框复合体2，每个引线框例如具有两个引线框部件21、22。引线框20分别包括具有完全厚度D2的连接区域25和同样具有完全厚度D2的多个平台62。此外，对于每个引线框20存在具有减小的厚度D1的安装区域24。
相邻的引线框20经由连接条26彼此连接并且因此机械地集成在一起。不同于图14中的图示，还可以存在对角线分布的连接条26'，其在图14A中示意性地表示为虚线。总的来说，引线框复合体2可以经由这样的连接条26'一体式地设计。
根据图14，平台62中的一个位于第一引线框部件21上，并且平台62中的两个位于第二引线框部件22上。与此不同，平台62中的多个也可以被敷设在第一引线框部件21处。
在图14B的方法步骤中，引线框20分配装配有半导体芯片3之一。随后创建灌封体4，参见图14C。在创建了灌封体4之后，将连接条26从底侧11开始切断，从而产生中断59，并且将引线框20彼此电分离。
根据图14，引线框20的分离涉及各个引线框20。与此不同，引线框20的组也可以保持互连。
在图14D中的步骤中，创建了线路5以及电布线6。这在共同的步骤中进行，并且线路5优选地以与布线6完全相同的方式构建。布线6与线路5一样位于灌封体4的上侧40处，并与线路5在共同的平面中延伸。
因此，可以经由布线6以及相关联的引线框部件22一起沿着行和列创建连续的电连接。经由第一引线框部件21处的平台62可以进行逐列的连接。在此，第一引线框部件21处的平台62在左右方向上位于第二引线框部件22的平台62之间，从而避免了短路。然后经由用于行和列的测试接触部91、92对引线框20和相关联的半导体芯片3进行单个的个体测试。
与图14不同的是，中断59的产生也可以在创建了线路5和布线6之后才进行。
在图15中示出了用于行测试接触部91的布线6连接了第二引线框部件22。这些布线6、91与在图14D中一样在图15中从左向右延伸。用于列测试接触部92的布线6在图15中垂直于图平面延伸并且在图14D中从上向下延伸。
因此，通过将半蚀刻的引线框与布线6结合使用，可以实现两个布线平面，一方面在底侧11处经由引线框部件21、22实现，另一方面在发射侧12处经由平台62与布线6一起实现。因此特别是可以省去接合线。因此，贯通接触部可以通过半蚀刻和由所述半蚀刻带来的平台62的创建来代替。
在图16A中，穿过发光物质体7地连接半导体芯片3。在此，发射侧12处的发光物质体7和/或灌封体4可以与导体线路5齐平。贯通接触部57可以达到不同的深度，其中第二引线框部件22处的贯通接触部57是可选的。到芯片上侧30的贯通接触部57穿过发光物质体7。
在图16B中，到芯片上侧30的贯通接触部57在灌封体4中位于发光物质体7的旁边。此外，导体线路5突出超过发光物质体7和灌封体4。导体线路5突出超过发光物质体7和灌封体4在图16A的示例中也是可以的。
在图16C的示例中，发光物质体7作为优选连续的层位于导体线路5、半导体芯片3和灌封体4上方。可选地存在贯通接触部57，特别是穿过灌封体4。此外，与图16C所示不同，可以将发光物质体7限制为灌封体4，并且使引线框部件21、22完全或部分地露出。
除非另有说明，否则附图中所示的部件优选以说明的顺序分别彼此直接跟随。在附图中不接触的层优选彼此间隔开。只要线彼此平行地绘制，相应的平面就优选地也彼此平行地取向。同样，除非另有说明，在附图中也正确地再现了所绘制的部件彼此之间的相对位置。
在此描述的本发明不受基于实施例的描述的限制。相反，本发明包括每个新特征和特征的每种组合，特别是包括专利权利要求中的特征的每种组合，即使该特征或该组合本身在专利权利要求或实施例中未明确说明。
本专利申请要求德国专利申请10 2018 101 813.4的优先权，其公开内容通过引用合并于此。
附图标记列表
1 光电半导体组件
11 底侧
12 发射侧
2 引线框复合体
20 引线框
21 第一引线框部件
22 第二引线框部件
23 第三引线框部件
23' 其他引线框部件
24 安装区域
25 连接区域
26 连接条
27 壁
28 槽
29 凹部
3 光电半导体芯片
30 芯片上侧
35 标记
4 灌封体
40 灌封体的上侧
42 透明的灌封
43 反射涂层
44 喷涂膜
5 电线路
57 电贯通接触部
59 中断
6 引线框之间的电布线
62 用于所述布线的平台
7 发光物质体
75 电绝缘层
8 凹陷
91 用于行的测试接触部
92 用于列的测试接触部
D1 引线框的减小的厚度
D2 引线框的完全厚度
E 芯片上侧的边缘长度
H 突出高度
P 侧向突出部
W 距离
x 横向伸展
y 纵向伸展。

Claims (16)

1.一种光电半导体组件（1），具有
-至少两个引线框部件（21、22），
-至少一个光电半导体芯片（3），所述至少一个光电半导体芯片（3）敷设在所述引线框部件的一个引线框部件（21）上的安装区域（24）中，
-灌封体（4），所述灌封体将所述引线框部件（21、22）机械地彼此连接并且在所述灌封体中嵌入有所述半导体芯片（3），以及
-至少一个电线路（5），
其中，
-所述半导体芯片（3）具有背向所述安装区域（24）的芯片上侧（30），
-所涉及的引线框部件（21）在所述安装区域（24）中具有减小的厚度（D1），
-所述线路（5）越过所述灌封体（4）并直接在所述灌封体（4）上从所述半导体芯片（3）引导到所述引线框部件中的其他引线框部件（22）的连接区域（25），
-所涉及的引线框部件（22）在所述连接区域（25）中具有完全厚度（D2），并且
-从所述连接区域（25）到所述半导体芯片（3）的所述线路（5）在垂直于所述安装区域（24）的方向上沿着所述线路的整个路径克服了至多50μm的高度差。
2.根据权利要求1所述的光电半导体组件（1），
其中所述连接区域（25）高于所述芯片上侧（30），
其中沿着整个路径的高度差至多为20μm。
3.根据前述权利要求中任一项所述的光电半导体组件（1），
其中所述半导体芯片（3）是用于产生辐射的发光二极管芯片，
其中所述安装区域（24）位于所涉及的引线框部件（21）的槽（28）中，并且
其中所述槽（28）形成用于所述辐射的反射器。
4.根据权利要求3所述的光电半导体组件（1），
其中围绕所述槽（28）形成所涉及的引线框部件（21）的壁（27），
其中所述壁（27）在所述电线路（5）的区域中具有凹部（29），使得由于所述凹部（29）增大了所述线路（5）与所涉及的引线框部件（21）之间的距离。
5.根据前述权利要求中任一项所述的光电半导体组件（1），
其中在所述芯片上侧（30）上敷设了发光物质体（7），
其中所述发光物质体（7）在远离所述安装区域（24）的方向上与所述灌封体（4）齐平，并且
其中所述发光物质体（7）具有从线路（5）达到所述芯片上侧（30）的电贯通接触部（57）。
6.根据权利要求1至4中任一项所述的光电半导体组件（1），
其中在所述芯片上侧（30）上敷设了发光物质体（7），
其中所述芯片上侧（30）在远离所述安装区域（24）的方向上与所述灌封体（4）齐平，使得所述发光物质体（7）突出超过所述灌封体（4），并且
其中所述半导体组件（1）没有电贯通接触部。
7.根据前述权利要求中任一项所述的光电半导体组件（1），
其中所述减小的厚度（D1）在所述完全厚度（D2）的20％和55％之间，其中包含20%和55%，并且
其中所述完全厚度（D2）在70μm和0.5mm之间，其中包含70μm和0.5mm，并且
其中所述引线框部件（21、22）之间的最小距离在0.05mm和0.5mm之间，其中包含0.05mm和0.5mm。
8.根据前述权利要求中任一项所述的光电半导体组件（1），
其中所述灌封体（4）的背向所述安装区域（24）的上侧（40）在横截面中看是弯曲延伸的，并且从所述芯片上侧（30）稳定地一直上升到所述连接区域（25）。
9.根据前述权利要求中任一项所述的光电半导体组件（1），
其中所述半导体芯片（3）在侧向上突出超过具有所述安装区域（24）的引线框部件（21），
其中对于所述半导体芯片（3）在侧向上超出所涉及的引线框部件（21）的突出部P，取决于所述完全厚度D2和所述减小的厚度D1适用的是：0.4*（D2-D1）
Figure 407986DEST_PATH_IMAGE001
P
Figure 222358DEST_PATH_IMAGE001
1.5*（D2-D1），并且
其中对于所述芯片上侧（30）的平均边缘长度E适用的是：P
Figure 310400DEST_PATH_IMAGE001
0.4*E。
10.根据前述权利要求中任一项所述的光电半导体组件（1），
其中所述灌封体（4）是光不可透过的，和/或
其中所述引线框部件（21、22）设置有反射涂层（43）。
11.根据前述权利要求中任一项所述的光电半导体组件（1），所述光电半导体组件（1）包括至少两种不同类型的半导体芯片（3），
其中所述类型的半导体芯片（3）是能够彼此独立地电控制的。
12.一种用于制造根据前述权利要求中任一项所述的光电半导体组件（1）的方法，具有以下按照说明的顺序的步骤：
A）提供具有多个引线框（20）的半蚀刻的引线框复合体（2），其中每个引线框（20）具有多个引线框部件（21、22）并且是为完成的半导体组件（1）之一设置的，
B）向所述引线框（20）装配半导体芯片（3），
C）创建灌封体（4），
D）在所述引线框（20）之间产生线路（5）和电布线（6），其中所述布线（6）将相邻引线框（20）的平台（62）彼此电连接，以及
E）切断所述引线框（20）之间的连接条（26），使得仅经由所述布线（6）提供相邻引线框（20）之间的电连接。
13.根据权利要求12所述的方法，
还包括在步骤E）之后的步骤F）和G），
其中在步骤F）中测试所述半导体芯片（3），以及
其中在随后的步骤G）中分离为所述半导体组件（1），并在此过程中切断所述灌封体（4）和所述布线（6）。
14.根据权利要求13所述的方法，
其中在步骤F）中，所述线路（5）和所述布线（6）一起是所述引线框复合体中唯一的电连接，并且
其中所述平台（62）具有完全厚度（D2）并且在完成的半导体组件（1）中没有功能。
15.根据前述两个权利要求之一所述的方法，
其中所述线路（5）和所述布线（6）的宽度分别在20μm和150μm之间，其中包含20μm和150μm，并且所述线路（5）和所述布线（6）的厚度分别在2μm和20μm之间，其中包含2μm和20μm，以及
其中所述线路（5）和所述布线（6）被同时创建并且被相同地构建。
16.根据权利要求12至15中任一项所述的方法，
其中借助于膜辅助喷涂执行步骤C），使得在填充所述灌封体（4）的材料时，用喷涂膜（44）覆盖所述连接区域（25）和所述芯片上侧（30），
其中所述喷涂膜（44）补偿所述连接区域（25）和所述芯片上侧（30）之间的高度差。
CN201980010010.4A 2018-01-26 2019-01-23 光电半导体组件和制造光电半导体组件的方法 Pending CN111727512A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018101813.4 2018-01-26
DE102018101813.4A DE102018101813A1 (de) 2018-01-26 2018-01-26 Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
PCT/EP2019/051608 WO2019145350A1 (de) 2018-01-26 2019-01-23 Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen

Publications (1)

Publication Number Publication Date
CN111727512A true CN111727512A (zh) 2020-09-29

Family

ID=65228545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980010010.4A Pending CN111727512A (zh) 2018-01-26 2019-01-23 光电半导体组件和制造光电半导体组件的方法

Country Status (4)

Country Link
US (1) US11462500B2 (zh)
CN (1) CN111727512A (zh)
DE (2) DE102018101813A1 (zh)
WO (1) WO2019145350A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018111175A1 (de) 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Pixel, Multipixel-LED-Modul und Herstellungsverfahren
DE102020117207A1 (de) * 2020-06-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelementegehäuse und verfahren
DE102020004863A1 (de) * 2020-08-10 2022-02-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil und herstellungsverfahren
DE102021113592A1 (de) 2021-05-26 2022-12-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil und paneel
US11869816B2 (en) * 2021-07-26 2024-01-09 Excellence Opto. Inc. LED package with multiple test pads and parallel circuit elements
DE102021119709A1 (de) 2021-07-29 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung, verfahren zur montage eines optoelektronischen bauteils und optoelektronisches bauteil
DE102022102493A1 (de) 2022-02-02 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelementgehäuse und verfahren
DE102022114582A1 (de) 2022-06-09 2023-12-14 Ams-Osram International Gmbh Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707825A (zh) * 2004-06-11 2005-12-14 株式会社东芝 半导体发光器件及其制造方法、以及半导体发光组件
EP2081238A1 (en) * 2006-11-08 2009-07-22 C. I. Kasei Company, Limited Light emitting device and method for manufacturing the same
CN101681969A (zh) * 2007-06-29 2010-03-24 欧司朗光电半导体有限公司 用于制造多个光电子器件的方法和光电子器件
US20100187546A1 (en) * 2006-10-17 2010-07-29 Hiroshi Fushimi Vertical geometry light emitting diode package aggregate and production method of light emitting device using the same
CN102379040A (zh) * 2009-04-02 2012-03-14 奥斯兰姆奥普托半导体有限责任公司 光电部件
US20130170208A1 (en) * 2010-10-14 2013-07-04 Panasonic Corporation Light-emitting device and surface light source device using same
US20150207050A1 (en) * 2012-05-08 2015-07-23 Fuji Machine Mfg Co., Ltd. Semiconductor package and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
US20120061700A1 (en) 2010-09-09 2012-03-15 Andreas Eder Method and system for providing a reliable light emitting diode semiconductor device
JP2012119376A (ja) * 2010-11-29 2012-06-21 Toshiba Corp Ｌｅｄパッケージ
WO2012117974A1 (ja) * 2011-02-28 2012-09-07 日亜化学工業株式会社 発光装置
DE102011056706B4 (de) * 2011-12-20 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil
US9059379B2 (en) * 2012-10-29 2015-06-16 Advanced Semiconductor Engineering, Inc. Light-emitting semiconductor packages and related methods
JP2017103365A (ja) * 2015-12-02 2017-06-08 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707825A (zh) * 2004-06-11 2005-12-14 株式会社东芝 半导体发光器件及其制造方法、以及半导体发光组件
US20100187546A1 (en) * 2006-10-17 2010-07-29 Hiroshi Fushimi Vertical geometry light emitting diode package aggregate and production method of light emitting device using the same
EP2081238A1 (en) * 2006-11-08 2009-07-22 C. I. Kasei Company, Limited Light emitting device and method for manufacturing the same
CN101681969A (zh) * 2007-06-29 2010-03-24 欧司朗光电半导体有限公司 用于制造多个光电子器件的方法和光电子器件
CN102379040A (zh) * 2009-04-02 2012-03-14 奥斯兰姆奥普托半导体有限责任公司 光电部件
US20130170208A1 (en) * 2010-10-14 2013-07-04 Panasonic Corporation Light-emitting device and surface light source device using same
US20150207050A1 (en) * 2012-05-08 2015-07-23 Fuji Machine Mfg Co., Ltd. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
DE112019000537A5 (de) 2020-10-29
WO2019145350A1 (de) 2019-08-01
US20200402943A1 (en) 2020-12-24
US11462500B2 (en) 2022-10-04
DE102018101813A1 (de) 2019-08-01

Similar Documents

Publication Publication Date Title
CN111727512A (zh) 光电半导体组件和制造光电半导体组件的方法
JPWO2005106978A1 (ja) 発光装置およびその製造方法
US20200013759A1 (en) Light emitting element for pixel and led display module
JP2001015815A (ja) 半導体発光装置
US8987775B2 (en) Light emitting device package
US8975102B2 (en) Method for producing an optoelectronic device with wireless contacting
KR20110000730A (ko) 표면 실장 ｌｅｄ 모듈 및 표면 실장 ｌｅｄ 모듈의 제조 방법
US9620694B2 (en) Optoelectronic component
KR102407430B1 (ko) 광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법
CN116210095A (zh) 光电子半导体器件和制造方法
US11393962B2 (en) Optoelectronic semiconductor component and assembly having an optoelectronic semiconductor component
KR20130062985A (ko) 복사 방출 소자 및 복사 방출 소자의 제조 방법
US9029902B2 (en) Optoelectronic semiconductor device comprising a semiconductor chip, a carrier substrate and a film
US20220384397A1 (en) Semiconductor light emitting device and method for manufacturing the same
US20240250228A1 (en) Optoelectronic semiconductor component and panel
JP2000082847A (ja) 光電変換素子及びその製造方法
KR102100752B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101772550B1 (ko) 반도체 발광소자
US11424226B2 (en) Light-emitting device and method for producing a plurality of light-emitting devices
KR20120079084A (ko) 방사선 방출면 및 절연 층을 갖는 적어도 하나의 제 1 반도체 몸체를 포함하는 광전자 모듈 그리고 상기 광전자 모듈을 제조하기 위한 방법
JP2006059851A (ja) 半導体発光装置、それを用いた照明装置およびその製造方法
KR102325808B1 (ko) 반도체 발광소자 및 이의 제조방법
JP2000323754A (ja) チップ型発光素子
KR102017733B1 (ko) 반도체 발광소자 및 이의 제조방법
CN110959199B (zh) 光电子半导体器件和用于形成光电子半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination