JP2017152448A - 多数個取り配線基板 - Google Patents
多数個取り配線基板 Download PDFInfo
- Publication number
- JP2017152448A JP2017152448A JP2016031479A JP2016031479A JP2017152448A JP 2017152448 A JP2017152448 A JP 2017152448A JP 2016031479 A JP2016031479 A JP 2016031479A JP 2016031479 A JP2016031479 A JP 2016031479A JP 2017152448 A JP2017152448 A JP 2017152448A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- conductor
- dummy
- layers
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】反りが小さく、各配線基板に電子素子を良好に搭載することが可能な多数個取り配線基板を提供する。【解決手段】絶縁層と導体層とが交互に複数積層されて成る母基板30中に、絶縁層から成る絶縁基体の内部および表面に導体層から成る配線導体が絶縁基体の厚み方向の一方に偏った重心位置を持つように配置されて成る複数の配線基板10が一体的に配列形成されて成る多数個取り配線基板40であって、各配線基板10の周囲に、絶縁層から成るダミー基体の内部および表面に導体層から成るダミー導体がダミー基体の厚み方向の中心に重心位置を持つように配置されて成る複数のダミー基板20が配線基板10を個別に取り囲むように配置されている。【選択図】図2
Description
本発明は、一枚の母基板中に、半導体素子等の電子素子が搭載される複数の配線基板が一体的に配列形成されて成る多数個取り配線基板に関するものである。
半導体素子等の電子素子を搭載するための配線基板として、多数個取り配線基板がある。多数個取り配線基板は、絶縁層と導体層とが交互に複数積層されて成る母基板中に、前記複数の絶縁層から成る絶縁基体の内部および表面に前記複数の導体層から成る配線導体が配置されて成る複数の配線基板が間に切断領域を挟んで一体的形成されて成るものである。
この多数個取り配線基板においては、各配線基板に半導体素子等の電子素子を搭載した後、母基板を切断領域で切断することにより、個片の配線基板上に電子素子が搭載された複数の電子部品が製造される。
ところで、配線基板の種類によっては、その上面側と下面側とで、配線導体を形成する導体層の量が大きく異なるものがある。このような場合、各配線基板には、上面側と下面側との導体層の量の差に起因して反りが発生しやすくなる。特に、多数個取り配線基板においては、個々の配線基板の反りが隣接したもの同士で連なって極めて大きな反りが発生する。
多数個取り配線基板において大きな反りが発生すると、母基板に配列された配線基板の各々に電子素子を良好に搭載することが困難となる。
反りが小さく、各配線基板に電子素子を良好に搭載することが可能な多数個取り配線基板を提供すること。
本発明の多数個取り配線基板は、絶縁層と導体層とが交互に複数積層されて成る母基板中に、前記複数の絶縁層から成る絶縁基体の内部および表面に前記複数の導体層から成る配線導体が前記絶縁基体の厚み方向の一方に偏った重心位置を持つように配置されて成る複数の配線基板が一体的に配列形成されて成る多数個取り配線基板であって、前記各配線基板の周囲に、前記複数の絶縁層から成るダミー基体の内部および表面に前記導体層から成るダミー導体が前記ダミー基体の厚み方向の中心に重心位置を持つように配置されて成る複数のダミー基板が前記配線基板を個別に取り囲むように配置されていることを特徴とするものである。
本発明の多数個取り配線基板によれば、各配線基板の周囲に、複数の絶縁層から成るダミー基体の内部および表面に複数の導体層から成るダミー導体がダミー基体の厚み方向の中心に重心位置を持つように配置されて成る複数のダミー基板が各配線基板を個別に取り囲むように配置されていることから、各配線基板が反ったとしても、その反りはダミー基板により分断されて反りが連なることはない。したがって、反りが小さく、各配線基板に電子素子を良好に搭載することが可能な多数個取り配線基板を提供することができる。
まず、本発明の多数個取り配線基板から製造される電子部品の例を図1を参照して説明する。本例の電子部品は、配線基板10に電子素子Eをフリップチップ接続により搭載して成る。電子素子Eは、例えば半導体集積回路素子である。
配線基板10は、絶縁基体1と配線導体2とソルダーレジスト層3とを具備している。絶縁基体1は、複数の絶縁層1a〜1eを含んでいる。また、配線導体2は、複数の導体層2a〜2fを含んでいる。ソルダーレジスト層3は、上下のソルダーレジスト層3a,3bを含んでいる。
絶縁基体1の下面中央部には、複数の電子素子接続パッド4が二次元的な並びに配置されている。電子素子接続パッド4は、導体層2fの一部をソルダーレジスト層3bの開口部から露出させることにより形成されている。電子素子接続パッド4には、電子素子Eの電極が半田バンプB1を介して接続されている。
絶縁基体1の下面外周部には、複数の外部接続パッド5が二次元的な並びに配置されている。外部接続パッド5は、導体層2fの一部をソルダーレジスト層3bの開口部から露出させることにより形成されている。外部接続パッド5には、外部の電気回路基板と接続するための半田ボールB2が溶着されている。
絶縁基体1を構成する絶縁層1cは、配線基板10におけるコア部材である。絶縁層1cは、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。絶縁層1cの厚みは、0.1〜1mm程度である。絶縁層1cには、その上面から下面にかけて複数のスルーホール6が形成されている。スルーホール6内には、スルーホール導体7が被着されている。このスルーホール導体7を介して絶縁層1c上下面の導体層2cと2dとが接続されている。
絶縁層1cの上下面に積層された各絶縁層1a〜1b,1d〜1eは、エポキシ樹脂等の熱硬化性樹脂から成る。絶縁層1a〜1b,1d〜1eの厚みは、それぞれ20〜60μm程度である。絶縁層1a〜1b,1d〜1eは、各層の上面から下面にかけて複数のビアホール8を有している。ビアホール8内にはビアホール導体9が充填されている。そして、上層の導体層2a〜2b,2d〜2eと下層の導体層2b〜2c,2e〜2fとがビアホール導体9を介して互いに接続されている。
ソルダーレジスト層3a,3bは、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性の樹脂から成る。ソルダーレジスト層3a,3bの厚みは、10〜50μm程度である。ソルダーレジスト層3a,3bは、最表層の導体層2a,2fを保護するとともに、開口部を介して半導体素子接続パッド4や外部接続パッド5と半導体素子Sや外部電気回路基板との接続を可能としている。
導体層2a〜2fは、銅箔や銅めっき層から成る。導体層2a〜2fの厚みは、それぞれ5〜25μm程度である。そして、配線基板10においては、上面側の導体層2a〜2cの面積占有率が下面側の導体層2d〜2fの面積占有率より小さなものとなっている。そのため、導体層2a〜2fから成る配線導体2は、その厚み方向の重心位置が配線基体1の下面側に偏ったものとなっている。
次に、本発明の多数個取り配線基板の実施形態の一例を図2〜図5を参照して説明する。なお、上述の配線基板10と同様の箇所には同様の符号を付し、その詳細な説明は省略する。
図2に示すように、本例の多数個取り配線基板40は、ハッチングなしで示した複数の配線基板10とハッチングありで示したダミー基板20とが母基板30中に一体的に形成されている。母基板30は、絶縁層1a〜1eと導体層2a〜2fとが交互に積層されて成る。なお、母基板30は、配線基板10およびダミー基板20が形成された領域を取り囲むようにしてハッチングで示した捨て代31を有している。配線基板10は、複数個が母基板30中に分散して配置されている。ダミー基板20は、各配線基板10の周囲に、複数個が配線基板10を個別に取り囲むように配置されている。配線基板10は、上述した構成である。
ダミー基板20は、図3に示すように、ダミー基体11とダミー導体12とソルダーレジスト層13とを具備している。ダミー基体11は、配線基板10の絶縁基体1と同じ絶縁層から成る複数の絶縁層1a〜1eを含んでいる。また、ダミー導体12は、配線基板10の配線導体2と同じ導体層から成る複数の導体層2a〜2fを含んでいる。ソルダーレジスト層13は、配線基板10のソルダーレジスト層3と同じソルダーレジスト層から成る上下のソルダーレジスト層3a,3bを含んでいる。
ダミー導体12を構成する導体層2a〜2fは、図4に示すように、ガス抜きの開口部Aを有するベタ状のパターンであり、各絶縁層1a〜1eの表面の略全面にわたり実質的に同一のパターンで形成されている。このように、ダミー導体12を構成する導体層2a〜2fが実質的に同一のパターンであることにより、ダミー導体12は、ダミー基体11の厚み方向の中心に重心位置を持つ。したがって、ダミー基板20自体に反りが発生することはない。また、ダミー導体12が各絶縁層1a〜1eの表面の略全面にわたり形成されていることにより、ダミー基板20の剛性が高いものとなっている。したがって、ダミー基板20により多数個取り配線基板40の剛性が保たれ、多数個取り配線基板40が大きく反るのを有効に防止することができる。
なお、ダミー基板20の剛性を十分に高いものとするには、ダミー導体12を構成する導体層2a〜2fがダミー基体11を構成する絶縁層1a〜1eの表面に占める占有率が70%以上あることが好ましく、さらには90%以上あることが好ましい。
そして、本例の多数個取り配線基板40においては、図5(a)に示すように、各配線基板10に電子素子Eを搭載するとともに半田ボールB2を溶着させ、しかる後、図5(b)に示すように、母基板30を各配線基板10の境界に沿って切断することにより、複数の電子部品が製造される。
本例の多数個取り配線基板40によれば、図2に示すように、ダミー導体12の重心がダミー基体11の厚み方向の中心にあるダミー基板20が、配線導体2の重心が絶縁基体1の下面側に偏って配置された配線基板10を個別に取り囲むように配置されていることにより、各配線基板10が反ったとしても、その反りはダミー基板20により分断されて反りが連なることはない。したがって、本例の多数個取り配線基板40によれば、反りが小さく、各配線基板10に電子素子Eを良好に搭載することが可能な多数個取り配線基板40を提供することができる。
なお、本発明は、上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば上述の実施形態の一例では、ダミー導体12を構成する各導体層2a〜2fは、ガス抜きの開口部Aを有するベタ状パターンであったが、図6に示すように、ブロック状のパターンであってもかまわない。
1・・・・・・・絶縁基体
1a〜1e・・・絶縁層
2・・・・・・・配線導体
2a〜2f・・・導体層
10・・・・・・・配線基板
11・・・・・・・ダミー基体
12・・・・・・・ダミー導体
20・・・・・・・ダミー基板
30・・・・・・・母基板
40・・・・・・・多数個取り配線基板
1a〜1e・・・絶縁層
2・・・・・・・配線導体
2a〜2f・・・導体層
10・・・・・・・配線基板
11・・・・・・・ダミー基体
12・・・・・・・ダミー導体
20・・・・・・・ダミー基板
30・・・・・・・母基板
40・・・・・・・多数個取り配線基板
Claims (1)
- 絶縁層と導体層とが交互に複数積層されて成る母基板中に、前記複数の絶縁層から成る絶縁基体の内部および表面に前記複数の導体層から成る配線導体が前記絶縁基体の厚み方向の一方に偏った重心位置を持つように配置されて成る複数の配線基板が一体的に配列形成されて成る多数個取り配線基板であって、前記各配線基板の周囲に、前記複数の絶縁層から成るダミー基体の内部および表面に前記導体層から成るダミー導体が前記ダミー基体の厚み方向の中心に重心位置を持つように配置されて成る複数のダミー基板が前記配線基板を個別に取り囲むように配置されていることを特徴とする多数個取り配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016031479A JP2017152448A (ja) | 2016-02-22 | 2016-02-22 | 多数個取り配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016031479A JP2017152448A (ja) | 2016-02-22 | 2016-02-22 | 多数個取り配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017152448A true JP2017152448A (ja) | 2017-08-31 |
Family
ID=59739325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016031479A Pending JP2017152448A (ja) | 2016-02-22 | 2016-02-22 | 多数個取り配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017152448A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11044808B2 (en) | 2019-10-28 | 2021-06-22 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
EP3754798A4 (en) * | 2018-02-16 | 2021-12-01 | Kyocera Corporation | MULTI-PART ELEMENT STORAGE BOX AND MULTI-PART OPTICAL SEMICONDUCTOR DEVICE |
-
2016
- 2016-02-22 JP JP2016031479A patent/JP2017152448A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3754798A4 (en) * | 2018-02-16 | 2021-12-01 | Kyocera Corporation | MULTI-PART ELEMENT STORAGE BOX AND MULTI-PART OPTICAL SEMICONDUCTOR DEVICE |
US11044808B2 (en) | 2019-10-28 | 2021-06-22 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9775237B2 (en) | Wiring substrate and method for manufacturing the same | |
US20150156880A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2007201250A (ja) | 配線基板および半導体装置 | |
TWI543676B (zh) | 印刷電路板及其製造方法 | |
US20170033036A1 (en) | Printed wiring board, semiconductor package, and method for manufacturing printed wiring board | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
KR20150046615A (ko) | 다층 인쇄회로기판 | |
US20140146500A1 (en) | Multi-piece substrate | |
US20170127517A1 (en) | Printed wiring board and method for manufacturing the same | |
KR20140118908A (ko) | 배선 기판 | |
US20140332253A1 (en) | Carrier substrate and manufacturing method thereof | |
JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP2017152536A (ja) | プリント配線板及びその製造方法 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
TWI618199B (zh) | 佈線基板 | |
JP2017050310A (ja) | 電子部品装置及びその製造方法 | |
JP6742682B2 (ja) | 多層配線基板 | |
KR20150056816A (ko) | 배선기판 및 그 제조방법 | |
JP2010226075A (ja) | 配線板及びその製造方法 | |
US9491871B2 (en) | Carrier substrate | |
KR102306719B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
JP2017152448A (ja) | 多数個取り配線基板 | |
JP4576480B1 (ja) | 多層配線基板 | |
JP4669908B2 (ja) | 多層配線基板 | |
US10314166B2 (en) | Printed wiring board |