CN110233611A - 一种级联相位插值方法、电路及一种时钟数据恢复电路 - Google Patents
一种级联相位插值方法、电路及一种时钟数据恢复电路 Download PDFInfo
- Publication number
- CN110233611A CN110233611A CN201910525525.XA CN201910525525A CN110233611A CN 110233611 A CN110233611 A CN 110233611A CN 201910525525 A CN201910525525 A CN 201910525525A CN 110233611 A CN110233611 A CN 110233611A
- Authority
- CN
- China
- Prior art keywords
- current
- interpolation
- type analog
- module
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种级联相位插值方法、电路及一种时钟数据恢复电路,其中,T数字控制模块控制该三角插值器的电流源开关的工作或者短路,该三角插值模块对该4路四相位正交时钟进行复用插值输出复用4路八相位时钟;该线性插值模块的L数字控制模块控制该电流舵型模数转换器的工作开关工作或者关闭,该线性插值模块的C数字控制模块输出互补的控制信号控制该电流舵型模数转换器的各路电源开关,该线性插值模块对该复用4路八相位时钟进行复用插值,输出特定相位时钟,解决了插值器模块速度慢、功耗高、低线性度以及电路复杂度比较高的问题,提供了一种低功耗、高线性度、电路复用结构简单的相位插值器及方法。
Description
技术领域
本发明涉及通信领域,具体而言,涉及一种级联相位插值方法、电路及一种时钟数据恢复电路。
背景技术
在时钟频率较高的情况下,锁相环(Phase Locked Loop,简称为PLL)最多给出经过二分频之后的四路正交信号(0°、90°、180°和270°),因此想要得到相位精度更小的时钟信号需要用到相位插值器(Phase interpolator,简称为PI)。图1根据相关技术中的级联形式的相位插值器的示意图,如图1所示,级联结构PI原理:输入的四路正交信号(0°、90°、180°和270°)经过三角插值器,输出 8路相位差为45°的信号(0°、45°、90°、135°、180°、225°、270°、315°),8路相位差为45°的信号输入到下一级。通过控制信号E进行8选2选择,选出2路相位差为45°的部分进行插值,同时给定一个控制信号C。根据C的不同进行不同的插值操作,从而输出特定相位的时钟。
图2根据相关技术中的三角插值器的示意图,如图2所示。具体时钟输入以及输出关系见图1 所示。
图3根据相关技术中的线性三角插值器的示意图,如图3所示,另外线性三角插值器由八组电流舵型模数转换器(Current-steering DAC,简称为C-DAC)组成,每一组C-DAC由一对差分对加8 个电流源构成。其中8选2数字选择器选择相差45°的两个差分对工作,进行插值。与这两个差分对对应的C-DAC输入互补的控制信号C<7:0>,使得一边开启一定数目的电流源,另一边开启互补数目的电流源,总数为定值。
图4根据相关技术中的电流源叠加开关管的示意图,如图4所示。该结构是在电流源上叠加开关管,开关管由C<7:0>来控制其通断。
在相关技术中,存在的问题包括:
1.由于第二级输入只用到了第一级8路输出中的两路,在每个插值的阶段,其余6路第一级一直在产生,增大了不必要的功耗;
2.由于在任何状态下第一级的8路输出是同时开启的,且都输入到下一级,因此后级用到8 个完全相同的C-DAC,增大了电路复杂程度与不必要性;
3.由于相位插值器C-DAC一对差分对加8个电流源结构限制,使得输出相位线性度不是很好;
4.由于电流源叠加开关管的电流源受电流源Vds影响很大,导致在输入不同C<7:0>的情况下,同一路电流会发生变化,从而使两互补C-DAC总电流不是一个定值,也影响了线性度。
针对相关技术中,在插值器模块在速度慢、功耗高、低线性度以及电路复杂度比较高的问题,目前尚未提出有效的解决方案。
发明内容
针对相关技术中在高速数据传输***中差分信号的直流失调的问题,本发明提供了一种级联相位插值方法、电路及一种时钟数据恢复电路,以至少解决上述问题。
根据本发明的一个方面,提供了一种级联相位插值器电路,包括三角插值模块和线性插值模块,所述三角插值模块和所述线性插值模块连接;
所述三角插值模块包括:三角插值器和T数字控制模块,4路四相位正交时钟输入所述三角插值模块,所诉T数字控制模块控制所述三角插值器的电流源开关的工作或者短路,所述三角插值模块对4路四相位正交时钟进行复用插值输出复用4路八相位时钟;
所述线性插值模块包括:电流舵型模数转换器、C数字控制模块和L数字控制模块,所述L 数字控制模块控制所述电流舵型模数转换器的工作开关工作或者关闭,所述C数字控制模块输出互补的控制信号控制所述电流舵型模数转换器的各路电源开关,所述线性插值模块对所述复用4 路八相位时钟进行复用插值,输出特定相位时钟。
进一步地,所述三角插值器包括:第一三角插值器、第二三角插值器、第三三角插值器和第四三角插值器;
所述第一三角插值器、所述第二三角插值器、所述第三三角插值器和所述第四三角插值器均包括:负载、两对输入差分对管、第一电流源和第一电流源开关,其中,所述第一电流源开关控制所述第一电流源的开关;
所诉T数字控制模块控制所述三角插值器的电流源开关的工作或者短路包括:所述T数字控制模块通过第一两位控制信号T<1:0>控制所述第一三角插值器、所述第二三角插值器、所述第三三角插值器和所述第四三角插值器的所述第一电流源开关。
进一步地,所述线性插值模块包括:第一电流舵型模数转换器、第二电流舵型模数转换器、第三电流舵型模数转换器和第四电流舵型模数转换器;
所述第一电流舵型模数转换器、所述第二电流舵型模数转换器、所述第三电流舵型模数转换器和所述第四电流舵型模数转换器均包括:8对差分对管、第二电流源和8个第二电流源开关;所述第二电流源的开关连接在所述第二电流源的栅极通路上。
进一步地,所述C数字控制模块通过第一八位控制信号C<7:0>控制第一电流舵型模数转换器和第二电流舵型模数转换器的所述8对差分对管的8个所述第二电流源开关,所述第一八位控制信号C<7:0>遵循温度计码变化;
所述C数字控制模块通过第二八位控制信号与控制第三电流舵型模数转换器和第四电流舵型模数转换器的所述8对差分对管的8个所述第二电流源开关;
所述第一八位控制信号C<7:0>与所述第二八位控制信号与关于11111111互补。
进一步地,所述L数字控制模块通过第二两位控制信号L<1:0>控制所述第一电流舵型模数转换器、所述第二电流舵型模数转换器、所述第三电流舵型模数转换器和所述第四电流舵型模数转换器的工作开关,所述第二两位控制信号L<1:0>控制工作开关的断开或者闭合。
根据本发明的一个方面,还提供了一种级联相位插值方法,该方法应用在级联相位插值器电路,该级联相位插值器电路包括三角插值模块和线性插值模块,所述三角插值模块和所述线性插值模块连接;
所述三角插值模块包括:三角插值器和T数字控制模块,4路四相位正交时钟输入所述三角插值模块,所诉T数字控制模块控制所述三角插值器的电流源开关的工作或者短路,所述三角插值模块对4路四相位正交时钟进行复用插值输出复用4路八相位时钟;
所述线性插值模块包括:电流舵型模数转换器、C数字控制模块和L数字控制模块,所述L 数字控制模块控制所述电流舵型模数转换器的工作开关工作或者关闭,所述C数字控制模块输出互补的控制信号控制所述电流舵型模数转换器的各路电源开关,所述线性插值模块对所述复用4 路八相位时钟进行复用插值,输出特定相位时钟。
进一步地,所述三角插值器包括:第一三角插值器、第二三角插值器、第三三角插值器和第四三角插值器;
所述第一三角插值器、所述第二三角插值器、所述第三三角插值器和所述第四三角插值器均包括:负载、两对输入差分对管、第一电流源和第一电流源开关,其中,所述第一电流源开关控制所述第一电流源的开关;
所诉T数字控制模块控制所述三角插值器的电流源开关的工作或者短路包括:所述T数字控制模块通过第一两位控制信号T<1:0>控制所述第一三角插值器、所述第二三角插值器、所述第三三角插值器和所述第四三角插值器的所述第一电流源开关。
进一步地,所述线性插值模块包括:第一电流舵型模数转换器、第二电流舵型模数转换器、第三电流舵型模数转换器和第四电流舵型模数转换器;
所述第一电流舵型模数转换器、所述第二电流舵型模数转换器、所述第三电流舵型模数转换器和所述第四电流舵型模数转换器均包括:8对差分对管、第二电流源和8个第二电流源开关;所述第二电流源的开关连接在所述第二电流源的栅极通路上;
所述C数字控制模块通过第一八位控制信号C<7:0>控制第一电流舵型模数转换器和第二电流舵型模数转换器的所述8对差分对管的8个所述第二电流源开关,所述第一八位控制信号C<7:0> 遵循温度计码变化;
所述C数字控制模块通过第二八位控制信号与控制第三电流舵型模数转换器和第四电流舵型模数转换器的所述8对差分对管的8个所述第二电流源开关;
所述第一八位控制信号C<7:0>与所述第二八位控制信号与关于11111111互补。
进一步地,所述L数字控制模块通过第二两位控制信号L<1:0>控制所述第一电流舵型模数转换器、所述第二电流舵型模数转换器、所述第三电流舵型模数转换器和所述第四电流舵型模数转换器的工作开关,所述第二两位控制信号L<1:0>控制工作开关的断开或者闭合。
根据本发明的另一个方面,还提供了一种时钟数据恢复电路,该时钟数据恢复电路包括级联相位插值器电路,联相位插值器电路包括三角插值模块和线性插值模块,所述三角插值模块和所述线性插值模块连接;
所述三角插值模块包括:三角插值器和T数字控制模块,4路四相位正交时钟输入所述三角插值模块,所诉T数字控制模块控制所述三角插值器的电流源开关的工作或者短路,所述三角插值模块对4路四相位正交时钟进行复用插值输出复用4路八相位时钟;
所述线性插值模块包括:电流舵型模数转换器、C数字控制模块和L数字控制模块,所述L 数字控制模块控制所述电流舵型模数转换器的工作开关工作或者关闭,所述C数字控制模块输出互补的控制信号控制所述电流舵型模数转换器的各路电源开关,所述线性插值模块对所述复用4 路八相位时钟进行复用插值,输出特定相位时钟。
通过本发明,4路四相位正交时钟输入该三角插值模块,所诉T数字控制模块控制该三角插值器的电流源开关的工作或者短路,该三角插值模块对该4路四相位正交时钟进行复用插值输出复用 4路八相位时钟;该线性插值模块包括:电流舵型模数转换器、C数字控制模块和L数字控制模块,该L数字控制模块控制该电流舵型模数转换器的工作开关工作或者关闭,该C数字控制模块输出互补的控制信号控制该电流舵型模数转换器的各路电源开关,该线性插值模块对该复用4路八相位时钟进行复用插值,输出特定相位时钟,解决了插值器模块速度慢、功耗高、低线性度以及电路复杂度比较高的问题,提供了一种低功耗、高线性度、电路复用结构简单的相位插值器及方法。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1根据相关技术中的级联形式的相位插值器的示意图;
图2根据相关技术中的三角插值器的示意图;
图3根据相关技术中的线性三角插值器的示意图;
图4根据相关技术中的电流源叠加开关管的示意图;
图5是根据本发明实施例的一种级联相位插值器电路的结构框图;
图6是根据本发明实施例的一种级联相位插值器电路的***原理框图;
图7是根据本发明实施例的三角插值模块电路连接示意图;
图8是根据本发明实施例的三角插值输入时钟和输出时钟示意图;
图9是根据本发明实施例的线性插值模块连接示意图;
图10是根据本发明实施例的电流源和电源源开关连接示意图;
图11是根据本发明实施例的一种级联相位插值方法的流程图;
图12是根据本发明实施例的一种时钟数据恢复电路的结构框图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
在本实施例中,提供了级联相位插值器电路,图5是根据本发明实施例的一种级联相位插值器电路的结构框图,如图5所示,该电路包括:三角插值模块50和线性插值模块60,该三角插值模块50和该线性插值模块60连接;
该三角插值模块50包括:三角插值器51和T数字控制模块52,4路四相位正交时钟输入该三角插值模块50,所诉T数字控制模块52控制该三角插值器51的电流源开关的工作或者短路,该三角插值模块50对4路四相位正交时钟进行复用插值输出复用4路八相位时钟;
该线性插值模块60包括:电流舵型模数转换器61、C数字控制模块62和L数字控制模块63,该L数字控制模块63控制该电流舵型模数转换器61的工作开关工作或者关闭,该C数字控制模块62输出互补的控制信号控制该电流舵型模数转换器61的各路电源开关,该线性插值模块60对该复用4路八相位时钟进行复用插值,输出特定相位时钟。
图6是根据本发明实施例的一种级联相位插值器电路的***原理框图,如图6所示,4路四相位正交时钟输入该三角插值模块50,所诉T数字控制模块52输入控制信号T控制该三角插值器 51(三角插值器0、三角插值器1、三角插值器2和三角插值器3)的电流源开关的工作或者短路,该三角插值模块50对4路四相位正交时钟进行复用插值输出复用4路八相位时钟,该L数字控制模块63输入控制信号L控制该电流舵型模数转换器61(C-DAC0、C-DAC1、C-DAC2和C-DAC3) 的工作开关工作或者关闭,该C数字控制模块62输出互补的控制信号C控制该电流舵型模数转换器61的各路电源开关,该线性插值模块60对该复用4路八相位时钟进行复用插值,输出特定相位时钟,解决了插值器模块速度慢、功耗高、低线性度以及电路复杂度比较高的问题,提供了一种低功耗、高线性度、电路复用结构简单的相位插值器及方法。
图7是根据本发明实施例的三角插值模块电路连接示意图,图8是根据本发明实施例的三角插值输入时钟和输出时钟示意图,如图7和图8所示,该三角插值器51包括:第一三角插值器(三角插值器0)、第二三角插值器(三角插值器1)、第三三角插值器(三角插值器2)和第四三角插值器(三角插值器3),该第一三角插值器、该第二三角插值器、该第三三角插值器和该第四三角插值器均包括:负载、两对输入差分对管、第一电流源和第一电流源开关,其中,该第一电流源开关控制该第一电流源的开关(K);
三角插值模块50输入为4路四相位正交信号(0°、90°、180°和270°),经过插值产生8路相位差为45°的信号(0°、45°、90°、135°、180°、225°、270°、315°),但是由于T数字控制模块 52,使得输出可以复用。最后输出4路复用的8相位时钟:0°&90°、45°&135°、180°&270°、225° &315°。其中输入4路四相位时钟与输出4路复用的八相位时钟对应关系如图8所示,
对于三角插值器0,INK+、INK-输入0°/180°,INK′+、INK′-输入0°/180°,输出为0°/180°;
对于三角插值器1,INK+、INK-输入0°/180°,INK′+、INK′-输入90°/270°,输出为45°/225°;
对于三角插值器2,INK+、INK-输入90°/270°,INK′+、INK′-输入90°/270°,输出为90°/270°;
对于三角插值器3,INK+、INK-输入90°/270°,INK′+、INK′-输入180°/0°,输出为135°/315°。
该T数字控制模块52通过第一两位控制信号T<1:0>控制该第一三角插值器、该第二三角插值器、该第三三角插值器和该第四三角插值器的该第一电流源开关,使其正常工作或者短路。
当T=00时,开关0、1断开,2、3闭合;三角插值器0、1正常工作,2、3短路;此时输出为0°/180°、45°/225°。
当T=01时,开关1、2断开,3、0闭合,三角插值器1、2正常工作,3、0短路。此时输出为45°/225°、90°/270°。
当T=10时,开关2、3断开,0、1闭合,三角插值器2、3正常工作,0、1短路。此时输出为90°/270°、135°/315°。
当T=11时,开关3、0断开,1、2闭合,三角插值器3、0正常工作,1、2短路。此时输出为135°/315°、180°/0°。
由于每种情况下有且只有相邻的三角插值器(0、1或1、2或2、3或3、0)同时工作,相间的三角插值器(0、2或1、3)不会同时工作,因此,输出0°和90°连接复用,45°和135°连接复用, 180°和270°连接复用,225°和315°连接复用。最终输出为0°&90°、45°&135°、180°&270°、 225°&315°四路。
在本实施例中,图9是根据本发明实施例的线性插值模块连接示意图,如图9所示,该线性插值模块60包括:第一电流舵型模数转换器(C-DAC0)、第二电流舵型模数转换器(C-DAC1)、第三电流舵型模数转换器(C-DAC2)和第四电流舵型模数转换器(C-DAC3);
该第一电流舵型模数转换器、该第二电流舵型模数转换器、该第三电流舵型模数转换器和该第四电流舵型模数转换器均包括:8对差分对管、第二电流源(Isource)和8个第二电流源开关(C<m> 或者C<n>);图10是根据本发明实施例的电流源和电源源开关连接示意图,如图10所示,该第二电流源的开关(C<m>)连接在该第二电流源的栅极(Gate)通路上。
由于三角插值模块50上一级电路输出复用,可将C-DAC复用:
0°&90°/180°&270°共用C-DAC0;45°&135°/225°&315°共用C-DAC1;
180°&270°/0°&90°共用C-DAC2;225°&315°/45°&135°共用C-DAC3。
每个C-DAC由开关Lk控制,开关Lk由输入的L数字控制模块63的第二两位控制信号L<1:0> 控制。对于C-DAC0与C-DAC2,其中每一路电流源与开关C<m>相连,开关由第一八位控制信号 C<7:0>控制;对于C-DAC1与C-DAC3,其中每一路电流源与开关C<n>相连,开关由第二八位控制信号控制,其中C<m>与C<n>为互补关系。
C-DAC0八组差分对的输入信号为0°&90°、180°&270°,输入控制信号为C<7:0>;
C-DAC1八组差分对的输入信号为45°&135°、225°&315°,输入控制信号为
C-DAC2八组差分对的输入信号为180°&270°、0°&90°,输入控制信号为C<7:0>;
C-DAC3八组差分对的输入信号为225°&315°、45°&135°,输入控制信号为
C数字控制模块62输入为第一八位控制信号C<7:0>,且遵循温度计码变化(即00000000-00000001-00000011-00000111-00001111-00011111-00111111-011111111-11111111)。
对于C-DAC0和C-DAC1输入相同的信号C<7:0>,且当C<m>为1时,开关闭合,对应的电流源工作;且当C<m>为0时,开关断开,对应的电流源不工作。
对于C-DAC2和C-DAC3输入相同的信号且当为1时,开关闭合,对应的电流源工作;且当为0时,开关断开,对应的电流源不工作。
C<7:0>与关于11111111互补。
该L数字控制模块63通过第二两位控制信号L<1:0>控制该第一电流舵型模数转换器 (C-DAC0)、该第二电流舵型模数转换器(C-DAC1)、该第三电流舵型模数转换器(C-DAC2)和该第四电流舵型模数转换器(C-DAC3)的工作开关,该第二两位控制信号L<1:0>控制工作开关的断开或者闭合。
当L=00时,开关0、1断开,2、3闭合;C-DAC0和C-DAC1正常工作,C-DAC2、C-DAC3 关断;根据前一级控制信号T的选择,此时0°、45°或45°、90°或90°、135°进行插值。
当L=01时,开关1、2断开,3、0闭合,C-DAC1和C-DAC2正常工作,C-DAC3、C-DAC0 关断;根据前一级控制信号T的选择,此时135°、180°进行插值。
当L=10时,开关2、3断开,0、1闭合,C-DAC2和C-DAC3正常工作,C-DAC0、C-DAC1 关断;根据前一级控制信号T的选择,此时180°、225°或225°、270°或270°、315°进行插值。
当L=11时,开关3、0断开,1、2闭合,C-DAC3和C-DAC0正常工作,C-DAC1、C-DAC2 关断;根据前一级控制信号T的选择,此时315°、0°进行插值。
注意的是,对于L=00与L=10时,虽然有不同的输入插值选择,但是由于前一级T控制信号,前一级在每一个插值过程中有且只能输入一组,因此不会发生混叠现象。
上述实施例的数字控制逻辑见如下表1
表1
在本实施例中,一种级联相位插值方法,该方法应用在级联相位插值器电路,该级联相位插值器电路包括三角插值模块50和线性插值模块60,该三角插值模块50和该线性插值模块60连接;该三角插值模块50包括:三角插值器51和T数字控制模块52,该线性插值模块60包括:电流舵型模数转换器、C数字控制模块62和L数字控制模块63。
图11是根据本发明实施例的一种级联相位插值方法的流程图,如图11所示,该方法包括如下步骤:
S1101,4路四相位正交时钟输入该三角插值模块50,所诉T数字控制模块52控制该三角插值器51的电流源开关的工作或者短路,该三角插值模块50对4路四相位正交时钟进行复用插值输出复用4路八相位时钟;
S1101,该L数字控制模块63控制该电流舵型模数转换器61的工作开关工作或者关闭,该C 数字控制模块62输出互补的控制信号控制该电流舵型模数转换器61的各路电源开关,该线性插值模块60对该复用4路八相位时钟进行复用插值,输出特定相位时钟。
通过上述步骤,解决了插值器模块速度慢、功耗高、低线性度以及电路复杂度比较高的问题,提供了一种低功耗、高线性度、电路复用结构简单的相位插值器及方法。
级联相位插值器可应用于很多电路模块中,例如数字锁相环PLL、展频时钟生成器(Spread Spectrum Clock Generator,简称为SSCG)、串行解串器(SerDes)中等等,是一个用途广泛的子模块电路。例如,在超高速SerDes接口当中,时钟数据恢复电路(简称为ClockData Recovery)是很重要的一部分。
图12是根据本发明实施例的一种时钟数据恢复电路的结构框图,如图12所示,该时钟数据恢复电路CDR120包括上述级联相位插值器电路,业界常用的CDR结构为基于相位插值器(PI)的结构,用来完成特定功能,随着技术发展,对模块的速度、功耗、以及电路复杂程度提出了越来越高的要求,同时作为PI而言,线性度也是一个很重要的指标。本发明提出一种低功耗、高线性度、电路复用结构简单的相位插值器,可以运用于CDR当中来满足高速、低功耗、高线性度、低复杂程度等的要求。
上述实施例与相关技术对比后的优势至少有如下内容:
上述实施中T数字控制模块52和L数字控制模块63来控制三角插值器51尾电流复用,以及三角插值模块50输出复用,从而可以使得该级联相位插值器的低功耗,该线性插值模块60的八组差分对加8个电流源,以及第二电电流源的开关位置变化,使得该级联相位插值器的高线性度,对于三角插值器51而言,将尾电流源合二为一,同时加上由控制信号T控制的开关,从而实现相应功能,与传统相比减小了电路复杂程度与设计过程中的不匹配。
上述实施例取代了相关技术中的控制线性插值器的8选2数字控制模块,取而代之的是控制三角插值模块50的T数字控制模块52与控制线性插值模块60的L数字控制模块63。
由于两位T数字控制模块52的使用,在每一个插值过程中,有且仅有两个三角插值器51工作,输出2路相差45°的信号,其余两个三角插值器51不工作。而相关技术中结构没有两位T数字控制模块52,因此四个三角插值器51一直在工作。本发明中实施例的新电路结构比相关技术的结构功耗降低40%。
由于三角插值模块50有且仅有2路相差45°的信号输出,因此可以将相差90°的输出复用;
由于前一级三角插值模块50相差90°的输出信号复用,使得后一级线性插值模块60的C-DAC 也可以进行复用。与相关技术中需要8个完全相同的C-DAC相比,本发明中实施例的新电路结构只需要4个C-DAC,减少了电路的复杂程度,同时可以进一步降低功耗。对于C-DAC而言,相关技术中是一组差分对加8个电流源,而新电路结构为八组差分对加8个电流源,在保证功耗相近的前提下,大大提高了线性度。
对于每一个电流源Isource来说,第二电流源开关串联在第二电流源的栅极(Gate)端而不是漏极(Drain)端,这样一方面可以减小噪声,另一方面可以减小开关管对Vds的影响,使得电流变化较小,从而保证总电流是一个定值,提高线性度。
显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种级联相位插值器电路,其特征在于:包括三角插值模块和线性插值模块,所述三角插值模块和所述线性插值模块连接;
所述三角插值模块包括:三角插值器和T数字控制模块,4路四相位正交时钟输入所述三角插值模块,所诉T数字控制模块控制所述三角插值器的电流源开关的工作或者短路,所述三角插值模块对4路四相位正交时钟进行复用插值输出复用4路八相位时钟;
所述线性插值模块包括:电流舵型模数转换器、C数字控制模块和L数字控制模块,所述L数字控制模块控制所述电流舵型模数转换器的工作开关工作或者关闭,所述C数字控制模块输出互补的控制信号控制所述电流舵型模数转换器的各路电源开关,所述线性插值模块对所述复用4路八相位时钟进行复用插值,输出特定相位时钟。
2.根据权利要求1所述电路,其特征在于,
所述三角插值器包括:第一三角插值器、第二三角插值器、第三三角插值器和第四三角插值器;
所述第一三角插值器、所述第二三角插值器、所述第三三角插值器和所述第四三角插值器均包括:负载、两对输入差分对管、第一电流源和第一电流源开关,其中,所述第一电流源开关控制所述第一电流源的开关;
所诉T数字控制模块控制所述三角插值器的电流源开关的工作或者短路包括:所述T数字控制模块通过第一两位控制信号T<1:0>控制所述第一三角插值器、所述第二三角插值器、所述第三三角插值器和所述第四三角插值器的所述第一电流源开关。
3.根据权利要求1所述电路,其特征在于,
所述线性插值模块包括:第一电流舵型模数转换器、第二电流舵型模数转换器、第三电流舵型模数转换器和第四电流舵型模数转换器;
所述第一电流舵型模数转换器、所述第二电流舵型模数转换器、所述第三电流舵型模数转换器和所述第四电流舵型模数转换器均包括:8对差分对管、第二电流源和8个第二电流源开关;所述第二电流源的开关连接在所述第二电流源的栅极通路上。
4.根据权利要求3所述电路,其特征在于,
所述C数字控制模块通过第一八位控制信号C<7:0>控制第一电流舵型模数转换器和第二电流舵型模数转换器的所述8对差分对管的8个所述第二电流源开关,所述第一八位控制信号C<7:0>遵循温度计码变化;
所述C数字控制模块通过第二八位控制信号与控制第三电流舵型模数转换器和第四电流舵型模数转换器的所述8对差分对管的8个所述第二电流源开关;
所述第一八位控制信号C<7:0>与所述第二八位控制信号与关于11111111互补。
5.根据权利要求3所述电路,其特征在于,
所述L数字控制模块通过第二两位控制信号L<1:0>控制所述第一电流舵型模数转换器、所述第二电流舵型模数转换器、所述第三电流舵型模数转换器和所述第四电流舵型模数转换器的工作开关,所述第二两位控制信号L<1:0>控制工作开关的断开或者闭合。
6.一种级联相位插值方法,其特征在于,该方法应用在级联相位插值器电路,该级联相位插值器电路包括三角插值模块和线性插值模块,所述三角插值模块和所述线性插值模块连接;
所述三角插值模块包括:三角插值器和T数字控制模块,4路四相位正交时钟输入所述三角插值模块,所诉T数字控制模块控制所述三角插值器的电流源开关的工作或者短路,所述三角插值模块对4路四相位正交时钟进行复用插值输出复用4路八相位时钟;
所述线性插值模块包括:电流舵型模数转换器、C数字控制模块和L数字控制模块,所述L数字控制模块控制所述电流舵型模数转换器的工作开关工作或者关闭,所述C数字控制模块输出互补的控制信号控制所述电流舵型模数转换器的各路电源开关,所述线性插值模块对所述复用4路八相位时钟进行复用插值,输出特定相位时钟。
7.根据权利要求6所述方法,其特征在于,
所述三角插值器包括:第一三角插值器、第二三角插值器、第三三角插值器和第四三角插值器;
所述第一三角插值器、所述第二三角插值器、所述第三三角插值器和所述第四三角插值器均包括:负载、两对输入差分对管、第一电流源和第一电流源开关,其中,所述第一电流源开关控制所述第一电流源的开关;
所诉T数字控制模块控制所述三角插值器的电流源开关的工作或者短路包括:所述T数字控制模块通过第一两位控制信号T<1:0>控制所述第一三角插值器、所述第二三角插值器、所述第三三角插值器和所述第四三角插值器的所述第一电流源开关。
8.根据权利要求6所述方法,其特征在于,
所述线性插值模块包括:第一电流舵型模数转换器、第二电流舵型模数转换器、第三电流舵型模数转换器和第四电流舵型模数转换器;
所述第一电流舵型模数转换器、所述第二电流舵型模数转换器、所述第三电流舵型模数转换器和所述第四电流舵型模数转换器均包括:8对差分对管、第二电流源和8个第二电流源开关;所述第二电流源的开关连接在所述第二电流源的栅极通路上;
所述C数字控制模块通过第一八位控制信号C<7:0>控制第一电流舵型模数转换器和第二电流舵型模数转换器的所述8对差分对管的8个所述第二电流源开关,所述第一八位控制信号C<7:0>遵循温度计码变化;
所述C数字控制模块通过第二八位控制信号与控制第三电流舵型模数转换器和第四电流舵型模数转换器的所述8对差分对管的8个所述第二电流源开关;
所述第一八位控制信号C<7:0>与所述第二八位控制信号与关于11111111互补。
9.根据权利要求8所述方法,其特征在于,
所述L数字控制模块通过第二两位控制信号L<1:0>控制所述第一电流舵型模数转换器、所述第二电流舵型模数转换器、所述第三电流舵型模数转换器和所述第四电流舵型模数转换器的工作开关,所述第二两位控制信号L<1:0>控制工作开关的断开或者闭合。
10.一种时钟数据恢复电路,其特征在于,该时钟数据恢复电路包括级联相位插值器电路,联相位插值器电路包括三角插值模块和线性插值模块,所述三角插值模块和所述线性插值模块连接;
所述三角插值模块包括:三角插值器和T数字控制模块,4路四相位正交时钟输入所述三角插值模块,所诉T数字控制模块控制所述三角插值器的电流源开关的工作或者短路,所述三角插值模块对4路四相位正交时钟进行复用插值输出复用4路八相位时钟;
所述线性插值模块包括:电流舵型模数转换器、C数字控制模块和L数字控制模块,所述L数字控制模块控制所述电流舵型模数转换器的工作开关工作或者关闭,所述C数字控制模块输出互补的控制信号控制所述电流舵型模数转换器的各路电源开关,所述线性插值模块对所述复用4路八相位时钟进行复用插值,输出特定相位时钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910525525.XA CN110233611B (zh) | 2019-06-18 | 2019-06-18 | 一种级联相位插值方法、电路及一种时钟数据恢复电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910525525.XA CN110233611B (zh) | 2019-06-18 | 2019-06-18 | 一种级联相位插值方法、电路及一种时钟数据恢复电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110233611A true CN110233611A (zh) | 2019-09-13 |
CN110233611B CN110233611B (zh) | 2023-02-28 |
Family
ID=67859507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910525525.XA Active CN110233611B (zh) | 2019-06-18 | 2019-06-18 | 一种级联相位插值方法、电路及一种时钟数据恢复电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110233611B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102142841A (zh) * | 2010-12-23 | 2011-08-03 | 上海贝岭股份有限公司 | 一种用于电流舵数模转换器的电流源开关电路 |
US8384458B1 (en) * | 2011-09-20 | 2013-02-26 | Sunplus Technology Co., Ltd. | Phase interpolation circuit |
CN103414464A (zh) * | 2013-08-08 | 2013-11-27 | 南京邮电大学 | 一种基于相位选择插值型的半速率时钟数据恢复电路 |
US20160294538A1 (en) * | 2015-03-30 | 2016-10-06 | Global Unichip Corporation | Phase interpolator and clock and data recovery circuit |
CN106027037A (zh) * | 2016-03-03 | 2016-10-12 | 北京大学 | 一种高线性度的数控相位插值器 |
US20160330457A1 (en) * | 2014-01-02 | 2016-11-10 | Vid Scale, Inc. | Color space conversion |
CN106656116A (zh) * | 2016-12-27 | 2017-05-10 | 上海交通大学 | 高线性度的相位插值器 |
CN108880537A (zh) * | 2018-06-07 | 2018-11-23 | 清华大学 | 高速串行通信中基于相位插值器的宽频时钟产生电路 |
CN109217849A (zh) * | 2017-06-30 | 2019-01-15 | 华为技术有限公司 | 一种相位插值器 |
CN109217850A (zh) * | 2018-08-13 | 2019-01-15 | 上海奥令科电子科技有限公司 | 一种占空比稳定数字控制单级多时钟相位插值器 |
JP2019022135A (ja) * | 2017-07-20 | 2019-02-07 | ローム株式会社 | タイミング発生器および半導体集積回路 |
-
2019
- 2019-06-18 CN CN201910525525.XA patent/CN110233611B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102142841A (zh) * | 2010-12-23 | 2011-08-03 | 上海贝岭股份有限公司 | 一种用于电流舵数模转换器的电流源开关电路 |
US8384458B1 (en) * | 2011-09-20 | 2013-02-26 | Sunplus Technology Co., Ltd. | Phase interpolation circuit |
CN103414464A (zh) * | 2013-08-08 | 2013-11-27 | 南京邮电大学 | 一种基于相位选择插值型的半速率时钟数据恢复电路 |
US20160330457A1 (en) * | 2014-01-02 | 2016-11-10 | Vid Scale, Inc. | Color space conversion |
US20160294538A1 (en) * | 2015-03-30 | 2016-10-06 | Global Unichip Corporation | Phase interpolator and clock and data recovery circuit |
CN106027037A (zh) * | 2016-03-03 | 2016-10-12 | 北京大学 | 一种高线性度的数控相位插值器 |
CN106656116A (zh) * | 2016-12-27 | 2017-05-10 | 上海交通大学 | 高线性度的相位插值器 |
CN109217849A (zh) * | 2017-06-30 | 2019-01-15 | 华为技术有限公司 | 一种相位插值器 |
JP2019022135A (ja) * | 2017-07-20 | 2019-02-07 | ローム株式会社 | タイミング発生器および半導体集積回路 |
CN108880537A (zh) * | 2018-06-07 | 2018-11-23 | 清华大学 | 高速串行通信中基于相位插值器的宽频时钟产生电路 |
CN109217850A (zh) * | 2018-08-13 | 2019-01-15 | 上海奥令科电子科技有限公司 | 一种占空比稳定数字控制单级多时钟相位插值器 |
Non-Patent Citations (2)
Title |
---|
YOUNG-HO CHOI等: "A Phase-Interpolator-Based Fractional Counter for All-Digital Fractional-N Phase-Locked Loop", 《IEEE TRANSACTIONS ON CIRCUITS & SYSTEMS》 * |
李轩等: "2.5Gb/s PS/PI型半速率时钟数据恢复电路设计", 《微电子学》 * |
Also Published As
Publication number | Publication date |
---|---|
CN110233611B (zh) | 2023-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103079314B (zh) | 多路电流源切换装置 | |
CN103944568A (zh) | 一种用于多通道时间交织模数转换器的采样时钟产生电路 | |
US20020036526A1 (en) | Digital phase control using first and second delay lines | |
CN106656116A (zh) | 高线性度的相位插值器 | |
US20190273639A1 (en) | Hybrid half/quarter-rate dfe | |
CN103414464B (zh) | 一种基于相位选择插值型的半速率时钟数据恢复电路 | |
TW200913498A (en) | Circuit and method for time-interleaved clock-data recovery | |
US10320332B2 (en) | Octagonal phase rotators | |
CN105978539A (zh) | 一种结构精简的快速时钟拉伸电路 | |
CN107222210A (zh) | 一种可由spi配置数字域时钟相位的dds*** | |
CN106100615B (zh) | 一种高线性度可调数字相位插值器 | |
WO1993024999A1 (en) | Dual edge pulse width modulation system | |
CN110233611A (zh) | 一种级联相位插值方法、电路及一种时钟数据恢复电路 | |
CN102394640A (zh) | 延时锁定环电路及快速锁定算法 | |
CN211606514U (zh) | 一种高速串行时钟数据恢复电路 | |
US20130265179A1 (en) | Digital phase locked loop circuitry and methods | |
US5332975A (en) | Sine wave generator utilizing variable encoding for different frequency signals | |
CN106856405A (zh) | 一种开关电流装置及基于该装置的数模转换器 | |
CN112311398B (zh) | 一种dds数字信号生成速率翻倍的方法及*** | |
JPH04293332A (ja) | ビット位相同期回路 | |
CN107332560A (zh) | 一种低噪声多模分频器电路及模拟分频单元 | |
CN107171779A (zh) | 用于cdr的二进制码相位插值电路 | |
CN106788432A (zh) | 数模转换电路 | |
US20240072812A1 (en) | Synchronous alignment of multiple high-speed dividers | |
CN111431524A (zh) | 延迟锁相环、锁相方法、多相位时钟生成电路及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |