CN106027037A - 一种高线性度的数控相位插值器 - Google Patents
一种高线性度的数控相位插值器 Download PDFInfo
- Publication number
- CN106027037A CN106027037A CN201610345922.5A CN201610345922A CN106027037A CN 106027037 A CN106027037 A CN 106027037A CN 201610345922 A CN201610345922 A CN 201610345922A CN 106027037 A CN106027037 A CN 106027037A
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- current
- interpolation
- numerical control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005611 electricity Effects 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000001629 suppression Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000005713 exacerbation Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明提供一种高线性度的数控相位插值器，包括：多个相互并联的相位插值单元，接收多相位时钟信号，每一相位插值单元包括三条电路支路；每一所述电路支路接收一时钟信号，或一时钟信号及其差分信号，三个所述时钟信号为一时钟信号和相位差为的两个时钟信号；以及接收同一相位插值电流，并按一定比例输出、合成为一路总电流；一电流偏置阵列，包括一译码器，接收数字控制码并转化为控制信号；该电流偏置阵列连接于所述多个相位插值单元的输入端，通过该控制信号控制产生与所述多个相位插值单元相对应的多个相位插值电流；一负载网络，连接于所述多个相位插值单元的输出端，将每一路总电流加和并转化为一电压信号。
Description
技术领域
本发明属于集成电路技术领域，具体涉及一种基于谐波抑制技术的高线性度的数控相位插值器。
背景技术
相位插值(Phase Interpolator)技术广泛应用在锁相环、时钟恢复等电路中，根据不同的控制信号，改变输出时钟信号的相位。传统的相位控制技术往往基于延迟单元构成的延迟链结构，但其功耗、面积较大，且延迟时间会随着工艺温度电压等波动而变化，必须加入校准电路。而相位插值技术天然具备360°的相位周期，从而无需额外的校正。
相位插值技术利用三角函数的诱导公式，将两个频率相同、相位不同的单音正弦或余弦信号加和，可以得到同频率的另一相位频率输出，如下式所示：
通过改变两单音信号的权重值(通常是幅度A1和A2)，即可实现加权求和，从而改变输出频率的相位
数控相位插值器(Digitally Phase Interpolator,DPI)，即通过数字控制码控制，从多相输入时钟信号中，选择两输入信号，并通过调节其权重值，产生特定的输出相位。对于一个位数为N的数控相位插值器，其输入数字控制码范围为0到2N-1，对应输出相位从0°变化至360°，步长为360°/2N。在实际电路中，可以利用较为简单的电路，通过数字控制码控制电流、电阻、电容阵列等方式，产生线性权重值，从而改变相位输出，实现了相位的数字化控制。
根据诱导公式简单计算可以得到，在输入信号为两个单音信号时，为了得到线性变化的输出相位其两输入信号的权重值A1和A2是一系列无理数，并不是线性变化的。在CMOS工艺中，难以精确实现插值所需要的权重值A1和A2，往往将A1和A2设计为简单的线性权重值。
另一方面，实现单音的正弦波或余弦波会消耗较大功耗，因此输入信号往往采用方波，除基频频率外，还包含各高阶谐波分量。此外，晶体管作为开关管工作时，输出表现为方波，也会包含三阶、五阶等奇数阶谐波。这些谐波中，偶数阶谐波可以通过差分技术消除，但奇数阶谐波仍会与有用的基频信号发生混叠，严重恶化相位插值器的线性度。
发明内容
为了克服上述不足，本发明提供一种高线性度的数控相位插值器，其基于谐波抑制技术，以提高数控振荡器的线性度。
为解决上述技术问题，本发明采用的技术方案如下：
一种高线性度的数控相位插值器，包括：
多个相互并联的相位插值单元，接收多相位时钟信号，每一相位插值单元包括三条电路支路；每一所述电路支路接收一时钟信号，或一时钟信号及其差分信号，三个所述时钟信号为一时钟信号和相位差为的两个时钟信号；以及接收同一相位插值电流，并按一定比例输出、合成为一路总电流；
一电流偏置阵列，包括一译码器，该译码器接收数字控制码，并转化为控制信号；该电流偏置阵列连接于所述多个相位插值单元的输入端，通过该控制信号控制产生与所述多个相位插值单元相对应的多个相位插值电流；
一负载网络，连接于所述多个相位插值单元的输出端，将所述多个相位插值单元的每一路总电流加和，并转化为一电压信号。
进一步地，所述控制信号包括电流控制信号、温度计编码和互补信号，所述电流控制信号用于控制相位插值电流的开关，所述温度计编码和互补信号用于控制相位插值电流的大小。
进一步地，所述相位插值单元为8个，用于控制8相位时钟信号，相位差相位插值电流输出比例为
进一步地，所述电流偏置阵列接收8位数字控制码。
进一步地，所述三条电路支路为单端电路，各包括一晶体管和与该晶体管源极连接的一电流源，该晶体管的栅极接收一时钟信号，所述电流源接收一相位插值电流。
进一步地，所述三条电路支路为差分电路，各包括并联的两个晶体管，以及与该两个晶体管源极连接的电流源，所述两个晶体管的栅极一个接收一时钟信号，另一个接收一对应的差分信号，所述电流源接收一相位插值电流。
进一步地，所述电流源为晶体管，其栅极接收相位插值电流。
进一步地，当所述三条电路支路为差分电路时，所述负载网络采用差分形式。
进一步地，所述负载网络包括电阻负载网络和晶体管负载网络。
进一步地，所述晶体管负载网络包括PMOS晶体管。
本发明提供的一种高线性度的数控相位插值器，适用于多相输入时钟信号，每一相时钟信号对应一个相位插值单元，输出特定的电流，并在输出点加和；各相时钟信号对应电流值，即相位插值的权重值，是通过电流偏置阵列调节，从而改变输出时钟信号的相位。相位插值单元基于谐波抑制的，将每一相时钟信号和其相位相差的时钟信号对应的相位插值电流均按一定比例合成为一路电流，其输出波形接近正弦波，从而实现谐波抑制的效果，消除高阶谐波对数控相位插值器线性度的影响，所述比例是根据矢量信号加和的平行四边形原则计算得出；当所述设定比例为时，可消除输出信号中的三阶谐波；当所述设定比例为的比例加权求和，可消除输出信号中的五阶谐波。电流偏置阵列由数字控制码控制，数字控制码通过译码器产生多路控制信号，从而产生多相时钟信号各自权重值对应的电流。
本发明的优点在于：传统数控插值器采用低通滤波消除高阶谐波的影响，滤波能力有限，而本发明提供的相位插值器采用谐波抑制技术，可有效地消除高阶谐波，从而降低其对线性度的影响，具备更高的线性度；传统数控插值器需要根据不同的工作频率，调整低通滤波的截止频率，难以实现较宽的工作频率，而本发明提供的相位插值器采用数学原理消除高阶谐波，与工作频率无关，具备更宽的工作频率。
附图说明
图1是采用单端结构的一种高线性度的数控相位插值器结构示意图。
图2A～2C是输入8相位时钟信号时谐波抑制的原理示意图。
图3A～3C是输入8相位时钟信号时谐波抑制的矢量示意图。
图4是译码器的信号转换示意图。
图5是数控相位插值器的一组电流偏置示意图。
图6是采用PMOS晶体管的负载网络结构示意图。
图7是采用差分结构的一种高线性度的数控相位插值器结构示意图。
具体实施方式
为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图作详细说明如下。
图1是采用单端结构的一种高线性度的数控相位插值器结构示意图，该数控相位插值器用于8相位时钟信号，核心结构为8个相互并联的基于谐波抑制技术的相位插值单元(对应编号k＝0,1,2…7)，每个相位插值单元都由三条电路支路组成，相位插值单元的输入端连接一电流偏置阵列，输出端连接一负载网络。由数字控制码控制电流偏置阵列产生8个相位插值单元对应的电流值，8个相位插值单元输出的电流在输出点加和后，通过负载网络转变为电压信号并输出。
输入的8相位时钟信号分别为CLK0、CLK45、CLK90、CLK135、CLK180、CLK225、CLK275、CLK315，每相邻两相的相位差为45°。8个谐波抑制的相位插值单元结构完全相同，各包含三个时钟信号，分别为(CLK315、CLK0、CLK45)、(CLK0、CLK45、CLK90)、(CLK45、CLK90、CLK135)、(CLK90、CLK135、CLK180)、(CLK135、CLK180、CLK225)、(CLK180、CLK225、CLK275)、(CLK225、CLK275、CLK315)、(CLK275、CLK315、CLK0)。
以第一个相位插值单元(k＝0)为例，时钟信号为CLK0与相位差±45°的CLK45和CLK315，接在三个晶体管的栅极。在三个晶体管的源极分别串联一个晶体管作为电流源。电流源的栅极接在同一偏置上，接收同一相位插值电流。根据前述原理，三个电流源的电流比例为即CLK315、CLK0、CLK45对应的三个电流源的晶体管栅宽分别为Wn、Wn。由于为无理数，在实际电路中，往往选择1∶1.4∶1等近似的比例来实现。
图2A～2C、图3A～3C分别展示了0°和±45°的时钟信号加和时谐波抑制的原理图和矢量图。根据矢量信号加和的平行四边形原则，±45°信号的基频信号加和后，仅有0°的分量(见图3A)；±45°信号的三阶信号加和后，为180°的矢量信号(见图3B)，与0°的三阶信号相比，两者之模为而方向正好相反；故按的比例加和，恰好完全抵消。同理±45°信号的五阶信号(见图3C)按的比例加和也可完全抵消。
电流偏置阵列包括一译码器，如图4所示，8位数字控制码通过译码器的数字逻辑实现译码，产生电流控制信号S0-S7和温度计编码Sel_p<31:0>、互补信号Sel_n<31:0>。图5是上述数控相位插值器的一组电流偏置示意图，其上部为32组电流单元组成的电流阵列，每个电流电源包括一个基准电流源I0和相应的控制晶体管，由信号Sel_p<31:0>和Sel_n<31:0>进行控制，整个电流阵列可产生0～32I0的电流值。S0-S7控制八个开关，用来选择电流阵列的电流输出给八路电流I0～I7，对应于相位插值器中的8个相位插值电流。
负载网络可以是电阻负载网络，也可以是晶体管负载网络，如果相位插值单元采用单端结构或差分结构，则负载网络也相应地采用单端或差分的形式。图6中为采用PMOS晶体管作为有源负载的一种范例，属于单端的形式，晶体管的漏极电压通过电阻电容滤波后产生栅极偏置电压，从而实现将输出点电流信号转变为电压信号的功能，输出点并联的电容可以消除更高阶的谐波。
图7是采用差分结构的一种高线性度的数控相位插值器结构示意图，每个谐波抑制的相位插值单元均采用差分结构，即上述每个相位插值单元中三路按一定比例的电流源各接一对晶体管，其输入为上述单端结构的三相位时钟和三者的差分信号，如(CLK315、CLK0、CLK45)和(CLK135、CLK180、CLK225)等，从而输出三路差分电路信号并加和为一路差分电路信号。八个单端的差分电路信号加和后，通过差分负载网络转变为差分电压信号。差分负载网络可采用两个图6所示的单端负载网络，分别接差分电流信号的正负两端。
以上实施例仅用以说明本发明的技术方案而非对其进行限制，本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的精神和范围，本发明的保护范围应以权利要求所述为准。
Claims (10)
1.一种高线性度的数控相位插值器，包括：
多个相互并联的相位插值单元，接收多相位时钟信号，每一相位插值单元包括三条电路支路；每一所述电路支路接收一时钟信号，或一时钟信号及其差分信号，三个所述时钟信号为一时钟信号和相位差为的两个时钟信号；以及接收同一相位插值电流，并按一定比例输出、合成为一路总电流；
一电流偏置阵列，包括一译码器，该译码器接收数字控制码，并转化为控制信号；该电流偏置阵列连接于所述多个相位插值单元的输入端，通过该控制信号控制产生与所述多个相位插值单元相对应的多个相位插值电流；
一负载网络，连接于所述多个相位插值单元的输出端，将所述多个相位插值单元的每一路总电流加和，并转化为一电压信号。
2.根据权利要求1所述的数控相位插值器，其特征在于，所述控制信号包括电流控制信号、温度计编码和互补信号，所述电流控制信号用于控制相位插值电流的开关，所述温度计编码和互补信号用于控制相位插值电流的大小。
3.根据权利要求1所述的数控相位插值器，其特征在于，所述相位插值单元为8个，用于控制8相位时钟信号，相位差相位插值电流输出比例为
4.根据权利要求3所述的数控相位插值器，其特征在于，所述电流偏置阵列接收8位数字控制码。
5.根据权利要求1所述的数控相位插值器，其特征在于，所述三条电路支路为单端电路，各包括一晶体管和与该晶体管源极连接的一电流源，该晶体管的栅极接收一时钟信号，所述电流源接收一相位插值电流。
6.根据权利要求1所述的数控相位插值器，其特征在于，所述三条电路支路为差分电路，各包括并联的两个晶体管，以及与该两个晶体管源极连接的电流源，所述两个晶体管的栅极一个接收一时钟信号，另一个接收一对应的差分信号，所述电流源接收一相位插值电流。
7.根据权利要求5或6所述的数控相位插值器，其特征在于，所述电流源为晶体管，其栅极接收相位插值电流。
8.根据权利要求7所述的数控相位插值器，其特征在于，所述负载网络采用差分形式。
9.根据权利要求1所述的数控相位插值器，其特征在于，所述负载网络包括电阻负载网络和晶体管负载网络。
10.根据权利要求9所述的数控相位插值器，其特征在于，所述晶体管负载网络包括PMOS晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2016101221509 | 2016-03-03 | ||
| CN201610122150 | 2016-03-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106027037A true CN106027037A (zh) | 2016-10-12 |
| CN106027037B CN106027037B (zh) | 2019-01-25 |
Family
ID=57097066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610345922.5A Active CN106027037B (zh) | 2016-03-03 | 2016-05-23 | 一种高线性度的数控相位插值器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106027037B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106656116A (zh) * | 2016-12-27 | 2017-05-10 | 上海交通大学 | 高线性度的相位插值器 |
| CN107689792A (zh) * | 2017-09-15 | 2018-02-13 | 北京华大九天软件有限公司 | 一种高线性低电压相位内插电路 |
| CN108259026A (zh) * | 2016-12-28 | 2018-07-06 | 深圳市中兴微电子技术有限公司 | 一种相位插值器电路及其提升线性度的方法 |
| CN109104170A (zh) * | 2018-08-23 | 2018-12-28 | 上海奥令科电子科技有限公司 | 一种自适应宽频带数字时钟插值器单元 |
| CN110233611A (zh) * | 2019-06-18 | 2019-09-13 | 苏州兆凯电子有限公司 | 一种级联相位插值方法、电路及一种时钟数据恢复电路 |
| CN111900960A (zh) * | 2020-07-17 | 2020-11-06 | 牛芯半导体(深圳)有限公司 | 相位插值*** |
| CN112165315A (zh) * | 2020-09-25 | 2021-01-01 | 北京智芯微电子科技有限公司 | 线性相位插值器、线性相位插值芯片及数据时钟恢复电路 |
| CN113098453A (zh) * | 2021-04-06 | 2021-07-09 | 无锡中微亿芯有限公司 | 一种高线性度的相位插值电路 |
| US11791827B2 (en) | 2021-04-06 | 2023-10-17 | Wuxi Esiontech Co., Ltd. | Phase interpolation circuit with high linearity |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090225917A1 (en) * | 2008-03-05 | 2009-09-10 | Kabushiki Kaisha Toshiba | Phase interpolator and clock data recovery device |
| US20090289672A1 (en) * | 2008-05-23 | 2009-11-26 | Arm Limited | Method of processing signal data with corrected clock phase offset |
| CN203722593U (zh) * | 2014-01-23 | 2014-07-16 | 成都国腾电子技术股份有限公司 | 一种相位插值器控制电路 |
| CN104821807A (zh) * | 2015-05-20 | 2015-08-05 | 灿芯半导体(上海)有限公司 | 改进的相位插值器 |
-
2016
- 2016-05-23 CN CN201610345922.5A patent/CN106027037B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090225917A1 (en) * | 2008-03-05 | 2009-09-10 | Kabushiki Kaisha Toshiba | Phase interpolator and clock data recovery device |
| US20090289672A1 (en) * | 2008-05-23 | 2009-11-26 | Arm Limited | Method of processing signal data with corrected clock phase offset |
| CN203722593U (zh) * | 2014-01-23 | 2014-07-16 | 成都国腾电子技术股份有限公司 | 一种相位插值器控制电路 |
| CN104821807A (zh) * | 2015-05-20 | 2015-08-05 | 灿芯半导体(上海)有限公司 | 改进的相位插值器 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106656116B (zh) * | 2016-12-27 | 2020-02-11 | 上海交通大学 | 高线性度的相位插值器 |
| CN106656116A (zh) * | 2016-12-27 | 2017-05-10 | 上海交通大学 | 高线性度的相位插值器 |
| CN108259026A (zh) * | 2016-12-28 | 2018-07-06 | 深圳市中兴微电子技术有限公司 | 一种相位插值器电路及其提升线性度的方法 |
| CN107689792A (zh) * | 2017-09-15 | 2018-02-13 | 北京华大九天软件有限公司 | 一种高线性低电压相位内插电路 |
| CN107689792B (zh) * | 2017-09-15 | 2020-04-07 | 北京华大九天软件有限公司 | 一种高线性低电压相位内插电路 |
| CN109104170A (zh) * | 2018-08-23 | 2018-12-28 | 上海奥令科电子科技有限公司 | 一种自适应宽频带数字时钟插值器单元 |
| CN109104170B (zh) * | 2018-08-23 | 2019-07-02 | 上海奥令科电子科技有限公司 | 一种自适应宽频带数字时钟插值器单元 |
| CN110233611A (zh) * | 2019-06-18 | 2019-09-13 | 苏州兆凯电子有限公司 | 一种级联相位插值方法、电路及一种时钟数据恢复电路 |
| CN110233611B (zh) * | 2019-06-18 | 2023-02-28 | 苏州兆凯电子有限公司 | 一种级联相位插值方法、电路及一种时钟数据恢复电路 |
| CN111900960A (zh) * | 2020-07-17 | 2020-11-06 | 牛芯半导体(深圳)有限公司 | 相位插值*** |
| CN111900960B (zh) * | 2020-07-17 | 2024-06-11 | 牛芯半导体(深圳)有限公司 | 相位插值*** |
| CN112165315A (zh) * | 2020-09-25 | 2021-01-01 | 北京智芯微电子科技有限公司 | 线性相位插值器、线性相位插值芯片及数据时钟恢复电路 |
| CN113098453A (zh) * | 2021-04-06 | 2021-07-09 | 无锡中微亿芯有限公司 | 一种高线性度的相位插值电路 |
| CN113098453B (zh) * | 2021-04-06 | 2022-02-18 | 无锡中微亿芯有限公司 | 一种相位插值电路 |
| US11791827B2 (en) | 2021-04-06 | 2023-10-17 | Wuxi Esiontech Co., Ltd. | Phase interpolation circuit with high linearity |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106027037B (zh) | 2019-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106027037A (zh) | 一种高线性度的数控相位插值器 | |
| US10555256B2 (en) | Re-sampling with reduced power consumption and complexity | |
| TWI622283B (zh) | 一種資料時鐘恢復電路及其相位內插器 | |
| CN106067814B (zh) | 一种低噪声高精度的宽带多相时钟产生器 | |
| US7538704B2 (en) | Direct RF D-to-A conversion | |
| US20080164930A1 (en) | Phase interpolation apparatus, systems, and methods | |
| CN106610688B (zh) | 用于旋转行波振荡器中相位线性度和内插的装置和方法 | |
| CN109981086B (zh) | 一种相位插值器 | |
| US20090280762A1 (en) | High-order harmonic rejection mixer using current steering technique | |
| CN207603617U (zh) | 一种数模转换器及转换电路 | |
| CN106160737B (zh) | 一种相移控制方法及装置 | |
| Kumaki et al. | A 0.5 V 6-bit scalable phase interpolator | |
| CN114153136B (zh) | 一种基于时钟校准技术的全周期数字时间转换器 | |
| CN108449089A (zh) | 实现数字化校准的电流舵型数模转换器、芯片及通信终端 | |
| US10488227B2 (en) | Linear phase interpolation circuit | |
| JP2014146869A (ja) | 位相補間回路および受信回路 | |
| WO2016182673A1 (en) | Switched capacitor power amplifier circuits and methods | |
| KR101918356B1 (ko) | 펄스폭 변조기의 통합 아날로그 지연 라인 | |
| CN109302166B (zh) | 一种脉冲宽度调制电路及装置 | |
| CN103546099B (zh) | 谐波抑制混频器 | |
| CN107689792A (zh) | 一种高线性低电压相位内插电路 | |
| US8319551B2 (en) | Method and system for improving limiting amplifier phase noise for low slew-rate input signals | |
| JP2015167342A (ja) | 送信装置及び送信方法 | |
| Zhao et al. | A 14-bit 1-GS/s DAC with a programmable interpolation filter in 65 nm CMOS | |
| CN104283446B (zh) | 基于单芯片的直流到交流信号的转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |