CN103944568A - 一种用于多通道时间交织模数转换器的采样时钟产生电路 - Google Patents

Abstract

本发明涉及一种用于多通道时间交织模数转换器的采样时钟产生电路，由多相位时钟产生模块、占空比恢复电路和通道选择模块构成，其中多相位时钟产生模块产生多通道数模转换器所需的多相位时钟信号，同时对多相位时钟信号的相位误差进行补偿，保证模数转换器通道间的采样时钟的准确性；占空比恢复电路将多相位时钟产生模块产生的多相位时钟进行边沿调整操作，即进行占空比恢复，输出的多相位时钟信号作为采样保持电路的采样时钟信号；通道选择模块接收外部串口写入的控制码，判断需要的内部通道数，并控制内部通道的开启和关断，同时根据控制码来选择多相位脉冲模块内部多相位时钟，以实现不同通道选择下采样时钟地生成。

Description

一种用于多通道时间交织模数转换器的采样时钟产生电路

技术领域

本发明涉及一种用于多通道时间交织模数转换器的采样时钟产生电路，属于集成电路混合信号设计领域，主要应用于多通道时间交织转换器中降低采样时钟的误差，提高转换器的性能。

背景技术

1980年Black和Hodges第一次提出多通道时间交织ADC技术，该技术将多个低采样率的子ADC并行工作，通过采样时钟交织对同一输入信号采样从而提高采样速率，该技术在实现相同采样率的情况下降低了各子ADC的要求，使得其在高速高精度转换器中得到越来越多的应用。

多通道时间交织模数转换器虽然能够提高采样率，但相应的也会由于通道间失配产生误差，通道间的误差主要包括三种：采样时钟误差、增益误差和失配误差，其它文献还增加了通道间的带宽误差，但其中前三种为主要的误差来源。随着多通道时间交织技术的出现，对这三种误差的校准技术也不断被提出，其主要分为前台校准技术和后台校准技术两类，前台校准需要参考输入信号，通过模数转换器转换后的结果与参考结果相比较，得到需要补偿的结果，再将其反馈到实际输入中，该方法的优点是校准结构比较简单，但缺点是需要打断转换器的正常工作，而且不能实现实时校准。后台校准可以实时进行校准，而且可以在转换器工作时进行，但需要从未知的输入中提取误差往往比较难，一般主要通过统计的方式得到误差然后再进行补偿。由于为了保证***应用的连续性和快捷性，后台校准技术应用的更加广泛。

一般来说，失配误差是一种直流误差，可以将其视为***误差，用的最多的是基于随机斩波（chopping）的方法，通过对输入信号进行调制后除去信号直流分量，通过累加统计得到失调误差，再对其进行补偿消除误差，最后将输出进行解调后恢复其直流分量，该方法可以很好的消除失配误差的影响，但需要注意的是引入chopping开关后对速度和精度的影响。对于消除增益误差来说，其主要也有前台校准技术和后台校准技术，但是后台校准方法在增加硬件代价的基础上，其对性能的改善并不明显，往往会更多的采用前台校准的方式消除该误差。

随着高速高精度转换器的快速发展，利用多通道时间交织技术实现GSPS的采样率已经越来越普遍，因此对通道间的采样时钟误差的要求更加苛刻，往往成为超高速转换器设计的瓶颈。同样的，对于采样时钟误差的校准也分为前台校准和后台校准，前台校准需要参考输入信号，这个参考信号可以是斜坡信号、三角波信号或者正弦信号，但这在高频应用的情况极大的增加了硬件的代价，而且该方法本身就有极大的缺陷，不能够根据环境变化进行校准。后台校准方法主要有以下四种方式：全局的采样保持电路、全局采样时钟、时钟的失配补偿以及延时锁定环（DLL）技术。全局的采样保持电路从根本上消除了多通道时间交织转换器通道间的采样时钟误差，需要高速高精度的采样保持电路，但它与时间交织技术的基本思想相悖，并不是简单的通过增加功耗的方式提高转换器的性能，极大的增加了设计的难度，在实际设计中并不采用这种方法；全局采样时钟技术通过全局时钟信号与通道采样时钟信号同步后进行采样，但这样在采样过程中引入全局采样开关而影响了精度，采样开关的时钟馈通和沟道电荷注入带来了新的误差；时钟失配补偿技术采用复杂的滤波器组结构来降低通道间采样时钟误差，除了提高硬件代价之外，***自身的非线性误差没有办法消除；延时锁定环（DLL）技术是一种目前应用比较广泛的消除通道间采样时钟误差的结构，但是要得到更高的精度需要更多的可控延时线单元，这就限制了速度，所以要根据要求在速度和精度间进行折衷处理。

图1介绍了全局采样时钟技术的原理，当每个通道的时钟CLKi（i=1，2…，M）和全局采样时钟CLK同时为高时，对输入信号进行采样，单通道采样时钟采样时间为全局采样时钟周期的一半，每通道时钟CLKi总是在全局采样时钟CLK为低电平后才变低，由于采样时间由全局采样时钟CLK的下降沿决定，消除了通道间采样时钟CLKi的相位误差。由于引入全局采样开关也会产生新的误差：全局采样开关引入寄生电容，当单通道时钟CLKi断开时，寄生电容的电荷会丢失，影响保持相位的建立精度，并且该失配将在多通道模数转换器输出引起失调杂散，进而降低信噪比，而且全局采样开关断开时由于时钟馈通和沟道电荷注入也会影响单通道模数转换器失调、增益和非线性误差，带来模数转换器动态性能的下降。

图2给出了时钟失配补偿技术的一种实现方式，所述实现方式的结构包括输入分解滤波器201、子ADC202、插值滤波器203、数字滤波器204和重构单元205。输入信号进入分解滤波器201将其分解在不同频带内，分解滤波器201既可以是连续时间滤波器也可以是离散时间滤波器，工作频率比较高的情况下需要采用模拟时间滤波器。然后分解后的信号进入各子ADC202进行转换，得到的数字信号进入插值滤波器203进行数字插值运算，其结果进入数字滤波器204进行滤波，最终进入重构单元205将输出信号进行重构，采用输入分解滤波器201和数字滤波器204可以对采样时钟误差进行平均化从而实现补偿。但是由于引入模拟滤波器，增加了硬件代价和功耗，而且也使得设计难度进一步加大。

图3给出了基于延时锁定环消除多通道采样时钟误差的方法。与时钟失配补偿技术所不同的是，该方法不通过对转换器输出结果进行误差提取和补偿，而是对多通道间采样时钟误差进行校准。所述延时锁定环包括鉴相器301、电荷泵302、低通滤波器303、可控延时线304和时钟分布网络305。鉴相器301接收输入时钟信号和时钟分布网络305的反馈时钟信号，进行相位比较操作，并将所述比较操作的结果输入到电荷泵302，通过控制电荷泵302开启和关断的时间来调整低通滤波器303的输出电压，所述调整后的输出电压输入到可控延时线305中，通过闭环控制来调整输出时钟的相位。延时锁定环可以设置可控延时线304内部延时单元的数量来得到不同相位差精度的等相位的时钟信号，但是延时锁定环为了实现锁定，要求输入时钟信号和反馈时钟信号的相差为零，也就是说，反馈时钟信号是输入时钟信号延迟整数个时钟周期得到的，这就对整个环路的设计增加了难度，为了保证高的相位校准精度，延时单元的数量会很多，若采用数字方法实现则很难保证其在高频工作，如果采用模拟方法实现则需要保证延时单元具有很好的噪声抑制能力，在转换器工作时任何电源、衬底耦合的噪声都会影响其相位校准的精度，而且时钟分布网络305中各多通道采样时钟的时钟分布路径的失配将会进一步增加多通道采样时钟的误差。

在多通道时间交织高速高精度模数转换器中，通道间的增益误差、失调误差和采样时钟误差会影响转换器的静态和动态性能，降低转换精度，需要对其进行误差校准，而通道间的采样时钟误差已经成为超高速数据转换器设计的瓶颈，对转换器输出数据进行统计提取通道间采样时钟误差和补偿的方法很难取得良好的效果，因此，如何更好地得到多通道采样时钟就成为目前电路设计的一种趋势。

发明内容

本发明的目的在于克服现有技术的上述不足，提供一种用于多通道时间交织模数转换器的采样时钟产生电路，该采样时钟产生电路可以产生多通道模数转换器所需的多路等相位采样时钟，另外对通道间时钟误差进行了校准设计，可以保证在高速时钟下能够得到等相位的多路采样时钟信号，提高模数转换器中采样保持电路的采样精度。

本发明的上述目的主要是通过如下技术方案予以实现的：

一种用于多通道时间交织模数转换器的采样时钟产生电路，包括多相位时钟产生模块、占空比恢复电路和通道选择模块，所述多相位时钟产生模块包括两相时钟模块和多相位脉冲模块，其中：

两相时钟模块：将外部输入的全局时钟信号进行反相后得到反相全局时钟信号，对所述全局时钟信号和反相全局时钟信号进行相位差校准，并将校准后的全局时钟信号和反相全局时钟信号输出给多相位脉冲模块；

多相位脉冲模块：接收通道选择模块输出的控制信号2和两相时钟模块输出的校准后的全局时钟信号和反相全局时钟信号，将所述校准后的全局时钟信号和反相时钟信号通过内部若干个多相位时钟产生单元分别进行相位二分运算，并分别对相位二分运算的两个结果进行相位差校准，得到一系列等相位差的脉冲信号，将所述脉冲信号输出给占空比恢复电路；

占空比恢复电路：将从多相位脉冲模块接收的脉冲信号进行占空比恢复，并输出采样时钟信号给外部多通道模数转换器；

通道选择模块：接收外部串口写入的控制信号1，根据所述控制信号判断需要的内部通道数，并控制内部通道的开启和关断，同时根据所述控制信号1选择多相位脉冲模块内部多相位时钟产生单元的数量，并将选择结果作为控制信号2输出给多相位脉冲模块。

在上述用于多通道时间交织模数转换器的采样时钟产生电路中，两相时钟模块包括单边沿鉴相器、第一滤波器、差分放大器和可控延时线，其中单边沿鉴相器接收外部输入的全局时钟信号和可控延时线输出的反相全局时钟信号，进行鉴相操作，得到两组方波信号，输出给第一滤波器；第一滤波器接收所述两组方波信号，提取直流分量，并将两组直流分量输出给差分放大器；差分放大器对两组直流分量信号作求差运算，将求差运算结果作为控制信号3输入到可控延时线，可控延时线接收外部输入的全局时钟信号和放大器输出的控制信号3，调整全局时钟信号的相位得到反向全局时钟信号，当反向全局时钟的相位与全局时钟信号的相位相差180°时，完成相位校准，将校准后的全局时钟信号和反向全局时钟信号输出给多相位脉冲模块，同时将校准后的反向全局时钟信号输出给单边沿鉴相器。

在上述用于多通道时间交织模数转换器的采样时钟产生电路中，多相位脉冲模块由多级具有相同结构的多相位时钟产生单元构成，每级多相位时钟产生单元包括脉冲产生电路和若干个相位校准电路，其中：脉冲产生电路接收通道选择模块输出的控制信号2和两相时钟模块输出的校准后的全局时钟信号和反相全局时钟信号，根据所述控制信号2选择内部多相位时钟产生单元的数量，将全局时钟信号和反相全局时钟信号进行相位运算后得到脉冲信号，将所述脉冲信号输出给相位校准电路；若干个相位校准电路将所述脉冲信号分别进行相位二分运算，并分别对相位二分运算的两个结果进行相位差校准，得到一系列等相位差的脉冲信号，将所述脉冲信号输出给占空比恢复电路。

在上述用于多通道时间交织模数转换器的采样时钟产生电路中，每个相位校准电路包括双边沿鉴相器、电荷泵、第二滤波器和延时线，其中双边沿检相器接收脉冲产生电路输出的脉冲信号和延时线输出的脉冲信号，并对两个脉冲信号进行鉴相操作，得到两组方波信号，输出给电荷泵；电荷泵接收所述两组方波信号，由方波信号调整电荷泵的输出电压，并输出调整后的电压信号给第二滤波器；第二滤波器对调整后的电压信号进行滤波，提取直流分量作为控制信号4输入到延时线；延时线接收脉冲产生电路输出的脉冲信号和第二滤波器输出的控制信号4，将所述脉冲信号进行相位二分运算得到两个脉冲信号，当所述两个脉冲信号的相位差为输入的脉冲信号上升沿到下降沿时间差的一半时，完成相位校准，并将校准后的脉冲信号同时输出给双边沿鉴相器和下一级多相位时钟产生单元的脉冲产生电路。

在上述用于多通道时间交织模数转换器的采样时钟产生电路中，占空比恢复电路包括边沿调整电路、缓冲电路、第三滤波器和差分放大器，其中边沿调整电路接收差分放大器输出的控制信号5和多相位脉冲模块输出的脉冲信号，对所述脉冲信号上升沿和下降沿出现时刻的时间差进行调整，并将调整后的脉冲信号同时输出给缓冲电路和第三滤波器，第三滤波器对脉冲信号进行积分运算，提取脉冲信号的共模电压，将脉冲信号的共模电压输出给差分放大器；差分差分放大器将所述共模电压与目标电压进行求差运算，将求差运算结果作为控制信号5输出给边沿调整电路；缓冲电路接收调整后的脉冲信号进行缓冲后得到输出时钟信号输出给外部多通道模数转换器；当边沿调整电路中脉冲信号上升沿到下降沿出现时刻的时间差与所述下降沿到下一个上升沿出现时刻的时间差相等时，边沿调整电路完成调整过程，脉冲信号的占空比为恒定的50%，最终通过缓冲电路进行缓冲后输出具有50%恒定占空比的时钟信号。

在上述用于多通道时间交织模数转换器的采样时钟产生电路中，当积分运算结果与目标电压相等时，边沿调整不再发生变化，最终通过缓冲电路输出具有50%恒定占空比的时钟信号。

本发明与现有技术相比的有益效果是：

（1）、本发明提出的一种用于多通道时间交织模数转换器的采样时钟产生电路，不依赖于输入参考信号，可以实现对多通道间采样时钟误差的消除，不会影响模数转换器的正常工作；

（2）、本发明提出的一种用于多通道时间交织模数转换器的采样时钟产生电路，不同于背景技术中第一种技术需要引入全局采样时钟开关而影响了误差校准的精度，本发明采用相位二分法的方式逐级产生等相位差的时钟信号，并对相邻相位差的时钟信号进行校准，可以完全消除采样时钟误差；

（3）、本发明提出的一种用于多通道时间交织模数转换器的采样时钟产生电路，不同于背景技术中第二种技术利用转换器的输出来提取采样时钟误差，不需要复杂的滤波器组，同时能够准确提取通道间的采样时钟误差，在采样时钟生成时消除通道间的误差，减小了硬件的代价，降低了成本，同时提高了校准的精度；

（4）、本发明提出的一种用于多通道时间交织模数转换器的采样时钟产生电路，不同于背景技术中第三种技术采用延时锁定环生成等相位差的采样时钟信号同时校准通道间误差的方法，不需要将输入时钟和经过时钟分布网络的反馈时钟进行周期对齐，这样就不存在速度和精度上的折衷，可以满足高速应用中对通道间采样时钟误差的苛刻要求；

（5）、本发明采样时钟产生电路在不改变高速模数转换器的工作状态的情况下，对多通道采样时钟的误差进行校准；该电路可以进行结构拓展，能够使得模数转换器的工作模式更加灵活，可以实现不同通道选择下采样时钟生成的切换，采用二分法的方式依次产生具有等相位的时钟信号，同时不需要复杂的滤波器结构实现通道间相位的校准，使模数转换器在高速工作的情况下能够兼顾采样时钟误差校准的精度。

附图说明

图1为全局采样时钟技术的原理图；

图2为时钟失配补偿技术的原理图；

图3为延时锁定环技术的原理图；

图4为本发明采样时钟产生电路的结构示意图；

图5为本发明两相时钟模块的结构图；

图6为本发明两相时钟模块的一种电路原理图；

图7为本发明多相位脉冲模块的结构示意图；

图8为本发明多相位脉冲模块中多相位时钟产生单元的结构示意图；

图9为本发明多相位脉冲模块中双边沿鉴相器的电路原理图；

图10为本发明占空比恢复电路的结构示意图；

图11为本发明占空比恢复电路的电路原理图；

图12为本发明占空比恢复电路工作的时序图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细的描述：

如图4所示为本发明采样时钟产生电路的结构示意图，由图可知本发明采样时钟产生电路由多相位时钟产生模块400、占空比恢复电路410、通道选择模块420构成。其中多相位时钟产生模块400产生多通道数模转换器所需的多相位时钟信号，同时对多相位时钟信号的相位误差进行补偿，保证数模转换器通道间的采样时钟的准确性。占空比恢复电路410用来将多相位时钟产生模块产生的多相位时钟与输入全局时钟信号进行边沿同步操作，即将从多相位脉冲模块接收的脉冲信号进行占空比恢复，其输出的多相位时钟信号作为外部多通道模数转换器采样保持电路的采样时钟信号。通道选择模块420接收外部串口（SPI）写入的控制码（控制信号1），根据所述控制信号判断需要的内部通道数，并控制内部通道的开启和关断，同时根据所述控制信号1选择多相位脉冲模块内部多相位时钟，以实现不同通道选择下采样时钟地生成。

多相位时钟产生模块400由两相时钟模块401和多相位脉冲模块402构成。其中两相时钟模块401将外部输入的全局时钟信号进行反相后得到反相全局时钟信号，对全局时钟信号和反相全局时钟信号进行相位差校准，并将校准后的全局时钟信号和反相全局时钟信号输出给多相位脉冲模块。多相位脉冲模块402接收通道选择模块输出的控制信号2和两相时钟模块输出的校准后的全局时钟信号和反相全局时钟信号，将校准后的全局时钟信号和反相时钟信号通过内部若干个多相位时钟产生单元分别进行逐级相位二分运算，并分别对相位二分运算的两个结果进行相位差校准，得到一系列等相位差的脉冲信号，将脉冲信号输出给占空比恢复电路，在不引入复杂结构的情况下保证多相位脉冲信号之间具有相等的相位差。

如图5所示为本发明两相时钟模块的结构图，由图可知两相时钟模块401包括单边沿鉴相器501、第一滤波器502、差分放大器503和可控延时线504，其中单边沿鉴相器501接收外部输入的全局时钟信号和可控延时线输出的反相全局时钟信号，进行鉴相操作，得到两组方波信号，输出给第一滤波器502。具体为：单边沿鉴相器501主要实现输入信号的上升沿的相位比较，即对输入信号的上升沿的时间进行比较，输出得到一组方波信号，其中一个方波信号505的高电平的宽度反应了输入时钟信号的上升沿出现的时刻到输出时钟信号的上升沿出现的时刻的时间宽度，另一个方波信号506的高电平的宽度反应了输出时钟信号的上升沿出现的时刻到输入时钟信号的下一个周期上升沿出现的时刻的时间宽度。这一组方波信号输入到第一滤波器502中。

第一滤波器502接收两组方波信号，提取直流分量，并将两组直流分量输出给差分放大器503。差分放大器503对两组直流分量信号作求差运算，将求差运算结果作为控制信号3输入到可控延时线504。可控延时线504接收外部输入的全局时钟信号和放大器输出的控制信号3，调整全局时钟信号的相位得到反向全局时钟信号，当反向全局时钟的相位与全局时钟信号的相位相差180°时，完成相位校准，将校准后的全局时钟信号和反向全局时钟信号输出给多相位脉冲模块402，同时将校准后的反向全局时钟信号输出给单边沿鉴相器501。

由于输出时钟信号是输入时钟信号的延时版本（相位和延时从本质上来说是一致的），可以通过下面关系对其进行说明：输入时钟信号的周期为T，第一个上升沿出现的时刻为t0，则输出时钟第一个上升沿出现的时刻为t1，记t1=t0+Δt1（Δt1>0），则第一个方波信号的高电平宽度Δt1，则输入时钟信号第二个上升沿出现的时刻为t0+T，记t0+T=t1+Δt2，则第二个方波信号的高电平宽度Δt2，当Δt1=Δt2时，完成延时调整过程，则有t1=t0+T/2,从相位上分析设输入时钟的上升沿为0°相位，则下一个上升沿为360°相位，输出时钟的上升沿为180°相位，也可以说经过两相时钟模块分别得到了同相（0°相位）和反相（180°相位）的时钟信号。当由于噪声影响使得上述等式不成立时，则电路将会对该误差进行校准直至误差消除。

如图6所示为本发明两相时钟模块的一种电路原理图，由图可知，单边沿鉴相器600由6个MOS管构成，其中M1、M2为输入对管，M3～M6组成一个交叉耦合反相器，它是一个正反馈结构，能够快速完成输入信号鉴相。第一滤波器610对鉴相结果进行积分提取直流分量，将其作为差分差分放大器620的输入，差分差分放大器620对这两个直流量进行比较，将差量输出到可控延时线640中，其由一个电流控制反相器构成，可以对充电电流和放电电流进行控制，从而实现控制输入时钟信号的边沿出现的时间，即对时钟信号的相位进行调制，最终当输入和输出时钟信号的相位为同相（0°相位）和反相（180°相位）的关系时，滤波器610输出的直流量相同，差分差分放大器630的差量输出为0，则可控延时线640的充放电电流相等，当相位差关系发生变化时，该模块可以对相位误差进行校准，直至相位差回到动态平衡状态。当相位差大于180°时，差分放大器存在差量，得到控制信号调整可控延时线630的电流，且充电电流大于放电电流，则输出时钟信号的下降沿出现的时刻往后延迟，而上升沿出现的时刻会超前，最终缩小相位差直至等于180°实现动态平衡；反之，当相位差小于180°时，差分放大器存在差量，得到控制信号调整可控延时线630的电流，且充电电流小于放电电流，则输出时钟信号的下降沿出现的时刻会超前，而上升沿出现的时刻会往后延迟，最终缩小相位差直至等于180°实现动态平衡。

如图7所示为本发明多相位脉冲模块的结构示意图，由图可知多相位脉冲模块402由多级具有相同结构的多相位时钟产生单元构成，用来产生多通道采保电路的采样时钟所需的脉冲信号，随着级数的递增，产生的脉冲信号数呈指数级递增。若一共有M级，则第M级输出产生2^（M）个具有等相位差（针对上升沿而言）的脉冲信号，如图7中第一级700、第二级710……。每级多相位时钟产生单元包括脉冲产生电路和若干个相位校准电路，其中：脉冲产生电路接收通道选择模块输出的控制信号2和两相时钟模块输出的校准后的全局时钟信号和反相全局时钟信号，根据控制信号2选择内部多相位时钟产生单元的数量，将全局时钟信号和反相全局时钟信号进行相位运算后得到脉冲信号，将该脉冲信号输出给相位校准电路；若干个相位校准电路将该脉冲信号分别进行相位二分运算，并分别对相位二分运算的两个结果进行相位差校准，得到一系列等相位差的脉冲信号，并将等相位差的脉冲信号输出给占空比恢复电路。

如果所需级数M=2，除了两相时钟模块工作外，多相位脉冲模块中有一级（两组）多相位时钟产生单元工作，脉冲产生电路701接收同相和反相时钟信号，产生两个脉冲信号，分别是脉冲信号P1和脉冲信号P2，P1高电平宽度为同相时钟上升沿出现的时刻到反相时钟上升沿出现时刻的时间宽度，P2高电平宽度为反相时钟上升沿出现时刻到同相时钟上升沿出现时刻的时间宽度，然后进入到校准延迟单元702中，将输入的脉冲信号进行延时处理的同时得到两个脉冲信号，分别是原脉冲信号和延时版本的脉冲信号，其上升沿出现的时间为原脉冲信号上升沿到下降沿的时间宽度的一半，从相位上来说，原脉冲信号的相位为0°，则下降沿的相位为180°，延时版本的脉冲信号的上升沿出现的时间从相位上来说则为90°，同理，输入反相时钟信号输出原脉冲信号和延时版本的脉冲信号，原脉冲信号的相位为180°，则下降沿的相位为180°，延时版本脉冲信号为270°，通过第一级多相位产生单元共输出4个等相位差的脉冲信号，相位分别为0°、90°、180°和270°。

如果所需级数M=3，除了两相时钟模块工作外，多相位脉冲模块中有两级（六组）多相位时钟产生单元工作，第一级多相位时钟产生单元得到的4个等相位差的脉冲信号输入到第二级多相位产生单元710中，输入到第二级多相位时钟产生单元后，分别产生四组脉冲信号，分别是（P1，P3）、（P3，P2）、（P2，P4）和（P4，P1），对应相位关系为（0°，90°）、（90°，180°）、（180°，270°）和（270°，360°），四组脉冲高电平宽度为输入脉冲信号的上升沿出现时间差的宽度。这些脉冲经过校准延时单元712后得到原脉冲信号和延时的脉冲信号，从相位上来说，输入的四个脉冲信号分别为0°、90°、180°和270°，则输出延时的脉冲信号的相位分别为45°、135°、225°和315°，共得到8个等相位差的脉冲信号。通过控制更多级的多相位产生单元的工作状态，则可以得到更多等相位差的脉冲信号。

如图8所示为本发明多相位脉冲模块中多相位时钟产生单元的结构示意图，多相位时钟产生单元由脉冲产生电路800和相位校准电路810构成。脉冲产生电路800由一个简单的同步器801和反相器构成，输入信号CLK1和CLK2为输入脉冲信号，CLK2的上升沿滞后于CLK1，通过同步器801和反相器后得到所需的脉冲信号，其高电平宽度为输入脉冲信号的上升沿的时间差。

相位校准电路810由一个延时锁定环实现，包括双边沿鉴相器811、电荷泵812、第二滤波器813、延时线814，其中双边沿检相器811接收脉冲产生电路输出的脉冲信号和延时线输出的脉冲信号，并对两个脉冲信号进行鉴相操作，得到两组方波信号，输出给电荷泵。双边沿鉴相器811可以对脉冲信号上升沿和下降沿的相位同时进行鉴别，其可以采用图9所示的电路实现（图9为本发明多相位脉冲模块中双边沿鉴相器的电路原理图）；其与上述脉冲产生电路的实现方式类似，输入信号CLK1和CLK2为输入脉冲信号，CLK2的上升沿滞后于CLK1，输出脉冲P1和P2高电平的宽度则分别反应了CLK1上升沿到CLK2上升沿的时间差以及CLK2上升沿到CLK1下降沿的时间差。需要注意的是，除了保证同步器单元901和911的匹配以外，还要使得反相器902和传输门913在门延时上要保持严格一致。

电荷泵812接收两组方波信号，由方波信号调整电荷泵812的输出电压，并输出调整后的电压信号给第二滤波器813；第二滤波器813对调整后的电压信号进行滤波，提取直流分量作为控制信号4输入到延时线814；延时线814接收脉冲产生电路输出的脉冲信号和第二滤波器输出的控制信号4，将所述脉冲信号进行相位二分运算得到两个脉冲信号，当所述两个脉冲信号的相位差（即上升沿出现的时间差）为输入的脉冲信号上升沿到下降沿时间差的一半时，完成相位校准，并将校准后的脉冲信号同时输出给双边沿鉴相器811和下一级多相位时钟产生单元的脉冲产生电路。

产生的多个等相位差的脉冲信号由于宽度比较小，直接作为采样时钟信号会由于快速切换而降低了采样精度，本发明采用占空比恢复电路将脉冲信号恢复成具有50%占空比的时钟信号，其结构如图10所示（图10为本发明占空比恢复电路的结构示意图），占空比恢复电路1000包括边沿调整电路1001、缓冲电路1002、第三滤波器1003和差分放大器1004，其中边沿调整电路1001接收差分放大器1004输出的控制信号5和多相位脉冲模块输出的脉冲信号，对所述脉冲信号上升沿和下降沿出现时刻的时间差进行调整，并将调整后的脉冲信号同时输出给缓冲电路1002和第三滤波器1003，第三滤波器1003对脉冲信号进行积分运算，提取脉冲信号的共模电压，将脉冲信号的共模电压输出给差分放大器1004；差分差分放大器1004将所述共模电压与目标电压进行求差运算，将求差运算结果作为控制信号5输出给边沿调整电路1001；缓冲电路1002接收调整后的脉冲信号进行缓冲后得到输出时钟信号输出给外部多通道模数转换器。当边沿调整电路中脉冲信号上升沿到下降沿出现时刻的时间差与该下降沿到下一个上升沿出现时刻的时间差相等时（即当共模电压与目标电压相等时），边沿调整电路完成调整过程，脉冲信号的占空比为恒定的50%，最终通过缓冲电路1002进行缓冲后输出具有50%恒定占空比的时钟信号。

如图11所示为本发明占空比恢复电路的电路原理图，图11是占空比恢复电路的一种电路实现方式。边沿调整电路1100由一个电流调整单元构成，可以分别对充电电流和放电电流进行控制。滤波器1120可以用简单的RC电路实现。而差分差分放大器可以用一个简单的带有共模反馈的差分Cascode实现，一般将Vmid的电压设定成工作电源电压的一半。具体工作时序参见图12的说明（图12为本发明占空比恢复电路工作的时序图）。当提取的共模分量大于Vmid，说明输出脉冲的占空比大于50%，电容C3充电，电容C4放电，则边沿调整电路1100放电电流大于充电电流，则输出脉冲下降沿的出现的时间会超前，占空比则会降低；反之，当提取的共模分量小于Vmid，说明输出脉冲的占空比小于50%，电容C3放电，电容C4充电，则边沿调整电路1100放电电流小于充电电流，则输出脉冲的上升沿出现的时间会超前，占空比则会增加，最终，当输出脉冲的占空比等于50%时，充放电电流不变，从而占空比也不再发生变化。

以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (6)

1.一种用于多通道时间交织模数转换器的采样时钟产生电路，其特征在于：包括多相位时钟产生模块、占空比恢复电路和通道选择模块，所述多相位时钟产生模块包括两相时钟模块和多相位脉冲模块，其中：

两相时钟模块：将外部输入的全局时钟信号进行反相后得到反相全局时钟信号，对所述全局时钟信号和反相全局时钟信号进行相位差校准，并将校准后的全局时钟信号和反相全局时钟信号输出给多相位脉冲模块；

多相位脉冲模块：接收通道选择模块输出的控制信号2和两相时钟模块输出的校准后的全局时钟信号和反相全局时钟信号，将所述校准后的全局时钟信号和反相时钟信号通过内部若干个多相位时钟产生单元分别进行相位二分运算，并分别对相位二分运算的两个结果进行相位差校准，得到一系列等相位差的脉冲信号，将所述脉冲信号输出给占空比恢复电路；

占空比恢复电路：将从多相位脉冲模块接收的脉冲信号进行占空比恢复，并输出采样时钟信号给外部多通道模数转换器；

通道选择模块：接收外部串口写入的控制信号1，根据所述控制信号判断需要的内部通道数，并控制内部通道的开启和关断，同时根据所述控制信号1选择多相位脉冲模块内部多相位时钟产生单元的数量，并将选择结果作为控制信号2输出给多相位脉冲模块。

2.根据权利要求1所述的一种用于多通道时间交织模数转换器的采样时钟产生电路，其特征在于：所述两相时钟模块包括单边沿鉴相器、第一滤波器、差分放大器和可控延时线，其中单边沿鉴相器接收外部输入的全局时钟信号和可控延时线输出的反相全局时钟信号，进行鉴相操作，得到两组方波信号，输出给第一滤波器；第一滤波器接收所述两组方波信号，提取直流分量，并将两组直流分量输出给差分放大器；差分放大器对两组直流分量信号作求差运算，将求差运算结果作为控制信号3输入到可控延时线，可控延时线接收外部输入的全局时钟信号和放大器输出的控制信号3，调整全局时钟信号的相位得到反向全局时钟信号，当反向全局时钟的相位与全局时钟信号的相位相差180°时，完成相位校准，将校准后的全局时钟信号和反向全局时钟信号输出给多相位脉冲模块，同时将校准后的反向全局时钟信号输出给单边沿鉴相器。

3.根据权利要求1所述的一种用于多通道时间交织模数转换器的采样时钟产生电路，其特征在于：所述多相位脉冲模块由多级具有相同结构的多相位时钟产生单元构成，每级多相位时钟产生单元包括脉冲产生电路和若干个相位校准电路，其中：脉冲产生电路接收通道选择模块输出的控制信号2和两相时钟模块输出的校准后的全局时钟信号和反相全局时钟信号，根据所述控制信号2选择内部多相位时钟产生单元的数量，将全局时钟信号和反相全局时钟信号进行相位运算后得到脉冲信号，将所述脉冲信号输出给相位校准电路；若干个相位校准电路将所述脉冲信号分别进行相位二分运算，并分别对相位二分运算的两个结果进行相位差校准，得到一系列等相位差的脉冲信号，将所述脉冲信号输出给占空比恢复电路。

4.根据权利要求3所述的一种用于多通道时间交织模数转换器的采样时钟产生电路，其特征在于：所述每个相位校准电路包括双边沿鉴相器、电荷泵、第二滤波器和延时线，其中双边沿检相器接收脉冲产生电路输出的脉冲信号和延时线输出的脉冲信号，并对两个脉冲信号进行鉴相操作，得到两组方波信号，输出给电荷泵；电荷泵接收所述两组方波信号，由方波信号调整电荷泵的输出电压，并输出调整后的电压信号给第二滤波器；第二滤波器对调整后的电压信号进行滤波，提取直流分量作为控制信号4输入到延时线；延时线接收脉冲产生电路输出的脉冲信号和第二滤波器输出的控制信号4，将所述脉冲信号进行相位二分运算得到两个脉冲信号，当所述两个脉冲信号的相位差为输入的脉冲信号上升沿到下降沿时间差的一半时，完成相位校准，并将校准后的脉冲信号同时输出给双边沿鉴相器和下一级多相位时钟产生单元的脉冲产生电路。

5.根据权利要求1所述的一种用于多通道时间交织模数转换器的采样时钟产生电路，其特征在于：所述占空比恢复电路包括边沿调整电路、缓冲电路、第三滤波器和差分放大器，其中边沿调整电路接收差分放大器输出的控制信号5和多相位脉冲模块输出的脉冲信号，对所述脉冲信号上升沿和下降沿出现时刻的时间差进行调整，并将调整后的脉冲信号同时输出给缓冲电路和第三滤波器，第三滤波器对脉冲信号进行积分运算，提取脉冲信号的共模电压，将脉冲信号的共模电压输出给差分放大器；差分差分放大器将所述共模电压与目标电压进行求差运算，将求差运算结果作为控制信号5输出给边沿调整电路；缓冲电路接收调整后的脉冲信号进行缓冲后得到输出时钟信号输出给外部多通道模数转换器；当边沿调整电路中脉冲信号上升沿到下降沿出现时刻的时间差与所述下降沿到下一个上升沿出现时刻的时间差相等时，边沿调整电路完成调整过程，脉冲信号的占空比为恒定的50%，最终通过缓冲电路进行缓冲后输出具有50%恒定占空比的时钟信号。

6.根据权利要求5所述的一种用于多通道时间交织模数转换器的采样时钟产生电路，其特征在于：当积分运算结果与目标电压相等时，边沿调整不再发生变化，最终通过缓冲电路输出具有50%恒定占空比的时钟信号。