CN109560142A - 新型碳化硅结势垒肖特基二极管及其制作方法 - Google Patents
新型碳化硅结势垒肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN109560142A CN109560142A CN201811267285.XA CN201811267285A CN109560142A CN 109560142 A CN109560142 A CN 109560142A CN 201811267285 A CN201811267285 A CN 201811267285A CN 109560142 A CN109560142 A CN 109560142A
- Authority
- CN
- China
- Prior art keywords
- junction barrier
- silicon carbide
- conduction type
- area
- barrier area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 140
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 61
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 61
- 238000002360 preparation method Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 8
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 230000026267 regulation of growth Effects 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了新型碳化硅结势垒肖特基二极管，包括层叠设置的第一导电类型碳化硅衬底，第一导电类型碳化硅外延层；所述第一导电类型碳化硅外延层的上表面由中心向外依次设置有有源区、保护环和第二导电类型终端场限环；所述有源区包括间隔设置的多个第二导电类型结势垒区；沿着保护环向有源区的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。本发明还提供了上述的碳化硅结势垒肖特基二极管的制作方法。
Description
技术领域
本发明涉及半导体功率器件，尤其涉及碳化硅二极管。
技术背景
中国专利200710153275.9，题为“SiC肖特基势垒半导体器件”中描述了第二导电类型的结势垒d1/d2≥1；该专利中，整个保护环的深度<有源区结势垒深度；中国专利：CN201710027731，题为“一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法”中描述了有源区结势垒区的宽度分为宽窄2种，其间距均匀分布。
以上专利描述中，有源P区与保护环P区的结深一致。这样会造成结势垒二极管的雪崩耐量较低。
发明内容
本发明所要解决的主要技术问题是提供新型碳化硅结势垒肖特基二极管的制作方法，提高肖特基二极管的雪崩耐量。
为了解决上述的技术问题，本发明提供了新型碳化硅结势垒肖特基二极管，包括层叠设置的第一导电类型碳化硅衬底，第一导电类型碳化硅外延层；所述第一导电类型碳化硅外延层的上表面由中心向外依次设置有有源区、保护环和第二导电类型终端场限环；所述有源区包括间隔设置的多个第二导电类型结势垒区；
沿着保护环向有源区的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。
在一较佳实施例中：所述保护环分为浅结和深结；所述浅结的结深和浓度与第二导电类型终端场限环相同；所述深结的结深和浓度与第二导电类型结势垒区相同；浅结与深结存在交叠；所述深结的宽度W0为5-35um。
在一较佳实施例中：所述有源区包括n个第二导电类型结势垒区，靠近保护环的第一个结势垒区的宽度W1为1-15um；保护环与第一个结势垒区的间距S1为0.5-8um；第n个第二导电类型结势垒区的宽度Wn为0.5-4um，第n-1个第二导电类型结势垒区与第n个第二导电类型结势垒区的间距Sn为5-10um。
在一较佳实施例中：每一个所述第二导电类型结势垒区包括一个或至少两个子结势垒区；所述至少两个子结势垒区的宽度相同，之间的间距也相同；并且间距等于其所在的第二导电类型结势垒区与上一个第二导电类型结势垒区的间距。
在一较佳实施例中：所述第二导电类型结势垒区为长条形，沿着保护环的两侧向有源区的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。
在一较佳实施例中：所述第二导电类型结势垒区为环形，沿着保护环的四周向有源区的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。
本发明还提供了新型碳化硅结势垒肖特基二极管的制作方法，包括如下步骤：
1)准备碳化硅衬底，其电阻率为0.001-0.05Ω·cm，厚度200-380um；
2)在碳化硅衬底上，生长第一导电类型的碳化硅外延层，其浓度为1e15-2e16cm-3；
3)在碳化硅外延层上表面，通过淀积SiO2，光刻，选择性离子注入形成间隔设置的多个第二导电类型结势垒区和深结；深结位于第二导电类型结势垒区外；所述深结和第二导电类型结势垒区的深度相同；
所述多个第二导电类型结势垒区沿着由外向内的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小；
4)在碳化硅外延层上表面，通过光刻，选择性离子注入形成深度相同的第二导电类型终端场限环和浅结；其中浅结位于深结外，并与与深结存在交叠；第二导电类型终端场限环位于浅结外；
5)通过物理研磨，将碳化硅衬底的背面减薄至200-220um，在碳化硅衬底的背面通过电子束蒸发或溅镀，淀积金属Ni，并在900℃下退火形成欧姆接触；
6)在碳化硅外延层上表面，通过电子束蒸发或溅镀，淀积金属Ti，并在500℃下退火形成肖特基金属；
7)在肖特基金属的上表面，通过电子束蒸发或溅镀，淀积金属Al，形成阳极；
8)在碳化硅外延层上表面及阳极金属的上表面，通过PECVD，淀积形成SiO2/Si3N4层，通过光刻，形成钝化层；
9)在钝化层19的上表面，通过淀积、光刻，形成保护层；
10)在欧姆接触的下表面，通过淀积，形成TiNiAg阴极金属。
在一较佳实施例中：每一个所述第二导电类型结势垒区包括一个或至少两个子结势垒区；所述至少两个子结势垒区的宽度相同，之间的间距也相同；并且间距等于其所在的第二导电类型结势垒区与位于其外侧的上一个第二导电类型结势垒区的间距。
在一较佳实施例中：所述第二导电类型结势垒区为长条形，沿着深结的两侧向内的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。
在一较佳实施例中：所述第二导电类型结势垒区为环形，沿着深结的四周向内的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。
本发明提供的新型碳化硅结势垒肖特基二极管的制作方法，能够提高肖特基二极管的雪崩耐量。
附图说明
图1为本发明优选实施例1中肖特基二极管的分层结构图；
图2为本发明优选实施例1中有源区的示意图；
图3为本发明优选实施例2中有源区的示意图；
图4为本发明优选实施例3中肖特基二极管的分层结构图；
图5为本发明优选实施例3中有源区的示意图；
图6为本发明优选实施例4中有源区的示意图；
图7-16为本发明优选实施例5的生产工艺示意图；
图17、18为本发明优选实施例6中生产工艺与实施例5的区别示意图。
具体实施方式
为了使本发明技术方案更加清楚，现将本发明结合实施例和附图做进一步详细说明：
实施例1
参考图1，本实施例提供了新型碳化硅结势垒肖特基二极管，包括层叠设置的第一导电类型碳化硅衬底10，第一导电类型碳化硅外延层11；所述第一导电类型碳化硅外延层11的上表面由中心向外依次设置有有源区31、保护环32和第二导电类型终端场限环13；所述有源区31包括间隔设置的多个第二导电类型结势垒区12；
沿着保护环32向有源区31的中心的方向，相邻第二导电类型结势垒区12的间距逐渐增大，且第二导电类型结势垒区12的宽度逐渐减小。
具体来说，所述保护环32分为浅结14和深结15；所述浅结14的结深和浓度与第二导电类型终端场限环13相同；所述深结15的结深和浓度与第二导电类型结势垒区12相同；浅结与深结存在交叠；所述深结的宽度W0为5-35um。
所述有源区31包括n个第二导电类型结势垒区12，靠近保护环32的第一个结势垒区的宽度W1为1-15um；保护环32与第一个结势垒区的间距S1为0.5-8um；第n个第二导电类型结势垒区的宽度Wn为0.5-4um，第n-1个第二导电类型结势垒区与第n个第二导电类型结势垒区的间距Sn为5-10um。
这样的结构，主要是因为结势垒区之间的间隔逐渐增大后，当施加的反向偏压不断增加，有源区靠近中心处结势垒区之间的间距较大，肖特基结的电场强度较大，由于肖特基效应，导致该区域的肖特基势垒高度降低，成为击穿薄弱点，因此将击穿点引入到有源区中心区域，增加了雪崩状态下的散热面积，从而提高了雪崩耐量。
本实施例中，每一个所述第二导电类型结势垒12区包括一个子结势垒区。并且，本实施例中，所述第二导电类型结势垒区12为长条形，沿着保护环32的两侧向有源区31的中心的方向，相邻第二导电类型结势垒区12的间距逐渐增大，且第二导电类型结势垒区12的宽度逐渐减小，如图2所示。
实施例2
参考图3，本实施例与实施例1的区别在于：所述第二导电类型结势垒区12为环形，沿着保护环32的四周向有源区31的中心的方向，相邻第二导电类型结势垒区12的间距逐渐增大，且第二导电类型结势垒区12的宽度逐渐减小。
实施例3
参考图4和5，本实施例与实施例1的区别在于：本实施例中，每一个所述第二导电类型结势垒12区包括两个子结势垒区；所述至少两个子结势垒区的宽度相同，之间的间距也相同；并且间距等于其所在的第二导电类型结势垒区12与上一个第二导电类型结势垒区12的间距。这样就形成了分组渐变的结构。
实施例4
参考图6，本实施例与实施例3的区别在于：所述第二导电类型结势垒区12为环形，沿着保护环32的四周向有源区31的中心的方向，相邻第二导电类型结势垒区12的间距逐渐增大，且第二导电类型结势垒区12的宽度逐渐减小。
实施例5
参考图7-16，本实施例提供了新型碳化硅结势垒肖特基二极管的制作方法，包括如下步骤：
1)准备碳化硅衬底10，其电阻率为0.001-0.05Ω·cm，厚度200-380um；
2)在碳化硅衬底10上，生长第一导电类型的碳化硅外延层11，其浓度为1e15-2e16cm-3；
3)在碳化硅外延层11上表面，通过淀积SiO2，光刻，选择性离子注入形成间隔设置的多个第二导电类型结势垒区12和深结15；深结15位于第二导电类型结势垒区12外；所述深结15和第二导电类型结势垒区12的深度相同；
所述多个第二导电类型结势垒区12沿着由外向内的方向，相邻第二导电类型结势垒区12的间距逐渐增大，且第二导电类型结势垒区12的宽度逐渐减小；
4)在碳化硅外延层11上表面，通过光刻，选择性离子注入形成深度相同的第二导电类型终端场限环13和浅结14；其中浅结14位于深结15外，并与与深结15存在交叠；第二导电类型终端场限环13位于浅结14外；
5)通过物理研磨，将碳化硅衬底10的背面减薄至200-220um，在碳化硅衬底10的背面通过电子束蒸发或溅镀，淀积金属Ni，并在900℃下退火形成欧姆接触21；
6)在碳化硅外延层11上表面，通过电子束蒸发或溅镀，淀积金属Ti，并在500℃下退火形成肖特基金属17；
7)在肖特基金属的上表面，通过电子束蒸发或溅镀，淀积金属Al，形成阳极18；
8)在碳化硅外延层11上表面及阳极18金属的上表面，通过PECVD，淀积形成SiO2/Si3N4层，通过光刻，形成钝化层19；
9)在钝化层19的上表面，通过淀积、光刻，形成保护层20；
10)在欧姆接触21的下表面，通过淀积，形成TiNiAg阴极金属22。
本实施例中，每一个所述第二导电类型结势垒区12包括一个子结势垒区。
实施例6
本实施例与实施例6的区别在于：每一个第二导电类型结势垒区12包括至少两个子结势垒区，所述至少两个子结势垒区的宽度相同，之间的间距也相同；并且间距等于其所在的第二导电类型结势垒区与位于其外侧的上一个第二导电类型结势垒区的间距。如图17、18所示。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.新型碳化硅结势垒肖特基二极管，其特征在于包括层叠设置的第一导电类型碳化硅衬底，第一导电类型碳化硅外延层；所述第一导电类型碳化硅外延层的上表面由中心向外依次设置有有源区、保护环和第二导电类型终端场限环；所述有源区包括间隔设置的多个第二导电类型结势垒区；
沿着保护环向有源区的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。
2.根据权利要求1所述的新型碳化硅结势垒肖特基二极管，其特征在于：所述保护环分为浅结和深结；所述浅结的结深和浓度与第二导电类型终端场限环相同；所述深结的结深和浓度与第二导电类型结势垒区相同；浅结与深结存在交叠；所述深结的宽度W0为5-35um。
3.根据权利要求1所述的新型碳化硅结势垒肖特基二极管，其特征在于：所述有源区包括n个第二导电类型结势垒区，靠近保护环的第一个结势垒区的宽度W1为1-15um；保护环与第一个结势垒区的间距S1为0.5-8um；第n个第二导电类型结势垒区的宽度Wn为0.5-4um，第n-1个第二导电类型结势垒区与第n个第二导电类型结势垒区的间距Sn为5-10um。
4.根据权利要求3所述的新型碳化硅结势垒肖特基二极管，其特征在于：每一个所述第二导电类型结势垒区包括一个或至少两个子结势垒区；所述至少两个子结势垒区的宽度相同，之间的间距也相同；并且间距等于其所在的第二导电类型结势垒区与前一个第二导电类型结势垒区的间距。
5.根据权利要求1所述的新型碳化硅结势垒肖特基二极管，其特征在于：所述第二导电类型结势垒区为长条形，沿着保护环的两侧向有源区的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。
6.根据权利要求1所述的新型碳化硅结势垒肖特基二极管，其特征在于：所述第二导电类型结势垒区为环形，沿着保护环的四周向有源区的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。
7.新型碳化硅结势垒肖特基二极管的制作方法，其特征在于包括如下步骤：
1)准备碳化硅衬底，其电阻率为0.001-0.05Ω·cm，厚度200-380um；
2)在碳化硅衬底上，生长第一导电类型的碳化硅外延层，其浓度为1e15-2e16cm-3；
3)在碳化硅外延层上表面，通过淀积SiO2，光刻，选择性离子注入形成间隔设置的多个第二导电类型结势垒区和深结；深结位于第二导电类型结势垒区外；所述深结和第二导电类型结势垒区的深度相同；
所述多个第二导电类型结势垒区沿着由外向内的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小；
4)在碳化硅外延层上表面，通过光刻，选择性离子注入形成深度相同的第二导电类型终端场限环和浅结；其中浅结位于深结外，并与与深结存在交叠；第二导电类型终端场限环位于浅结外；
5)通过物理研磨，将碳化硅衬底的背面减薄至200-220um，在碳化硅衬底的背面通过电子束蒸发或溅镀，淀积金属Ni，并在900℃下退火形成欧姆接触；
6)在碳化硅外延层上表面，通过电子束蒸发或溅镀，淀积金属Ti，并在500℃下退火形成肖特基金属；
7)在肖特基金属的上表面，通过电子束蒸发或溅镀，淀积金属Al，形成阳极；
8)在碳化硅外延层上表面及阳极金属的上表面，通过PECVD，淀积形成SiO2/Si3N4层，通过光刻，形成钝化层；
9)在钝化层的上表面，通过淀积、光刻，形成保护层；
10)在欧姆接触的下表面，通过淀积，形成TiNiAg阴极金属。
8.根据权利要求7所述的新型碳化硅结势垒肖特基二极管的制作方法，其特征在于：每一个所述第二导电类型结势垒区包括一个或至少两个子结势垒区；所述至少两个子结势垒区的宽度相同，之间的间距也相同；并且间距等于其所在的第二导电类型结势垒区与位于其外侧的上一个第二导电类型结势垒区的间距。
9.根据权利要求7所述的新型碳化硅结势垒肖特基二极管的制作方法，其特征在于：所述第二导电类型结势垒区为长条形，沿着深结的两侧向内的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。
10.根据权利要求7所述的新型碳化硅结势垒肖特基二极管的制作方法，其特征在于：所述第二导电类型结势垒区为环形，沿着深结的四周向内的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811267285.XA CN109560142B (zh) | 2018-10-29 | 2018-10-29 | 新型碳化硅结势垒肖特基二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811267285.XA CN109560142B (zh) | 2018-10-29 | 2018-10-29 | 新型碳化硅结势垒肖特基二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109560142A true CN109560142A (zh) | 2019-04-02 |
| CN109560142B CN109560142B (zh) | 2021-11-30 |
Family
ID=65865262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811267285.XA Active CN109560142B (zh) | 2018-10-29 | 2018-10-29 | 新型碳化硅结势垒肖特基二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109560142B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110212023A (zh) * | 2019-05-29 | 2019-09-06 | 西安电子科技大学 | 一种能够减小反向漏电流的结型势垒肖特基二极管 |
| WO2020238587A1 (zh) * | 2019-05-29 | 2020-12-03 | 西安电子科技大学 | 一种结型势垒肖特基二极管 |
| CN112216746A (zh) * | 2019-07-11 | 2021-01-12 | 即思创意股份有限公司 | 碳化硅半导体器件 |
| CN112993009A (zh) * | 2019-12-17 | 2021-06-18 | 株洲中车时代半导体有限公司 | 一种功率器件结终端结构、制造方法及功率器件 |
| CN113851544A (zh) * | 2021-09-23 | 2021-12-28 | 先之科半导体科技(东莞)有限公司 | 一种降低正向开启电压的肖特基二极管 |
| CN113937168A (zh) * | 2020-07-13 | 2022-01-14 | 珠海格力电器股份有限公司 | 碳化硅结势垒肖特基半导体器件及其制造方法 |
| CN114122150A (zh) * | 2020-08-25 | 2022-03-01 | 珠海格力电器股份有限公司 | 一种碳化硅功率二极管的制备方法及其应用 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080277669A1 (en) * | 2007-05-10 | 2008-11-13 | Denso Corporation | SiC semiconductor having junction barrier Schottky device |
| CN101404283A (zh) * | 2007-10-01 | 2009-04-08 | 万国半导体股份有限公司 | 集成有肖特基二极管的平面mosfet及其布局方法 |
| JP2010003841A (ja) * | 2008-06-19 | 2010-01-07 | Toyota Motor Corp | 縦型のショットキーダイオード |
| CN102651387A (zh) * | 2011-02-25 | 2012-08-29 | 富士通株式会社 | 化合物半导体器件及其制造方法以及电源 |
| CN104134703A (zh) * | 2014-08-08 | 2014-11-05 | 上海安微电子有限公司 | 一种低漏电低正向压降肖特基二极管结构及其制备方法 |
| WO2015009348A1 (en) * | 2013-07-19 | 2015-01-22 | Cree, Inc. | Methods of forming junction termination extension edge terminations for high power semiconductor devices and related semiconductor devices |
| CN105023941A (zh) * | 2014-04-30 | 2015-11-04 | 三菱电机株式会社 | 碳化硅半导体装置 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
-
2018
- 2018-10-29 CN CN201811267285.XA patent/CN109560142B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080277669A1 (en) * | 2007-05-10 | 2008-11-13 | Denso Corporation | SiC semiconductor having junction barrier Schottky device |
| CN101404283A (zh) * | 2007-10-01 | 2009-04-08 | 万国半导体股份有限公司 | 集成有肖特基二极管的平面mosfet及其布局方法 |
| JP2010003841A (ja) * | 2008-06-19 | 2010-01-07 | Toyota Motor Corp | 縦型のショットキーダイオード |
| CN102651387A (zh) * | 2011-02-25 | 2012-08-29 | 富士通株式会社 | 化合物半导体器件及其制造方法以及电源 |
| WO2015009348A1 (en) * | 2013-07-19 | 2015-01-22 | Cree, Inc. | Methods of forming junction termination extension edge terminations for high power semiconductor devices and related semiconductor devices |
| CN105023941A (zh) * | 2014-04-30 | 2015-11-04 | 三菱电机株式会社 | 碳化硅半导体装置 |
| CN104134703A (zh) * | 2014-08-08 | 2014-11-05 | 上海安微电子有限公司 | 一种低漏电低正向压降肖特基二极管结构及其制备方法 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110212023B (zh) * | 2019-05-29 | 2020-10-09 | 西安电子科技大学 | 一种能够减小反向漏电流的结型势垒肖特基二极管 |
| WO2020238587A1 (zh) * | 2019-05-29 | 2020-12-03 | 西安电子科技大学 | 一种结型势垒肖特基二极管 |
| CN110212023A (zh) * | 2019-05-29 | 2019-09-06 | 西安电子科技大学 | 一种能够减小反向漏电流的结型势垒肖特基二极管 |
| CN112216746A (zh) * | 2019-07-11 | 2021-01-12 | 即思创意股份有限公司 | 碳化硅半导体器件 |
| CN112216746B (zh) * | 2019-07-11 | 2024-05-14 | 即思创意股份有限公司 | 碳化硅半导体器件 |
| CN112993009B (zh) * | 2019-12-17 | 2023-04-18 | 株洲中车时代半导体有限公司 | 一种功率器件结终端结构、制造方法及功率器件 |
| CN112993009A (zh) * | 2019-12-17 | 2021-06-18 | 株洲中车时代半导体有限公司 | 一种功率器件结终端结构、制造方法及功率器件 |
| CN113937168A (zh) * | 2020-07-13 | 2022-01-14 | 珠海格力电器股份有限公司 | 碳化硅结势垒肖特基半导体器件及其制造方法 |
| WO2022011983A1 (zh) * | 2020-07-13 | 2022-01-20 | 珠海格力电器股份有限公司 | 碳化硅结势垒肖特基半导体器件及其制造方法 |
| CN114122150A (zh) * | 2020-08-25 | 2022-03-01 | 珠海格力电器股份有限公司 | 一种碳化硅功率二极管的制备方法及其应用 |
| CN114122150B (zh) * | 2020-08-25 | 2024-04-05 | 珠海格力电器股份有限公司 | 一种碳化硅功率二极管的制备方法及其应用 |
| CN113851544B (zh) * | 2021-09-23 | 2022-06-10 | 先之科半导体科技(东莞)有限公司 | 一种降低正向开启电压的肖特基二极管 |
| CN113851544A (zh) * | 2021-09-23 | 2021-12-28 | 先之科半导体科技(东莞)有限公司 | 一种降低正向开启电压的肖特基二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109560142B (zh) | 2021-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109560142A (zh) | 新型碳化硅结势垒肖特基二极管及其制作方法 | |
| US7851881B1 (en) | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode | |
| EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| JP5774205B2 (ja) | 半導体装置 | |
| US20130140584A1 (en) | Semiconductor device | |
| US8124981B2 (en) | Rugged semiconductor device architecture | |
| EP2920816B1 (en) | Method of manufacturing trench-based schottky diode with improved trench protection | |
| TWI521693B (zh) | 蕭基能障二極體及其製造方法 | |
| US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| CN105405895A (zh) | 一种低存储电荷快恢复二极管芯片 | |
| CN106611776A (zh) | 一种n型碳化硅肖特基二极管结构 | |
| CN109545842A (zh) | 碳化硅器件终端结构及其制作方法 | |
| US20220384662A1 (en) | Semiconductor mps diode with reduced current-crowding effect and manufacturing method thereof | |
| CN109390389A (zh) | 具有双侧调整区的高压快速软恢复二极管及其制备方法 | |
| CN103403870A (zh) | 具有多个浮栅的沟槽型mos势垒肖特基(tmbs) | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN105226104B (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
| CN102376779A (zh) | SiC肖特基二极管及其制作方法 | |
| CN114628494A (zh) | 一种新型超级浮动结碳化硅功率器件及其制备方法 | |
| CN113555447A (zh) | 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法 | |
| WO2015064999A1 (ko) | 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드 | |
| TWI772714B (zh) | 半導體器件及其製造方法 | |
| JP6589278B2 (ja) | 半導体素子および半導体素子の製造方法 | |
| CN109559989A (zh) | 碳化硅结势垒肖特基二极管及其制作方法 | |
| CN108336129B (zh) | 超级结肖特基二极管与其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220706 Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province Patentee after: Hunan San'an Semiconductor Co.,Ltd. Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000 Patentee before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd. |