CN112993009A - 一种功率器件结终端结构、制造方法及功率器件 - Google Patents

一种功率器件结终端结构、制造方法及功率器件 Download PDF

Info

Publication number
CN112993009A
CN112993009A CN201911302916.1A CN201911302916A CN112993009A CN 112993009 A CN112993009 A CN 112993009A CN 201911302916 A CN201911302916 A CN 201911302916A CN 112993009 A CN112993009 A CN 112993009A
Authority
CN
China
Prior art keywords
field limiting
limiting rings
group
adjacent
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911302916.1A
Other languages
English (en)
Other versions
CN112993009B (zh
Inventor
周才能
陈喜明
王志成
魏伟
丁杰钦
罗烨辉
刘坤
龚芷玉
赵艳黎
李诚瞻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN201911302916.1A priority Critical patent/CN112993009B/zh
Publication of CN112993009A publication Critical patent/CN112993009A/zh
Application granted granted Critical
Publication of CN112993009B publication Critical patent/CN112993009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。

Description

一种功率器件结终端结构、制造方法及功率器件
技术领域
本发明涉及功率半导体器件技术领域，更具地地，涉及一种功率器件结终端结构、制造方法及功率器件。
背景技术
相对传统的硅材料，碳化硅材料具有击穿电场大，开关速度快，耐高温等优点，因此，碳化硅被广泛应用于下一代功率器件。但为了确保碳化硅功率器件的耐压特性，需要优越的结终端结构来抑制器件局部电场峰值，使耐压性能趋近碳化硅材料所决定的理想性能。
场限环是一种常见的碳化硅功率器件结终端结构，可以与主结同时注入形成，且性能对注入的有效剂量不敏感。但是，常用的浮空场限环结终端结构的耐压性能对场限环的间距很敏感，工艺过程导致的场环间距的变化会使浮空场环在接终端内边缘或外边缘发生局部峰值电场，使器件被提前击穿，从而影响器件耐压性能和可靠性。
因此，急需一种电场分布均匀、耐压性能好且可靠性高的碳化硅功率器件结终端结构。
发明内容
针对上述现有技术中的问题，本申请提出了一种功率器件结终端结构及其制造方法，用于解决上述部分或全部技术问题。
第一方面，本申请提供一种功率器件结终端结构，包括外延层，还包括多个场限环，其通过掺杂间隔设置于所述外延层上，所述场限环包括第一组场限环和第二组场限环，所述第一组场限环和所述第二组场限环中，每个场限环的宽度加上靠近主结端方向且与其相邻的间隔的宽度为一常数；其中，
所述第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结端至结终端的方向依次递增；
所述第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结端至结终端的方向，所述间距依次递增。
在根据第一方面的一个实施方式中，所述第一组的场限环中，每两个或多个相邻的所述间距递增的幅度小于所述第二组场限环中的相邻的场限环之间的间距递增的幅度。
在根据第一方面的一个实施方式中，所述第一组场限环和所述第二组场限环相交界的位置位于所述结终端的中心位置。
在根据第一方面的一个实施方式中，所述场限环的掺杂类型与所述主结的掺杂类型相同。
在根据第一方面的一个实施方式中，所述功率器件由碳化硅材料制成。
第二方面，本申请提供一种功率器件，包括根据第一方面所述的功率器件结终端结构。
第三方面，本申请提供一种功率器件结终端结构的制造方法，包括以下步骤：
S1：制作外延层；
S2：在外延层上制作主结和多个场限环，
其中，步骤S2中，所述场限环包括第一组场限环和第二组场限环，所述第一组场限环和所述第二组场限环中，每个场限环的宽度加上靠近主结端方向且与其相邻的间隔的宽度为一常数；
所述第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且从主结端至结终端的方向依次递增；
所述第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结端至结终端的方向，所述间距依次递增。
与现有技术相比，本申请具有以下优点：
本申请的功率器件结终端结构将场限环分为第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结端方向且与其相邻的间隔的宽度为一常数；第一组场限环相邻的场限环之间的间距中，以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的间距相等，且沿从主结端至结终端的方向依次递增；第二组场限环相邻的场限环之间的间距中，以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从从主结端至结终端的方向，间距依次递增。
相比传统的固定间距或者不分组的场限环结终端而言，分组的结终端结构采用了分组的场限环间距设计，使得制造过程带来的间距误差对器件耐压性能影响显著降低，从而容许更大的工艺误差，降低了制造难度。并且本申请的结终端结构可以使电场在在整个结终端区域均匀分布，避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。
上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能够达到本发明的目的。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1显示了根据本申请的一种功率器件结终端结构的结构示意图。
图2显示了根据本申请的一种功率器件结终端结构的局部结构示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
下面将结合附图对本发明作进一步说明。
图1显示了根据本申请的一种功率器件结终端结构，包括外延层10，还包括多个场限环1，其通过掺杂间隔设置于外延层10上，场限环1包括第一组场限环11和第二组场限环12，第一组场限环11和第二组场限环12中，每个场限环的宽度加上靠近主结端方向且与其相邻的间隔的宽度为一常数，也即图中d1和da所示的宽度。
如图2所示，第一组场限环11相邻的场限环之间的间距d11……以及主结与其相邻的场限环之间的间距的d10中，每两个或多个相邻的间距相等，且沿从从主结端至结终端的方向(也即图中箭头a所指方向)依次递增。举例而言，当每两个相邻的间距相等时，也即d0＝d1，d2＝d3，d4＝d5……，且d2＞d0，d4＞d2……。当多个相邻的间距相等时，也即d0＝d1＝d2，d3＝d4＝d5……，且d3＞d0……。
第二组场限环12相邻的场限环之间的间距da2……以及第二组场限环与第一组场限环相邻的场限环之间的间距da1中，沿从从主结端至结终端的方向，间距依次递增。举例而言，da1＜da2＜da3……。
可以理解地，由于第一组场限环11和第二组场限环12中，每个场限环的宽度加上靠近主结端方向且与其相邻的间隔的宽度为一常数，那么当场限环之间的间距增大时，与其对应的场限环的宽度相应的要减小。
优选地，第一组场限环11中，每两个或多个相邻的所述间距递增的幅度小于第二组场限环12中的相邻的场限环之间的间距递增的幅度。
场限环在制作过程中的光刻、刻蚀和离子注入等工艺会造成场限环间距与实际设计值之间存在偏差，在实际间距比场限环的实际间距大时，本申请所设计的第一组场限环11，可以达到抑制电场峰值的效果。在实际间距比场限环的实际间距小时，本申请所设计的第二组场限环12，可以达到抑制电场峰值的效果，并使电场峰值从最外侧的场限环附近转移至第一组场限环和第二组场限环的交界位置附近。
相比传统的固定间距或者不分组的场限环结终端(例如，申请号为CN201410044259，名称为“一种碳化硅功率器件结终端结构及其制造方法”的发明专利，申请号为CN201610384189，名称为“面向碳化硅高压大功率器件的边缘结终端结构”的发明专利，申请号为CN201610599784，名称为“碳化硅功率器件结终端结构及其制造方法”的发明专利，以及申请号为CN201710551757，名称为“用于碳化硅半导体功率器件的复合结终端结构及制备方法”的发明专利)而言，分组的结终端结构可以使电场在整个结终端区域均匀分布，避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使实际器件耐压性能和可靠性提升。
相比传统的固定间距或者不分组的场环结终端而言，分组的结终端结构采用了分组的场限环间距设计，使得制造过程带来的间距误差对器件耐压性能影响显著降低，从而容许更大的工艺误差，降低了制造难度。
在图1所示的实施例中，第一组场限环11和第二组场限环12相交界的位置位于第一组场限环11和第二组场限环12的中心位置。也就是说，第一组场限环11中，场限环加上位于其前端的间距的总长度等于第二组场限环12中场限环加上位于其前端的间距的总长度。
场限环1的掺杂类型与主结3的掺杂类型可以相同，浓度可以相同也可以不同。当浓度相同时，场限环1和主结3可以同时制作，可以简化制造复杂度，节省成本。当浓度不同时，可以先制作主结再制作场限环。
在一实施方式中，功率器件可以由碳化硅材料或其他材料制成。
本申请提供一种功率器件结终端结构的制造方法，包括以下步骤：
第一步：制作外延层。
第二步：在外延层上制作主结3和多个场限环1。
该步骤中，当主结3和场限环1的浓度相同时，场限环1和主结3可以同时制作，可以简化制造复杂度，节省成本。当主结3和场限环1的浓度不同时，可以先制作主结再制作场限环。
场限环1包括第一组场限环11和第二组场限环12，第一组场限环11和第二组场限环12中，每个场限环的宽度加上靠近主结端方向且与其相邻的间隔的宽度为一常数；第一组场限环11相邻的场限环之间的间距中，以及主结3与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结端至结终端的方向(也即图中箭头a所指方向)依次递增；第二组场限环相邻的场限环之间的间距中，以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从从主结端至结终端的方向，所述间距依次递增。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (7)

1.一种功率器件结终端结构，包括外延层，其特征在于，还包括多个场限环，其通过掺杂间隔设置于所述外延层上，所述场限环包括第一组场限环和第二组场限环，所述第一组场限环和所述第二组场限环中，每个场限环的宽度加上靠近主结端方向且与其相邻的间隔的宽度为一常数；其中，
所述第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结端至结终端的方向依次递增；
所述第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结端至结终端的方向，所述间距依次递增。
2.根据权利要求1所述的功率器件结终端结构，其特征在于，所述第一组的场限环中，每两个或多个相邻的所述间距递增的幅度小于所述第二组场限环中的相邻的场限环之间的间距递增的幅度。
3.根据权利要求1所述的功率器件结终端结构，其特征在于，所述第一组场限环和所述第二组场限环相交界的位置位于所述结终端的中心位置。
4.根据权利要求1所述的功率器件结终端结构，其特征在于，所述场限环的掺杂类型与所述主结的掺杂类型相同。
5.根据权利要求1所述的功率器件结终端结构，其特征在于，所述功率器件由碳化硅材料制成。
6.一种功率器件，其特征在于，包括根据权利要求1-5任一项所述的功率器件结终端结构。
7.一种功率器件结终端结构的制造方法，其特征在于，包括以下步骤：
S1：制作外延层；
S2：在外延层上制作主结和多个场限环；
其中，步骤S2中，所述场限环包括第一组场限环和第二组场限环，所述第一组场限环和所述第二组场限环中，每个场限环的宽度加上靠近主结端方向且与其相邻的间隔的宽度为一常数；
所述第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结端至结终端的方向依次递增；
所述第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结端至结终端的方向，所述间距依次递增。
CN201911302916.1A 2019-12-17 2019-12-17 一种功率器件结终端结构、制造方法及功率器件 Active CN112993009B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911302916.1A CN112993009B (zh) 2019-12-17 2019-12-17 一种功率器件结终端结构、制造方法及功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911302916.1A CN112993009B (zh) 2019-12-17 2019-12-17 一种功率器件结终端结构、制造方法及功率器件

Publications (2)

Publication Number Publication Date
CN112993009A true CN112993009A (zh) 2021-06-18
CN112993009B CN112993009B (zh) 2023-04-18

Family

ID=76342340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911302916.1A Active CN112993009B (zh) 2019-12-17 2019-12-17 一种功率器件结终端结构、制造方法及功率器件

Country Status (1)

Country Link
CN (1) CN112993009B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117790537A (zh) * 2023-12-28 2024-03-29 深圳平湖实验室 一种半导体器件、其制作方法及电子器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015104900A1 (ja) * 2014-01-10 2015-07-16 三菱電機株式会社 半導体装置
CN108766999A (zh) * 2018-08-02 2018-11-06 盛廷微电子（深圳）有限公司 用于半导体功率器件的终端
CN109560142A (zh) * 2018-10-29 2019-04-02 厦门市三安集成电路有限公司 新型碳化硅结势垒肖特基二极管及其制作方法
CN109964319A (zh) * 2016-11-24 2019-07-02 Abb瑞士股份有限公司 带有浮置场环终端的功率半导体器件
CN109962104A (zh) * 2017-12-26 2019-07-02 株洲中车时代电气股份有限公司 一种功率半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015104900A1 (ja) * 2014-01-10 2015-07-16 三菱電機株式会社 半導体装置
CN109964319A (zh) * 2016-11-24 2019-07-02 Abb瑞士股份有限公司 带有浮置场环终端的功率半导体器件
CN109962104A (zh) * 2017-12-26 2019-07-02 株洲中车时代电气股份有限公司 一种功率半导体器件
CN108766999A (zh) * 2018-08-02 2018-11-06 盛廷微电子（深圳）有限公司 用于半导体功率器件的终端
CN109560142A (zh) * 2018-10-29 2019-04-02 厦门市三安集成电路有限公司 新型碳化硅结势垒肖特基二极管及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117790537A (zh) * 2023-12-28 2024-03-29 深圳平湖实验室 一种半导体器件、其制作方法及电子器件

Also Published As

Publication number Publication date
CN112993009B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
US9461104B2 (en) Semiconductor device integrating a voltage divider and process for manufacturing a semiconductor device
CN102683408B (zh) 超结高压功率器件结构
CN107026156A (zh) 暂态电压抑制器的二极管元件及其制造方法
JPH0677470A (ja) 半導体装置
US8227868B2 (en) Semiconductor device having a plurality of spaced-apart field plates formed on a field insulating film
CN112993009B (zh) 一种功率器件结终端结构、制造方法及功率器件
NL2010558C2 (en) Assembly of photo-voltaic cells and method of manufacturing such an assembly.
CN106489208B (zh) 半导体装置
CN1947259A (zh) 具有雪崩保护的高电流mos器件及操作方法
JPS63215074A (ja) 制御可能な電力用半導体素子
SE522576C2 (sv) Effekt-LDMOS-transistor för radiofrekvens
Linten et al. Extreme voltage and current overshoots in HV snapback devices during HBM ESD stress
JP2018152595A (ja) 物理的に分離されないマルチセルデバイスのための方法および構造
CN210668386U (zh) 一种双向半导体放电管
CN103050442A (zh) 具有抗静电放电能力的功率半导体器件及制造方法
JP2001274414A (ja) 電力用半導体素子およびその駆動方法
CN115336002B (zh) 具有栅极流道的关断功率半导体装置
CN113497027B (zh) 半导体器件
EP4006989B1 (en) Bidirectional thyristor device with asymmetric characteristics
US9523815B2 (en) ESD protection thyristor adapted to electro-optical devices
CN114883322B (zh) Igbt器件
US20030227028A1 (en) Alternating implant ring terminations
CN102956631B (zh) 半导体结构及其制造方法
CN113517336A (zh) 一种mos型超结功率器件的终端结构
EP4030270A1 (en) Touch panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant