CN105226104B - 一种碳化硅肖特基二极管及其制备方法 - Google Patents
一种碳化硅肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN105226104B CN105226104B CN201510737969.1A CN201510737969A CN105226104B CN 105226104 B CN105226104 B CN 105226104B CN 201510737969 A CN201510737969 A CN 201510737969A CN 105226104 B CN105226104 B CN 105226104B
- Authority
- CN
- China
- Prior art keywords
- diode
- layer
- anode
- epitaxial layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 52
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims description 42
- 238000009826 distribution Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 238000005457 optimization Methods 0.000 claims description 11
- 239000002245 particle Substances 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical group [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 235000013339 cereals Nutrition 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请公开了一种碳化硅肖特基二极管及其制备方法，其中，所述二极管包括：第一掺杂类型碳化硅衬底；位于所述衬底一侧的阴极；位于所述衬底背离所述阴极一侧的外延层；位于所述外延层表面的阳极；所述外延层的掺杂浓度由所述阳极边界至所述衬底边界逐渐增高。对于所述二极管的外延层来讲，高掺杂浓度有利于降低所述二极管的导通电阻，低掺杂浓度有利于提升所述二极管的耐压能力。而发明人研究发现，当所述二极管处于反偏状态时，内建电场强度由所述二极管的阳极边界至所述衬底边界逐渐减弱。因此将所述二极管可以在保持耐压能力不变的前提下，降低正向导通电阻，进而降低其导通压降和总体功耗。
Description
技术领域
本发明涉及半导体器件领域，更具体地说，涉及一种碳化硅肖特基二极管及其制备方法。
背景技术
肖特基二极管(Schottky diode，SBD)具有正向压降低、反向恢复时间短等优点。而碳化硅材料以其宽禁带宽度、高饱和电子漂移率等特点成为制备肖特基二极管的优选材料，碳化硅肖特基二极管具有高关断电压、低反向漏电流、低开关损耗等特点，成为高频和快速开关的理想器件。
对于碳化硅肖特基二极管来说，正向导通状态下的功耗PF＝IF*VF对总体功耗的贡献最大。由于碳化硅肖特基二极管的电流IF是由其应用方式预先决定的，因此降低碳化硅肖特基二极管的功耗只能通过降低其正向压降VF来实现。现有的碳化硅肖特基二极管在保证其反向阻断电压不变，即保证其耐压能力不变的条件下，其正向压降VF很难降低，因此其总体功耗也很难降低。
发明内容
本发明实施例提供了一种碳化硅肖特基二极管，所述二极管具有低正向压降和总体功耗。
一种碳化硅肖特基二极管，包括：
第一掺杂类型碳化硅衬底；
位于所述衬底一侧的阴极；
位于所述衬底背离所述阴极一侧的外延层；
位于所述外延层表面的阳极；
所述外延层的掺杂浓度由所述阳极边界至所述衬底边界逐渐增高。
优选的，所述外延层的掺杂浓度的分布方式为线性分布或余误差分布或高斯分布。
优选的，所述二极管还包括：
位于所述外延层表面内部的多个第二掺杂类型的结区。
优选的，所述二极管还包括：
位于所述外延层表面内部、所述多个结区两侧的结终端保护区。
优选的，所述二极管还包括：
位于所述外延层表面、覆盖所述结终端保护区的终端钝化层。
优选的，所述终端钝化层为二氧化硅层或氮化硅层。
一种碳化硅肖特基二极管的制备方法，包括：
提供第一掺杂类型的碳化硅衬底；
在所述衬底一侧生长外延层，所述外延层的掺杂浓度由所述衬底边界至所述外延层表面逐渐降低；
在所述外延层表面形成所述二极管的阳极；
在所述衬底背离所述外延层一侧形成所述二极管的阴极。
优选的，在所述衬底一侧生长外延层之后，在所述外延层表面形成所述二极管的阳极之前还包括：
在所述外延层表面注入第二掺杂类型的粒子，在其表面内部形成多个结区。
优选的，在所述衬底一侧生长外延层之后，在所述外延层表面形成所述二极管的阳极之前还包括：
在所述外延层表面注入第二掺杂类型的粒子，在其表面内部形成位于所述多个结区两侧的结终端保护区。
优选的，在所述外延层表面注入第二掺杂类型的粒子，在其表面内部形成位于所述多个结区两侧的结终端保护区之后，在所述外延层表面形成所述二极管的阳极之前还包括：
在所述外延层表面形成终端钝化层；
所述终端钝化层覆盖所述结终端保护区。
优选的，在所述外延层表面形成所述二极管的阳极之后还包括：
在所述阳极表面形成阳极优化层。
优选的，所述阳极优化层为铝金属层。
本发明实施例提供了一种碳化硅肖特基二极管及其制备方法，其中，所述二极管的外延层的掺杂浓度由所述阳极边界至所述衬底边界逐渐增高。对于所述二极管的外延层来讲，高掺杂浓度有利于降低所述二极管的导通电阻，低掺杂浓度有利于提升所述二极管的耐压能力。而发明人研究发现，当碳化硅肖特基二极管处于反偏状态时，由于反向电压的存在使得其外延层产生内建电场，所述内建电场强度由所述二极管的阳极边界至所述衬底边界逐渐减弱。因此将所述外延层的掺杂浓度由所述阳极边界至所述衬底边界逐渐升高可以在保持所述二极管的耐压能力不变的前提下，降低其正向导通电阻，进而降低其导通压降和总体功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明的一个实施例提供的一种碳化硅肖特基二极管；
图2为本发明的另一个实施例提供的一种碳化硅肖特基二极管；
图3为本发明的一个实施例提供的一种碳化硅肖特基二极管的制备方法流程图；
图4为本发明的另一个实施例提供的一种碳化硅肖特基二极管的制备方法的流程图；
图5-9为本发明的一个具体实施例提供的碳化硅肖特基二极管在制备过程中的器件剖面结构图。
具体实施方式
正如背景技术所述，现有技术中的碳化硅肖特基二极管的正向压降较高，其总体功耗也较高。
有鉴于此，本发明实施例提供了一种碳化硅肖特基二极管，包括：
第一掺杂类型碳化硅衬底；
位于所述衬底一侧的阴极；
位于所述衬底背离所述阴极一侧的外延层；
位于所述外延层表面的阳极；
所述外延层的掺杂浓度由所述阳极边界至所述衬底边界逐渐增高。
相应的，本发明实施例还提供了一种碳化硅肖特基二极管的制备方法，包括：
提供第一掺杂类型的碳化硅衬底；
在所述衬底一侧生长外延层，所述外延层的掺杂浓度由所述衬底边界至所述外延层表面逐渐降低；
在所述外延层表面形成所述二极管的阳极；
在所述衬底背离所述外延层一侧形成所述二极管的阴极。
本发明实施例提供的一种碳化硅肖特基二极管及其制备方法，其中，所述二极管的外延层的掺杂浓度由所述阳极边界至所述衬底边界逐渐增高。对于所述二极管的外延层来讲，高掺杂浓度有利于降低所述二极管的导通电阻，低掺杂浓度有利于提升所述二极管的耐压能力。而发明人研究发现，当碳化硅肖特基二极管处于反偏状态时，由于反向电压的存在使得其外延层产生内建电场，所述内建电场强度由所述二极管的阳极边界至所述衬底边界逐渐减弱。因此将所述外延层的掺杂浓度由所述阳极边界至所述衬底边界逐渐升高可以在保持所述二极管的耐压能力不变的前提下，降低其正向导通电阻，进而降低其导通压降和总体功耗。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种碳化硅肖特基二极管，如图1所示，包括：
第一掺杂类型碳化硅衬底100；
位于所述衬底100一侧的阴极400；
位于所述衬底100背离所述阴极400一侧的外延层200；
位于所述外延层200表面的阳极300；
所述外延层200的掺杂浓度由所述阳极300边界至所述衬底100边界逐渐增高。
需要说明的是，在本实施例中，所述衬底100为4H-碳化硅衬底100。在本发明的其他实施例中，所述衬底100的晶形包括但不限于4H、6H、3C。本发明对此并不做限定，具体视实际情况而定。
还需要说明的是，在本实施例中，所述衬底100的电导率的取值范围为10毫欧·厘米-30毫欧·厘米，包括端点值。所述衬底100的厚度的取值范围为200微米-500微米，包括端点值。但本发明对所述衬底100的电导率和厚度的取值范围和具体取值并不做限定，具体视实际情况而定。
在本实施例中，所述阳极300由金属形成，形成所述阳极300的金属包括但不限于钛、镍、金、银。本发明对形成所述阳极300的金属种类并不做限定，只要金属的功函数大于所述衬底100的功函数即可，具体视实际情况而定。
在本实施例中，所述阴极400由金属形成，形成所述阴极400的金属包括但不限于镍。本发明对形成所述阴极400的金属种类并不做限定，只要能够与所述衬底100形成欧姆接触即可，具体视实际情况而定。
在上述实施例的基础上，在本发明的一个实施例中，所述外延层200的掺杂浓度的分布方式为线性分布或余误差分布或高斯分布。本发明对所述外延层200的掺杂浓度的分布方式并不做限定，只要能够使所述外延层200的掺杂浓度由所述阳极300边界至所述衬底100边界逐渐增高即可，具体视实际情况而定。需要说明的是，由于线性分布、余误差分布和高斯分布的形式已为本领域技术人员所熟知，本发明在此不做赘述。
还需要说明的是，对于碳化硅肖特基二极管，外延层200的电阻是器件导通电阻的重要组成部分，因此减小所述外延层200的电阻是减小器件导通电阻的关键。所述外延层200的电导率的计算公式为：
σ＝nqμn； (1)
其中n为载流子浓度，即所述外延层200的掺杂浓度，μn为载流子迁移率；
所述外延层200的电阻的计算公式为：
R＝d/σS； (2)
其中，d为所述外延层200的厚度，σ为所述外延层200的电导率，S为器件的导通面积；结合公式(1)和公式(2)可以看出，所述二极管外延层200的电阻与其掺杂浓度呈反比，即外延层200的掺杂浓度越高，其电阻越小；而发明人研究发现，当碳化硅肖特基二极管处于反偏状态时，由于反向电压的存在使得其外延层200产生内建电场，所述内建电场强度由所述二极管的阳极300边界至所述衬底100边界逐渐减弱。因此将所述外延层200的掺杂浓度由所述阳极300边界至所述衬底100边界逐渐升高可以在保持所述二极管的耐压能力不变的前提下，降低其正向导通电阻，进而降低其导通压降和总体功耗。
在上述实施例的基础上，在本发明的一个优选实施例中，如图2所示，所述二极管还包括：
位于所述外延层200表面内部的多个第二掺杂类型的结区500。
以1700V的碳化硅肖特基二极管为例，所述结区500的深度为0.2μm，掺杂浓度大于5E18cm-3。本发明对此并不做限定，具体视实际情况而定。
需要说明的是，在引入所述结区500之前的所述二极管单纯利用肖特基势垒实现二极管的整流特性，在低电流、低电压下具有良好的整流特性。但是肖特基势垒的电压阻挡层宽度一般为数个纳米，随着反向电压的增加，容易发生隧穿效应而限制二极管的性能。所述结区500的引入可以使得所述二极管在正向电压以及较小的反向电压下利用肖特基势垒，在较高的反向电压下利用在横向相互连接的PN结耗尽区作为决定反向击穿电压的势垒阻挡层，预防隧穿效应的发生。
在上述实施例的基础上，在本发明的另一个实施例中，所述第一掺杂类型为N型，第二掺杂类型为P型；但在本发明的其他实施例中，所述第一掺杂类型为P型，第二掺杂类型为N型。本发明对此并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本发明的另一个优选实施例中，所述二极管还包括：
位于所述外延层200表面内部、所述多个结区500两侧的结终端保护区。
需要说明的是，所述结终端保护区的掺杂类型与所述衬底100的掺杂类型不同。
还需要说明的是，当所述二极管的反向电压增大时，电场倾向于在所述二极管肖特基接触的***附近构建。当电场增大时，反向漏电流增大，反向击穿电压减小，并且当超过击穿电压时控制雪崩电流的能力减小。而所述结终端保护区引入的目的是降低所述二极管阳极300边缘的电场集中效应，从而解决上述问题。在本实施例中，所述结终端保护区的掺杂浓度由靠近所述结区500一端向背离所述结区500一端逐渐降低。但本发明对所述结终端保护区的具体形式不做限定，其可以为场板和保护环结合的形式，也可以为其他形式，具体视实际情况而定。
在上述实施例的基础上，在本发明的又一个实施例中，所述二极管还包括：
位于所述外延层200表面、覆盖所述结终端保护区的终端钝化层。
需要说明的是，所述终端钝化层只要覆盖了所述终端保护区即可，本发明对所述终端钝化层的具体覆盖区域并不做限定，具体视实际情况而定。所述终端钝化层对所述外延层200表面的覆盖使得所述结区500不受外界水氧与杂质的影响，为所述多个结区500提供性能保护；同时由于所述终端钝化层的介电常数高于空气，因此一定厚度的终端钝化层可以提升所述结区500与所述阳极300之间的耐压能力。
在上述实施例的基础上，在本发明的再一个实施例中，所述终端钝化层为二氧化硅层或氮化硅层，但本发明对所述终端钝化层的具体形成材料并不做限定，具体视实际情况而定。
需要说明的是，在本实施例中，所述二氧化硅层通过等离子体增强气相沉积法形成，其厚度为1μm。但本发明对所述二氧化硅层的形成方法和具体厚度并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本发明的一个具体实施例中，所述外延层200的厚度的取值范围为14μm-18μm，包括端点值。本发明对所述外延层200厚度的具体取值并不做限定，具体视实际情况而定。
需要说明的是，以1700V等级的碳化硅肖特基二极管为例，所述外延层200阳极300边界处的掺杂浓度的取值范围为3E15cm-3-8E15cm-3，包括端点值。所述外延层200衬底100边界处的掺杂浓度的取值范围为8E15cm-3-2E16cm-3，包括端点值。但本发明对此并不做限定，具体由所述外延层200的厚度和制作工艺决定。
在上述实施例的基础上，在本发明的又一个优选实施例中，所述二极管还包括：
位于所述阳极300背离所述外延层200一侧的阳极优化层。
所述阳极优化层由金属形成，通过增加阳极300的厚度实现降低所述二极管肖特基接触的电学接触电阻。
在本实施例中，所述阳极优化层为铝金属层，其厚度为4μm。本发明对所述阳极优化层的具体形成材料和厚度并不做限定，具体视实际情况而定。
综上所述，本发明实施例提供了一种碳化硅肖特基二极管，所述二极管的外延层200的掺杂浓度由所述阳极300边界至所述衬底100边界逐渐增高。对于所述二极管的外延层200来讲，高掺杂浓度有利于降低所述二极管的导通电阻，低掺杂浓度有利于提升所述二极管的耐压能力。而发明人研究发现，当碳化硅肖特基二极管处于反偏状态时，由于反向电压的存在使得其外延层200产生内建电场，所述内建电场强度由所述二极管的阳极300边界至所述衬底100边界逐渐减弱。因此将所述外延层200的掺杂浓度由所述阳极300边界至所述衬底100边界逐渐升高可以在保持所述二极管的耐压能力不变的前提下，降低其正向导通电阻，进而降低其导通压降和总体功耗。
相应的，本发明实施例还提供了一种碳化硅肖特基二极管的制备方法，如图3所示，包括：
S101：提供第一掺杂类型的碳化硅衬底100。
需要说明的是，在实施例中，所述衬底100为4H-碳化硅衬底100。在本发明的其他实施例中，所述衬底100的晶形包括但不限于4H、6H、3C。本发明对此并不做限定，具体视实际情况而定。
还需要说明的是，在本实施例中，所述衬底100的电导率的取值范围为10毫欧·厘米-30毫欧·厘米，包括端点值。所述衬底100的厚度的取值范围为200微米-500微米，包括端点值。但本发明对所述衬底100的电导率和厚度的取值范围和具体取值并不做限定，具体视实际情况而定。
S102：在所述衬底100一侧生长外延层200，所述外延层200的掺杂浓度由所述衬底100边界至所述外延层200表面逐渐降低。
需要说明的是，所述外延层200利用外延生长技术生长，所述外延生长技术包括但不限于气相外延生长技术和分子束外延生长技术。本发明对此并不做限定，具体视实际情况而定。
还需要说明的是，在本实施例中，所述外延层200的掺杂与外延生长同时进行。在本发明的其他实施例中，所述外延层200的掺杂在所述外延层200的外延生长结束后通过粒子注入的方式完成。本发明对此并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本发明的一个具体实施例中，所述外延层200的掺杂浓度的分布方式为线性分布或余误差分布或高斯分布。本发明对所述外延层200的掺杂浓度的分布方式并不做限定，只要能够使所述外延层200的掺杂浓度由所述衬底100边界至所述外延层200表面逐渐降低即可，具体视实际情况而定。需要说明的是，由于线性分布、余误差分布和高斯分布的形式已为本领域技术人员所熟知，本发明在此不做赘述。
还需要说明的是，对于碳化硅肖特基二极管，外延层200的电阻是器件导通电阻的重要组成部分，因此减小所述外延层200的电阻是减小器件导通电阻的关键。所述外延层200的电导率的计算公式为：
σ＝nqμn； (1)
其中n为载流子浓度，即所述外延层200的掺杂浓度，μn为载流子迁移率；
所述外延层200的电阻的计算公式为：
R＝d/σS； (2)
其中，d为所述外延层200的厚度，σ为所述外延层200的电导率，S为器件的导通面积；结合公式(1)和公式(2)可以看出，所述二极管外延层200的电阻与其掺杂浓度呈反比，即外延层200的掺杂浓度越高，其电阻越小；而发明人研究发现，当碳化硅肖特基二极管处于反偏状态时，由于反向电压的存在使得其外延层200产生内建电场，所述内建电场强度由所述二极管的阳极300边界至所述衬底100边界逐渐减弱。因此将所述外延层200的掺杂浓度由所述阳极300边界至所述衬底100边界逐渐升高可以在保持所述二极管的耐压能力不变的前提下，降低其正向导通电阻，进而降低其导通压降和总体功耗。
在上述实施例的基础上，在本发明的另一个具体实施例中，所述外延层200的厚度的取值范围为14μm-18μm，包括端点值。本发明对所述外延层200厚度的具体取值并不做限定，具体视实际情况而定。
需要说明的是，以1700V等级的碳化硅肖特基二极管为例，所述外延层200阳极300边界处的掺杂浓度的取值范围为3E15cm-3-8E15cm-3，包括端点值。所述外延层200衬底100边界处的掺杂浓度的取值范围为8E15cm-3-2E16cm-3，包括端点值。但本发明对此并不做限定，具体由所述外延层200的厚度和制作工艺决定。
S103：在所述外延层200表面形成所述二极管的阳极300。
在本实施例中，所述阳极300由金属形成，形成所述阳极300的金属包括但不限于钛、镍、金、银。本发明对形成所述阳极300的金属种类并不做限定，只要金属的功函数大于所述衬底100的功函数即可，具体视实际情况而定。
需要说明的是，在本实施例中，所述阳极300通过磁控溅射工艺或热蒸发工艺形成，本发明对其具体形成工艺并不做限定，具体视实际情况而定。
S104：在所述衬底100背离所述外延层200一侧形成所述二极管的阴极400。
在本实施例中，所述阴极400由金属形成，形成所述阴极400的金属包括但不限于镍。本发明对形成所述阴极400的金属种类并不做限定，只要能够与所述衬底100形成欧姆接触即可，具体视实际情况而定。
需要说明的是，在本实施例中，所述阴极400通过磁控溅射工艺或热蒸发工艺形成，本发明对其具体形成工艺并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本发明的一个优选实施例中，在所述衬底100一侧生长外延层200之后，在所述外延层200表面形成所述二极管的阳极300之前还包括：
在所述外延层200表面注入第二掺杂类型的粒子，在其表面内部形成多个结区500。
以1700V的碳化硅肖特基二极管为例，所述结区500的深度为0.2μm，掺杂浓度大于5E18cm-3。本发明对此并不做限定，具体视实际情况而定。
需要说明的是，所述结区500通过粒子注入工艺实现，本发明对此并不做限定，具体视实际情况而定。在引入所述结区500之前的所述二极管单纯利用肖特基势垒实现二极管的整流特性，在低电流、低电压下具有良好的整流特性。但是肖特基势垒的电压阻挡层宽度一般为数个纳米，随着反向电压的增加，容易发生隧穿效应而限制二极管的性能。所述结区500的引入可以使得所述二极管在正向电压以及较小的反向电压下利用肖特基势垒，在较高的反向电压下利用在横向相互连接的PN结耗尽区作为决定反向击穿电压的势垒阻挡层，预防隧穿效应的发生。
在上述实施例的基础上，在本发明的另一个实施例中，所述第一掺杂类型为N型，第二掺杂类型为P型；但在本发明的其他实施例中，所述第一掺杂类型为P型，第二掺杂类型为N型。本发明对此并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本发明的一个优选实施例中，在所述衬底一侧生长外延层之后，在所述外延层表面形成所述二极管的阳极之前还包括：
在所述外延层200表面注入第二掺杂类型的粒子，在其表面内部形成位于所述多个结区500两侧的结终端保护区。
需要说明的是，当所述二极管的反向电压增大时，电场倾向于在所述二极管肖特基接触的***附近构建。当电场增大时，反向漏电流增大，反向击穿电压减小，并且当超过击穿电压时控制雪崩电流的能力减小。而所述结终端保护区引入的目的是降低所述二极管阳极300边缘的电场集中效应，从而解决上述问题。在本实施例中，所述结终端保护区的掺杂浓度由靠近所述结区500一端向背离所述结区500一端逐渐降低。但本发明对所述结终端保护区的具体形式不做限定，其可以为场板和保护环结合的形式，也可以为其他形式，具体视实际情况而定。
在上述实施例的基础上，在本发明的另一个优选实施例中，在所述外延层200表面注入第二掺杂类型的粒子，在其表面内部形成位于所述多个结区500两侧的结终端保护区之后，在所述外延层200表面形成二极管的阳极300之前还包括：
在所述外延层200表面形成终端钝化层；
所述终端钝化层覆盖所述结终端保护区。
需要说明的是，所述终端钝化层只要覆盖了所述结终端保护区即可，本发明对所述终端钝化层的具体覆盖区域并不做限定，具体视实际情况而定。所述终端钝化层对所述外延层200表面的覆盖使得所述结区500不受外界水氧与杂质的影响，为所述多个结区500提供性能保护；同时由于所述终端钝化层的介电常数高于空气，因此一定厚度的终端钝化层可以提升所述结区500与所述阳极300之间的耐压能力。
在上述实施例的基础上，在本发明的再一个实施例中，所述终端钝化层为二氧化硅层或氮化硅层，但本发明对所述终端钝化层的具体形成材料并不做限定，具体视实际情况而定。
需要说明的是，在本实施例中，所述二氧化硅层通过等离子体增强气相沉积法形成，其厚度为1μm。但本发明对所述二氧化硅层的形成方法和具体厚度并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本发明的再一个优选实施例中，在所述外延层200表面形成所述二极管的阳极300之后还包括：
在所述阳极300表面形成阳极优化层。
所述阳极优化层由金属形成，通过增加阳极300的厚度实现降低所述二极管肖特基接触的电学接触电阻。
在本实施例中，所述阳极优化层为铝金属层，其厚度为4μm。本发明对所述阳极优化层的具体形成材料和厚度并不做限定，具体视实际情况而定。
在上述实施例的基础上，本发明的一个具体优选实施例提供了一种1700V等级的碳化硅肖特基二极管的制备方法，如图4所示，包括：
S201：提供N型碳化硅衬底100；
S202：利用气相外延生长在所述衬底100表面生长厚度为14μm的外延层200，所述外延层200的掺杂浓度由所述衬底100边界至所述外延层200表面逐渐降低，步骤S202完成后的器件剖面结构图如图5所示；
S203：在所述外延层200表面注入P型粒子，形成所述结区500和结终端保护区，步骤S203完成后的器件剖面结构图如图6所示，图6中所示标号600为所述结终端保护区；
S204：在所述衬底100背离所述外延层200一侧利用磁控溅射法溅射金属镍，形成所述二极管的阴极400，步骤S204完成后的器件剖面结构图如图7所示；
S205：在所述外延层200表面利用等离子增强化学气相沉积法生长1μm二氧化硅层，并对其进行湿法刻蚀，形成所述终端钝化层，所述终端钝化层覆盖所述结终端保护区，步骤S205完成后的器件剖面结构图如图8所示；
S206：利用磁控溅射法在所述外延层200表面溅射钛金属膜，形成所述阳极300，步骤S207完成后的器件剖面结构图如图9所示；
S207：利用磁控溅射法在所述阳极300表面溅射一层4μm厚的铝金属层，形成所述阳极优化层。
综上所述，本发明实施例提供了一种碳化硅肖特基二极管及其制备方法，其中，所述二极管的外延层200的掺杂浓度由所述阳极300边界至所述衬底100边界逐渐增高。对于所述二极管的外延层200来讲，高掺杂浓度有利于降低所述二极管的导通电阻，低掺杂浓度有利于提升所述二极管的耐压能力。而发明人研究发现，当碳化硅肖特基二极管处于反偏状态时，由于反向电压的存在使得其外延层200产生内建电场，所述内建电场强度由所述二极管的阳极300边界至所述衬底100边界逐渐减弱。因此将所述外延层200的掺杂浓度由所述阳极300边界至所述衬底100边界逐渐升高可以在保持所述二极管的耐压能力不变的前提下，降低其正向导通电阻，进而降低其导通压降和总体功耗。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (12)
1.一种碳化硅肖特基二极管，其特征在于，包括：
第一掺杂类型碳化硅衬底；
位于所述衬底一侧的阴极；
位于所述衬底背离所述阴极一侧的外延层；
位于所述外延层表面的阳极；
所述外延层的掺杂浓度由所述阳极边界至所述衬底边界逐渐增高。
2.根据权利要求1所述的二极管，其特征在于，所述外延层的掺杂浓度的分布方式为线性分布或余误差分布或高斯分布。
3.根据权利要求1所述的二极管，其特征在于，所述二极管还包括：
位于所述外延层表面内部的多个第二掺杂类型的结区。
4.根据权利要求3所述的二极管，其特征在于，所述二极管还包括：
位于所述外延层表面内部、所述多个结区两侧的结终端保护区。
5.根据权利要求4所述的二极管，其特征在于，所述二极管还包括：
位于所述外延层表面、覆盖所述结终端保护区的终端钝化层。
6.根据权利要求5所述的二极管，其特征在于，所述终端钝化层为二氧化硅层或氮化硅层。
7.一种碳化硅肖特基二极管的制备方法，其特征在于，包括：
提供第一掺杂类型的碳化硅衬底；
在所述衬底一侧生长外延层，所述外延层的掺杂浓度由所述衬底边界至所述外延层表面逐渐降低；
在所述外延层表面形成所述二极管的阳极；
在所述衬底背离所述外延层一侧形成所述二极管的阴极。
8.根据权利要求7所述的制备方法，其特征在于，在所述衬底一侧生长外延层之后，在所述外延层表面形成所述二极管的阳极之前还包括：
在所述外延层表面注入第二掺杂类型的粒子，在其表面内部形成多个结区。
9.根据权利要求8所述的制备方法，其特征在于，在所述衬底一侧生长外延层之后，在所述外延层表面形成所述二极管的阳极之前还包括：
在所述外延层表面注入第二掺杂类型的粒子，在其表面内部形成位于所述多个结区两侧的结终端保护区。
10.根据权利要求9所述的制备方法，其特征在于，在所述外延层表面注入第二掺杂类型的粒子，在其表面内部形成位于所述多个结区两侧的结终端保护区之后，在所述外延层表面形成所述二极管的阳极之前还包括：
在所述外延层表面形成终端钝化层；
所述终端钝化层覆盖所述结终端保护区。
11.根据权利要求8-10任一项所述的制备方法，其特征在于，在所述外延层表面形成所述二极管的阳极之后还包括：
在所述阳极表面形成阳极优化层。
12.根据权利要求11所述的制备方法，其特征在于，所述阳极优化层为铝金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510737969.1A CN105226104B (zh) | 2015-11-03 | 2015-11-03 | 一种碳化硅肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510737969.1A CN105226104B (zh) | 2015-11-03 | 2015-11-03 | 一种碳化硅肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105226104A CN105226104A (zh) | 2016-01-06 |
| CN105226104B true CN105226104B (zh) | 2018-11-30 |
Family
ID=54994942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510737969.1A Active CN105226104B (zh) | 2015-11-03 | 2015-11-03 | 一种碳化硅肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105226104B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449775A (zh) * | 2016-10-31 | 2017-02-22 | 复旦大学 | 一种GaN基混合PIN肖特基二极管及其制备方法 |
| CN108565294B (zh) * | 2017-11-20 | 2021-01-19 | 中国电子科技集团公司第五十五研究所 | 一种外延层变掺杂浓度的碳化硅二极管及其制备方法 |
| CN112713199B (zh) * | 2019-10-25 | 2022-10-11 | 株洲中车时代电气股份有限公司 | 碳化硅肖特基二极管及其制备方法 |
| CN117219679B (zh) * | 2023-08-30 | 2024-05-07 | 海信家电集团股份有限公司 | 肖特基二极管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003249664A (ja) * | 2002-02-22 | 2003-09-05 | Seiko Instruments Inc | ショットキーバリアダイオード |
| CN102832248A (zh) * | 2012-09-10 | 2012-12-19 | 西安电子科技大学 | 基于半超结的碳化硅mosfet及制作方法 |
| CN102842612A (zh) * | 2012-09-11 | 2012-12-26 | 电子科技大学 | 具有埋岛结构的绝缘栅双极型晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4356767B2 (ja) * | 2007-05-10 | 2009-11-04 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| JP2009130266A (ja) * | 2007-11-27 | 2009-06-11 | Toshiba Corp | 半導体基板および半導体装置、半導体装置の製造方法 |
-
2015
- 2015-11-03 CN CN201510737969.1A patent/CN105226104B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003249664A (ja) * | 2002-02-22 | 2003-09-05 | Seiko Instruments Inc | ショットキーバリアダイオード |
| CN102832248A (zh) * | 2012-09-10 | 2012-12-19 | 西安电子科技大学 | 基于半超结的碳化硅mosfet及制作方法 |
| CN102842612A (zh) * | 2012-09-11 | 2012-12-26 | 电子科技大学 | 具有埋岛结构的绝缘栅双极型晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105226104A (zh) | 2016-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| CN109075214A (zh) | 沟槽mos型肖特基二极管 | |
| CN102544114B (zh) | 一种积累型槽栅二极管 | |
| US10181532B2 (en) | Low loss electronic devices having increased doping for reduced resistance and methods of forming the same | |
| CN105226104B (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN109742136A (zh) | 一种肖特基二极管结构及其制造方法 | |
| CN102593154B (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| CN108346688A (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN105405895A (zh) | 一种低存储电荷快恢复二极管芯片 | |
| CN110459598A (zh) | 一种超结mos型功率半导体器件及其制备方法 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN105590965B (zh) | 一种开启电压可调的平面型金属氧化物半导体二极管 | |
| CN108231911A (zh) | 基于渐变漂移区的耐高压GaN基JBS二极管及其制作方法 | |
| Ni et al. | SiC trench MOSFET with an integrated low von unipolar heterojunction diode | |
| KR101669987B1 (ko) | 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법 | |
| CN107393970B (zh) | 一种碳化硅结势垒二极管 | |
| WO2015064999A1 (ko) | 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드 | |
| CN111180528A (zh) | 一种SiC肖特基二极管三阶斜台面结终端结构 | |
| JP6816278B2 (ja) | フローティングフィールドリング終端を有するパワー半導体装置 | |
| WO2013119548A1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| CN108695396A (zh) | 一种二极管及其制作方法 | |
| CN112242449B (zh) | 一种基于SiC衬底沟槽型MPS二极管元胞结构 | |
| CN108735823A (zh) | 一种二极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201013 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |