CN110212023B - 一种能够减小反向漏电流的结型势垒肖特基二极管 - Google Patents
一种能够减小反向漏电流的结型势垒肖特基二极管 Download PDFInfo
- Publication number
- CN110212023B CN110212023B CN201910459143.1A CN201910459143A CN110212023B CN 110212023 B CN110212023 B CN 110212023B CN 201910459143 A CN201910459143 A CN 201910459143A CN 110212023 B CN110212023 B CN 110212023B
- Authority
- CN
- China
- Prior art keywords
- schottky diode
- center
- barrier schottky
- type ion
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 82
- 238000005468 ion implantation Methods 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 9
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种能够减小反向漏电流的结型势垒肖特基二极管，包括N+衬底层；N‑外延层；若干P型离子注入区，每个P型离子注入区表面的中心位置均设置有一沟槽，且沟槽的深度从结型势垒肖特基二极管的中心至边缘逐渐增大；两个二氧化硅隔离层；第一金属层，相邻两个P型离子注入区之间的N‑外延层与第一金属层形成第一肖特基接触区，且第一肖特基接触区的面积从结型势垒肖特基二极管的中心至边缘逐渐增大；第二金属层。本发明的结型势垒肖特基二极管能够保证反向漏电流和正向导通电阻没有退化的前提下，减小结型势垒肖特基二极管中心与边缘的温度差，有效抑制了局部电迁移现象的发生，且减小了结型势垒肖特基二极管的反向漏电流。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种能够减小反向漏电流的结型势垒肖特基二极管。
背景技术
宽带隙半导体材料碳化硅具有较大的禁带宽度，较高的临界击穿电场，高热导率和高电子饱和漂移速度等优良物理和化学特性，适合制作高温，高压，大功率，抗辐照的半导体器件。在功率电子领域中，JBS(Junction barrier schottky diode，结型势垒肖特基二极管)二极管已被广泛应用，其具有良好正向导通特性，反向漏电流小等特点。
相比于传统的结型势垒肖特基二极管，槽型结型势垒肖特基二极管(TJBS，TrenchJunction barrier schottky diode)由于减小了肖特基区的电场，所以二极管漏电流明显减小。
但由于TJBS二极管不同位置所接触的封装面积不同，导致TJBS二极管不同位置的散热条件不同，最终导致TJBS二极管中心温度大于TJBS二极管周围温度。这个温度差会导致TJBS二极管不同位置载流子迁移率不同，电流分布不均匀，TJBS二极管出现局部电迁移现象，影响器件可靠性。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种能够减小反向漏电流的结型势垒肖特基二极管。本发明要解决的技术问题通过以下技术方案实现：
一种能够减小反向漏电流的结型势垒肖特基二极管，包括：
N+衬底层；
N-外延层，位于所述N+衬底层上；
若干P型离子注入区，位于所述N-外延层内表面，每个所述P型离子注入区表面的中心位置均设置有一沟槽，且所述沟槽的深度从所述结型势垒肖特基二极管的中心至边缘至逐渐增大；
两个二氧化硅隔离层，分别位于所述N-外延层两端的表面；
第一金属层，位于所述N-外延层、所述P型离子注入区和所述二氧化硅隔离层上，相邻两个所述P型离子注入区之间的N-外延层与所述第一金属层形成第一肖特基接触区，且第一肖特基接触区的面积从所述结型势垒肖特基二极管的中心至边缘逐渐增大；
第二金属层，位于所述第一金属层上。
在本发明的一个实施例中，所述沟槽的深度从所述结型势垒肖特基二极管的中心至边缘逐个依次增大。
在本发明的一个实施例中，所述沟槽的深度从所述结型势垒肖特基二极管的中心至边缘每隔m个所述沟槽增大一次，其中，m为大于等于2的整数。
在本发明的一个实施例中，所述P型离子注入区的整体深度从所述结型势垒肖特基二极管的中心至边缘逐个依次增大。
在本发明的一个实施例中，所述P型离子注入区的整体深度从所述结型势垒肖特基二极管的中心至边缘每隔p个所述P型离子注入区增大一次，其中，p为大于等于2的整数。
在本发明的一个实施例中，所述第一肖特基接触区的面积从所述结型势垒肖特基二极管的中心至边缘逐个依次增大。
在本发明的一个实施例中，所述第一肖特基接触区的面积从所述结型势垒肖特基二极管的中心至边缘每隔n个所述第一肖特基接触区增大一次，其中，n为大于等于2的整数。
在本发明的一个实施例中，所述P型离子注入区的表面与所述第一金属层的表面形成第二肖特基接触区或欧姆接触区。
在本发明的一个实施例中，所有所述P型离子注入区的深度和宽度均对应相等。
在本发明的一个实施例中，所有所述沟槽的宽度均相等。
本发明的有益效果：
本发明的结型势垒肖特基二极管的第一肖特基接触区的面积从中心到边缘逐渐增大、沟槽的深度逐渐增大、同时P型离子注入区的整体深度逐渐增大，能够保证反向漏电流和正向导通电阻没有退化的前提下，减小了结型势垒肖特基二极管中心与边缘的温度差，有效抑制了局部电迁移现象的发生，且减小了结型势垒肖特基二极管的反向漏电流，从而提高了结型势垒肖特基二极管的可靠性。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种能够减小反向漏电流的结型势垒肖特基二极管的结构示意图；
图2是本发明实施例提供的另一种能够减小反向漏电流的结型势垒肖特基二极管的结构示意图；
图3是本发明实施例提供的又一种能够减小反向漏电流的结型势垒肖特基二极管的结构示意图；
图4是本发明实施例提供的一种能够减小反向漏电流的结型势垒肖特基二极管的俯视图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种能够减小反向漏电流的结型势垒肖特基二极管的结构示意图。本发明实施例提供一种能够减小反向漏电流的结型势垒肖特基二极管，该结型势垒肖特基二极管包括：N+衬底层1、N-外延层2、若干P型离子注入区3、两个二氧化硅隔离层5、第一金属层6和第二金属层8。
具体地，所述N+衬底层1是高掺杂的n型碳化硅，所述n型碳化硅是磷材料与碳化硅材料的掺杂，其磷材料的掺杂浓度为≥1×1019/cm-3。
优选地，所述n型碳化硅的厚度为200μm-500μm。
进一步地，在所述高掺杂的n型碳化硅下表面生长一层第一金属后形成欧姆接触区，再在第一金属下表面生长一层第二金属，之后在第二金属的表面用导线引出来后形成阴极。
进一步地，所述第一金属为金属Ni，其厚度为50-100nm；
进一步地，所述第二金属为Ti/Ni/Ag的金属依次堆叠形成，其厚度为2-5μm。
优选地，所述导线可以是金属铜或者铝。
进一步地，用所述铜或者铝导线从所述第二金属的表面Ag层引出来后形成所述阴极。
具体地，N-外延层2，位于所述N+衬底层1上；
进一步地，所述N-外延层2是磷材料与碳化硅材料的掺杂，其中，磷材料的掺杂浓度根据所需结型势垒肖特基二极管的击穿电压确定，例如：所述结型势垒肖特基二极管的击穿电压为1200V时，所述磷掺杂浓度为1×1015/cm-3。
进一步地，所述N-外延层2的厚度根据所需肖特基二极管的击穿电压确定，例如：所述肖特基二极管的击穿电压为1200V时，所述N-外延层2的厚度为10μm。
具体地，若干P型离子注入区3，位于所述N-外延层2内表面，且若干P型离子注入区3沿N-外延层2的中心对称设置，每个所述P型离子注入区3表面的中心位置均设置有一沟槽4，且若干沟槽4沿N-外延层2的中心对称设置，且所述沟槽4的深度Dp从所述结型势垒肖特基二极管的中心至边缘逐渐增大，同时P型离子注入区3的整体深度Dq从结型势垒肖特基二极管的中心至边缘逐渐增大，且每个沟槽4的底端至对应的所述P型离子注入区3的底端的距离Ds均相等；
进一步地，所述沟槽4的深度Dp从所述结型势垒肖特基二极管的中心至边缘逐个依次增大。例如，请参见图2，该结型势垒肖特基二极管设置有10个P型离子注入区3，对应有10个沟槽4，并将沟槽4从结型势垒肖特基二极管的左侧至右侧的深度分别记为DP1-DP10，其中，所述沟槽4的深度关系为：DP1>DP2>DP3>DP4>DP5＝DP6<DP7<DP8<DP9<DP10，即所述沟槽4的深度从所述结型势垒肖特基二极管的中心到边缘逐个依次增大。
进一步地，所述沟槽4的深度从所述结型势垒肖特基二极管的中心至边缘每隔m个所述沟槽4增大一次，其中，m为大于等于2的整数。例如，该结型势垒肖特基二极管设置有10个P型离子注入区3，对应有10个沟槽4，且m取值为2，并将沟槽4从结型势垒肖特基二极管的左侧至右侧的深度分别记为DP1-DP10，其中，所述沟槽4的深度关系为：DP1＝DP2>DP3＝DP4>DP5＝DP6<DP7＝DP8<DP9＝DP10，即所述沟槽4的深度Dp从所述结型势垒肖特基二极管的中心到边缘每隔2个沟槽4增大一次。本发明的实施方式不限于此，m也可以取值为3、4或5等，只要满足沟槽4的深度Dp是从器件中心到器件边缘增大即可。
进一步地，所述P型离子注入区3的整体深度Dq从所述结型势垒肖特基二极管的中心至边缘逐个依次增大。例如，请参见图3，该结型势垒肖特基二极管设置有10个P型离子注入区3，并将P型离子注入区3从结型势垒肖特基二极管的左侧至右侧的整体深度分别记为Dq1-Dq10，其中，所述沟槽4的深度关系为：Dq1>Dq2>Dq3>Dq4>Dq5＝Dq6<Dq7<Dq8<Dq9<Dq10，即所述沟槽4的深度从所述结型势垒肖特基二极管的中心到边缘逐个依次增大。
进一步地，所述P型离子注入区3的整体深度Dq从所述结型势垒肖特基二极管的中心至边缘每隔p个所述P型离子注入区3增大一次，其中，p为大于等于2的整数。例如，该结型势垒肖特基二极管设置有10个P型离子注入区3，且p取值为2，并将P型离子注入区3从结型势垒肖特基二极管的左侧至右侧的整体深度分别记为Dq1-Dq10，其中，P型离子注入区3的整体深度关系为：Dq1＝Dq2>Dq3＝Dq4>Dq5＝Dq6<Dq7＝Dq8<Dq9＝Dq10，即所述P型离子注入区3的整体深度Dq从所述结型势垒肖特基二极管的中心到边缘每隔2个P型离子注入区3增大一次。本发明的实施方式不限于此，m也可以取值为3、4或5等，只要满足P型离子注入区3的整体深度Dq是从器件中心到器件边缘增大即可。
优选地，所有所述沟槽4的宽度DG均相等，且其宽度DG≤5μm，优选地，所述沟槽4的宽度DG为2.5μm。
优选地，所述沟槽4的深度Dp≥1μm，所述沟槽4的结深即所述沟槽4的深度Dp。
优选地，所述P型离子注入区3的整体深度Dq≥2.5μm。
优选地，所有所述P型离子注入区3的宽度DE相等，且其宽度DE≤6.2μm。
优选地，请参见图4，所述P型离子注入区3的注入形状包括：长方形和正方形。
具体地，两个二氧化硅隔离层5，分别位于所述N-外延层2两端的表面；
优选地，所述二氧化硅隔离层5的厚度为200-500nm。
具体地，第一金属层6，位于所述N-外延层2、所述P型离子注入区3和所述二氧化硅隔离层5上，相邻两个所述P型离子注入区3之间的N-外延层2与所述第一金属层6形成第一肖特基接触区7，且第一肖特基接触区7的面积从所述结型势垒肖特基二极管的中心至边缘逐渐增大；
进一步地，所述第一肖特基接触区7的面积从所述结型势垒肖特基二极管的中心至边缘逐个依次增大。例如，请再次参见图2，该结型势垒肖特基二极管设置有10个P型离子注入区3，并将第一肖特基接触区7的面积从结型势垒肖特基二极管的左侧至右侧分别记为WS1-WS9，其中，第一肖特基接触区7的面积关系为：WS1>WS2>WS3>WS4>WS5<WS6<WS7<WS8<WS9，即第一肖特基接触区7的面积从所述结型势垒肖特基二极管的中心至边缘逐个依次增大。
进一步地，所述第一肖特基接触区7的面积从所述结型势垒肖特基二极管的中心至边缘每隔n个所述第一肖特基接触区7增大一次，其中，n为大于等于2的整数。例如，该结型势垒肖特基二极管设置有10个P型离子注入区3，且n取值为2，并将第一肖特基接触区7的面积从结型势垒肖特基二极管的左侧至右侧分别记为WS1-WS9，其中，所述第一肖特基接触区7的面积关系为：WS1＝WS2>WS3＝WS4>WS5<WS6＝WS7<WS8＝WS9，即所述第一肖特基接触区7的面积从所述结型势垒肖特基二极管的中心至边缘每隔2个所述第一肖特基接触区7增大一次。本发明的实施方式不限于此，n也可以取值为3、4或5等，只要满足第一肖特基接触区7的面积是从器件中心到器件边缘增大即可。
优选地，所述第一金属层6为金属Ti，其厚度为50-100nm。
所述P型离子注入区3的表面与所述第一金属层6的表面形成第二肖特基接触区或欧姆接触区。
具体地，第二金属层8，位于所述第一金属层6上。
优选地，所述第二金属层为金属Al或者Ag，其厚度为2-5μm。
本实施例将结型势垒肖特基二极管的第一肖特基接触区的面积从所述结型势垒肖特基二极管的中心至边缘设置成逐渐增大，在保证反向漏电流和正向导通电阻没有退化的前提下，减小了结型势垒肖特基二极管的温度差，有效抑制了局部电迁移现象的发生。
本实施例将结型势垒肖特基二极管的沟槽的深度从结型势垒肖特基二极管的中心至边缘设置成逐渐增大，同时P型离子注入区的整体深度从结型势垒肖特基二极管的中心至边缘设置成逐渐增大，在保证减小温度差和正向导通电阻不退化的前提下，减小了结型势垒肖特基二极管的反向漏电流，而且可使结型势垒肖特基二极管边缘的肖特基接触的面积更大。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种能够减小反向漏电流的结型势垒肖特基二极管，其特征在于，包括：
N+衬底层(1)；
N-外延层(2)，位于所述N+衬底层(1)上；
若干P型离子注入区(3)，位于所述N-外延层(2)内表面，每个所述P型离子注入区(3)表面的中心位置均设置有一沟槽(4)，且所述沟槽(4)的深度从所述结型势垒肖特基二极管的中心至边缘逐渐增大，所述P型离子注入区(3)的整体深度从所述结型势垒肖特基二极管的中心至边缘逐渐增大，且每个所述沟槽(4)的底端至对应的所述P型离子注入区(3)的底端的距离均相等；
两个二氧化硅隔离层(5)，分别位于所述N-外延层(2)两端的表面；
第一金属层(6)，位于所述N-外延层(2)、所述P型离子注入区(3)和所述二氧化硅隔离层(5)上，相邻两个所述P型离子注入区(3)之间的N-外延层(2)与所述第一金属层(6)形成第一肖特基接触区(7)，且第一肖特基接触区(7)的面积从所述结型势垒肖特基二极管的中心至边缘逐渐增大；
第二金属层(8)，位于所述第一金属层(6)上。
2.根据权利要求1所述的肖特基二极管，其特征在于，所述沟槽(4)的深度从所述结型势垒肖特基二极管的中心至边缘逐个依次增大。
3.根据权利要求1所述的肖特基二极管，其特征在于，所述沟槽(4)的深度从所述结型势垒肖特基二极管的中心至边缘每隔m个所述沟槽(4)增大一次，其中，m为大于等于2的整数。
4.根据权利要求1所述的肖特基二极管，其特征在于，所述P型离子注入区(3)的整体深度从所述结型势垒肖特基二极管的中心至边缘逐个依次增大。
5.根据权利要求1所述的肖特基二极管，其特征在于，所述P型离子注入区(3)的整体深度从所述结型势垒肖特基二极管的中心至边缘每隔p个所述P型离子注入区(3)增大一次，其中，p为大于等于2的整数。
6.根据权利要求1所述的肖特基二极管，其特征在于，所述第一肖特基接触区(7)的面积从所述结型势垒肖特基二极管的中心至边缘逐个依次增大。
7.根据权利要求1所述的肖特基二极管，其特征在于，所述第一肖特基接触区(7)的面积从所述结型势垒肖特基二极管的中心至边缘每隔n个所述第一肖特基接触区增大一次，其中，n为大于等于2的整数。
8.根据权利要求1所述的肖特基二极管，其特征在于，所述P型离子注入区(3)的表面与所述第一金属层(6)的表面形成第二肖特基接触区或欧姆接触区。
9.根据权利要求1所述的肖特基二极管，其特征在于，所有所述P型离子注入区(3)的深度和宽度均对应相等。
10.根据权利要求1所述的肖特基二极管，其特征在于，所有所述沟槽(4)的宽度均相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910459143.1A CN110212023B (zh) | 2019-05-29 | 2019-05-29 | 一种能够减小反向漏电流的结型势垒肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910459143.1A CN110212023B (zh) | 2019-05-29 | 2019-05-29 | 一种能够减小反向漏电流的结型势垒肖特基二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110212023A CN110212023A (zh) | 2019-09-06 |
| CN110212023B true CN110212023B (zh) | 2020-10-09 |
Family
ID=67789481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910459143.1A Active CN110212023B (zh) | 2019-05-29 | 2019-05-29 | 一种能够减小反向漏电流的结型势垒肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110212023B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112531007A (zh) * | 2019-09-19 | 2021-03-19 | 中国科学院长春光学精密机械与物理研究所 | 具有梯度深度p型区域的结势垒肖特基二极管及制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003841A (ja) * | 2008-06-19 | 2010-01-07 | Toyota Motor Corp | 縦型のショットキーダイオード |
| CN101667590A (zh) * | 2008-09-04 | 2010-03-10 | 三洋电机株式会社 | 半导体器件及其制造方法 |
| JP2011114028A (ja) * | 2009-11-24 | 2011-06-09 | Toyota Motor Corp | ＳｉＣ半導体装置とその製造方法 |
| CN102460652A (zh) * | 2009-05-12 | 2012-05-16 | 克里公司 | 用于碳化硅器件的扩散结终端结构及制造并入其的碳化硅器件的方法 |
| CN202434522U (zh) * | 2011-01-31 | 2012-09-12 | 台湾半导体股份有限公司 | 肖特基二极管的终止区沟槽结构 |
| CN103346169A (zh) * | 2013-07-24 | 2013-10-09 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| WO2015009348A1 (en) * | 2013-07-19 | 2015-01-22 | Cree, Inc. | Methods of forming junction termination extension edge terminations for high power semiconductor devices and related semiconductor devices |
| CN104756258A (zh) * | 2012-10-11 | 2015-07-01 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| CN109560142A (zh) * | 2018-10-29 | 2019-04-02 | 厦门市三安集成电路有限公司 | 新型碳化硅结势垒肖特基二极管及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066207A (ja) * | 2009-09-17 | 2011-03-31 | Mitsubishi Electric Corp | 半導体装置 |
| TWI469341B (zh) * | 2012-12-20 | 2015-01-11 | Ind Tech Res Inst | 碳化矽溝槽式蕭基能障元件 |
| CN106158985A (zh) * | 2016-09-12 | 2016-11-23 | 中国科学院微电子研究所 | 一种碳化硅结势垒肖特基二极管及其制作方法 |
| CN107331616B (zh) * | 2017-06-19 | 2020-03-06 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
| CN109244146A (zh) * | 2018-11-09 | 2019-01-18 | 无锡新洁能股份有限公司 | 优化热分布的碳化硅肖特基二极管及其制造方法 |
-
2019
- 2019-05-29 CN CN201910459143.1A patent/CN110212023B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003841A (ja) * | 2008-06-19 | 2010-01-07 | Toyota Motor Corp | 縦型のショットキーダイオード |
| CN101667590A (zh) * | 2008-09-04 | 2010-03-10 | 三洋电机株式会社 | 半导体器件及其制造方法 |
| CN102460652A (zh) * | 2009-05-12 | 2012-05-16 | 克里公司 | 用于碳化硅器件的扩散结终端结构及制造并入其的碳化硅器件的方法 |
| JP2011114028A (ja) * | 2009-11-24 | 2011-06-09 | Toyota Motor Corp | ＳｉＣ半導体装置とその製造方法 |
| CN202434522U (zh) * | 2011-01-31 | 2012-09-12 | 台湾半导体股份有限公司 | 肖特基二极管的终止区沟槽结构 |
| CN104756258A (zh) * | 2012-10-11 | 2015-07-01 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| WO2015009348A1 (en) * | 2013-07-19 | 2015-01-22 | Cree, Inc. | Methods of forming junction termination extension edge terminations for high power semiconductor devices and related semiconductor devices |
| CN103346169A (zh) * | 2013-07-24 | 2013-10-09 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| CN109560142A (zh) * | 2018-10-29 | 2019-04-02 | 厦门市三安集成电路有限公司 | 新型碳化硅结势垒肖特基二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110212023A (zh) | 2019-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3860705B2 (ja) | 半導体装置 | |
| JP6242633B2 (ja) | 半導体装置 | |
| US10600864B2 (en) | Semiconductor device | |
| WO2012131768A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2020533811A (ja) | ショットキーダイオードのｍｏｓｆｅｔとの集積化 | |
| US10872974B2 (en) | Semiconductor device | |
| CN117558761B (zh) | 一种宽禁带半导体沟槽mosfet器件及其制造方法 | |
| JP2019102554A (ja) | 半導体装置 | |
| CN112786680A (zh) | 一种碳化硅mosfet器件的元胞结构及功率半导体器件 | |
| CN110212023B (zh) | 一种能够减小反向漏电流的结型势垒肖特基二极管 | |
| JP2013182905A (ja) | 半導体装置 | |
| JP2013140824A (ja) | 半導体装置および半導体装置の製造方法 | |
| US9613951B2 (en) | Semiconductor device with diode | |
| US11316052B2 (en) | Junction barrier schottky diode | |
| JP2014041920A (ja) | 半導体装置 | |
| CN110098263A (zh) | 一种槽型结型势垒肖特基二极管 | |
| US11735633B2 (en) | Silicon carbide device with trench gate structure and method of manufacturing | |
| CN113675279A (zh) | 一种具有异质结的结势垒肖特基器件 | |
| KR101463078B1 (ko) | 쇼트키 배리어 다이오드 및 그의 제조 방법 | |
| CN110164982A (zh) | 一种结型势垒肖特基二极管 | |
| CN110112221A (zh) | 一种能够抑制局部电迁移现象的结型势垒肖特基二极管 | |
| CN110164983A (zh) | 一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管 | |
| US11515395B2 (en) | Gallium nitride power device and manufacturing method thereof | |
| US11424357B2 (en) | Semiconductor device | |
| US11769800B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |