CN107800303A - 电力转换装置 - Google Patents

电力转换装置 Download PDF

Info

Publication number
CN107800303A
CN107800303A CN201710607630.9A CN201710607630A CN107800303A CN 107800303 A CN107800303 A CN 107800303A CN 201710607630 A CN201710607630 A CN 201710607630A CN 107800303 A CN107800303 A CN 107800303A
Authority
CN
China
Prior art keywords
distribution
semiconductor switch
reference potential
drive circuit
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710607630.9A
Other languages
English (en)
Other versions
CN107800303B (zh
Inventor
丸山宏二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107800303A publication Critical patent/CN107800303A/zh
Application granted granted Critical
Publication of CN107800303B publication Critical patent/CN107800303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供电力转换装置，具备：基准电位彼此相同的多个半导体开关；驱动电路，其控制多个半导体开关的导通状态；以及多层基板，其配置有将驱动电路与多个半导体开关分别连接的、包含基准电位配线和导通控制信号配线的配线，在多层基板中，基准电位配线与导通控制信号配线设为沿基板的层叠方向重叠的位置而配置于互不相同的层，关于配线中的从驱动电路至配线的分支点的共用配线部分和从分支点至各个半导体开关的分支配线部分，以使共用配线部分的阻抗比分支配线部分的阻抗低且分支配线部分的相互的配线阻抗一致的方式配置。由此，能够减少以印制配线基板的配线图案为起因的噪声而引起的半导体开关的误动作。

Description

电力转换装置
技术领域
本发明的实施方式涉及一种电力转换装置。
本申请主张2016年9月1日提出申请的日本国专利申请第2016-171288号优先权，并将其内容援引于此。
背景技术
一直以来，已知有在具备直流-交流转换电路或交流-直流转换电路的电力转换装置中，通过将印制配线基板用于对半导体开关的驱动电路与半导体开关进行连接的配线中，来实现配线作业的省力化的技术(例如，参照日本国特开2010-252490号公报)。
在此，在将印制配线基板用于对半导体开关的驱动电路与半导体开关进行连接的配线中的情况下，由于感应噪声或寄生电容的充放电而产生的噪声等的以印制配线基板的配线图案为起因的噪声而造成半导体开关存在误动作的情况。然而，在上述那样的现有技术中，未公开用于减少这样的噪声的印制配线基板的配线图案。即，基于上述那样的现有技术而存在如下问题，即，并不能够减少以印制配线基板的配线图案为起因的噪声而引起的半导体开关的误动作。
发明内容
本发明提供一种能够减少以印制配线基板的配线图案为起因的噪声而引起的半导体开关的误动作的电力转换装置。
本发明的一个实施方式涉及一种电力转换装置，在对半导体开关的导通状态进行控制的驱动电路连接有多个半导体开关，其中，所述电力转换装置具备：基准电位彼此相同的多个半导体开关；驱动电路，其控制多个所述半导体开关的导通状态；以及多层基板，其配置有将所述驱动电路与多个所述半导体开关分别连接的配线，所述配线包含基准电位配线和导通控制信号配线，在所述多层基板中，所述基准电位配线与所述导通控制信号配线在基板的层叠方向上处于重叠的位置但配置于互不相同的层，关于所述配线中的、从所述驱动电路至所述配线的分支点为止的共用配线部分和从所述分支点至各个所述半导体开关为止的分支配线部分，以使所述共用配线部分的阻抗比所述分支配线部分的阻抗低且使所述分支配线部分的相互的配线阻抗一致的方式配置。
另外，本发明的一个实施方式的电力转换装置还具备：第二半导体开关，其基准电位与所述半导体开关的基准电位不同；以及第二驱动电路，其控制所述第二半导体开关的导通状态，在所述多层基板中，将所述第二驱动电路与所述第二半导体开关连接的第二配线的基准电位配线与导通控制信号配线在基板的层叠方向上处于重叠的位置但配置于互不相同的层，所述配线与所述第二配线沿所述层叠方向相互重叠的部分的配线长度比如下两者的配线长度短，其一是所述配线的基准电位配线与导通控制信号配线沿所述层叠方向重叠的部分的配线长度，其二是所述第二配线的基准电位配线与导通控制信号配线沿所述层叠方向重叠的部分的配线长度。
另外，本发明的一个实施方式的电力转换装置中，关于所述配线与所述第二配线沿基板的层叠方向相互重叠的部分，所述配线和所述第二配线中的一方的配线的配线长度与另一方的配线的配线宽度一致。
另外，本发明的一个实施方式的电力转换装置中，在所述多层基板配置有电源配线，该电源配线供给用于对所述半导体开关的导通状态进行控制的电位，在所述共用配线部分，在所述基准电位配线与所述电源配线之间或者在所述导通控制信号配线与所述电源配线之间具备电容元件。
另外，本发明的一个实施方式的电力转换装置中，所述基准电位配线与所述导通控制信号配线沿基板的层叠方向重叠的部分的、所述基准电位配线的配线形状与所述导通控制信号配线的配线形状在所述层叠方向观察下一致。
根据本发明，能够提供一种能够减少以印制配线基板的配线图案为起因的噪声而引起的半导体开关的误动作的电力转换装置。
附图说明
图1是表示第一实施方式的电力转换装置的电路结构的一个示例的图。
图2是表示本实施方式的半导体开关模块的电路连接的一个示例的图。
图3是表示本实施方式的半导体开关模块的外观的一个示例的图。
图4是表示本实施方式的从Z轴方向观察的电力转换装置的结构的一个示例的图。
图5是表示本实施方式的多层印制配线基板的电路结构的一个示例的图。
图6是表示本实施方式的本实施方式的多层印制配线基板的各层的配线图案的一个示例的图。
图7是表示本实施方式的电力转换装置的变形例的图。
图8是表示第二实施方式的电力转换装置中的多层印制配线基板的电路结构的一个示例的图。
图9是表示本实施方式的多层印制配线基板的各层的配线图案的一个示例的图。
具体实施方式
[第一实施方式]
以下，参照附图，对电力转换装置的第一实施方式进行说明。
图1是表示本实施方式的电力转换装置1的电路结构的一个示例的图。本实施方式的电力转换装置1具备所谓两电平倒相电路。图1示出电力转换装置1所具备的多相的两电平倒相电路中的1相量(例如，U相)的电路结构。电力转换装置1具备第一模块10、第二模块20、第三模块30、驱动电路100、直流电源50。
第一模块10、第二模块20及第三模块30分别具备2个半导体开关SS。
具体而言，第一模块10具备上支路的半导体开关10-1、下支路的半导体开关10-2。第二模块20具备上支路的半导体开关20-1、下支路的半导体开关20-2。第三模块30具备上支路的半导体开关30-1、下支路的半导体开关30-2。这些半导体开关SS分别具备MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属-氧化物半导体场效应晶体管)及二极管。
在以下的说明中，将上支路的半导体开关10-1、上支路的半导体开关20-1及上支路的半导体开关30-1简记为上支路，将下支路的半导体开关10-2、下支路的半导体开关20-2及下支路的半导体开关30-2也简记为下支路。
另外，将上支路的半导体开关10-1也记载为第一半导体开关SS1，将下支路的半导体开关10-2也记载为第二半导体开关SS2。将上支路的半导体开关20-1也记载为第三半导体开关SS3，将下支路的半导体开关20-2也记载为第四半导体开关SS4。将上支路的半导体开关30-1也记载为第五半导体开关SS5，将下支路的半导体开关30-2也记载为第六半导体开关SS6。
第一模块10、第二模块20及第三模块30并联地连接于直流电源50的正侧电位P和负侧电位N。第一模块10的上支路及下支路的连接点、第二模块20的上支路及下支路的连接点以及第三模块30的上支路及下支路的连接点分别与交流输出(U相输出)连接。
驱动电路100向半导体开关SS赋予导通控制信号(栅极信号)。驱动电路100具备向上支路赋予导通控制信号的第一驱动电路100-1和向下支路赋予导通控制信号的第二驱动电路100-2。
第一驱动电路100-1通过导通控制信号配线及基准电位配线而与上支路的半导体开关10-1、上支路的半导体开关20-1及上支路的半导体开关30-1连接。第一驱动电路100-1控制第一半导体开关SS1的导通状态、第三半导体开关SS3及第五半导体开关SS5的导通状态。
第二驱动电路100-2通过导通控制信号配线及基准电位配线而与下支路的半导体开关10-2、下支路的半导体开关20-2及下支路的半导体开关30-2连接。第二驱动电路100-2控制第二半导体开关SS2的导通状态、第四半导体开关SS4及第六半导体开关SS6的导通状态。
在上述的导通控制信号配线及基准电位配线中，存在从驱动电路100至配线的分支点为止的共用配线部分、从分支点至各自的半导体开关SS为止的分支配线部分。
具体而言，将第一驱动电路100-1与上支路连接的导通控制信号配线具备导通控制信号共用配线110-G1、导通控制信号第一分支配线110-G11、导通控制信号第二分支配线110-G12、导通控制信号第三分支配线110-G13。导通控制信号共用配线110-G1是从第一驱动电路100-1至配线的分支点为止的共用配线部分。导通控制信号第一分支配线110-G11是从分支点至上支路的半导体开关10-1为止的分支配线部分。导通控制信号第二分支配线110-G12是从分支点至上支路的半导体开关20-1为止的分支配线部分。导通控制信号第三分支配线110-G13是从分支点至上支路的半导体开关30-1为止的分支配线部分。
另外，将第一驱动电路100-1与上支路连接的基准电位配线具备基准电位共用配线110-S1、基准电位第一分支配线110-S11、基准电位第二分支配线110-S12、基准电位第三分支配线110-S13。基准电位共用配线110-S1是从第一驱动电路100-1至配线的分支点为止的共用配线部分。基准电位第一分支配线110-S11是从分支点至上支路的半导体开关10-1为止的分支配线部分。基准电位第二分支配线110-S12是从分支点至上支路的半导体开关20-1为止的分支配线部分。基准电位第三分支配线110-S13是从分支点至上支路的半导体开关30-1为止的分支配线部分。
另外，将第二驱动电路100-2与下支路连接的导通控制信号配线具备导通控制信号共用配线110-G2、导通控制信号第一分支配线110-G21、导通控制信号第二分支配线110-G22、导通控制信号第三分支配线110-G23。导通控制信号共用配线110-G2是从第二驱动电路100-2至配线的分支点为止的共用配线部分。导通控制信号第一分支配线110-G21是从分支点至下支路的半导体开关10-2为止的分支配线部分。导通控制信号第二分支配线110-G22是从分支点至下支路的半导体开关20-2为止的分支配线部分。导通控制信号第三分支配线110-G23是从分支点至下支路的半导体开关30-2为止的分支配线部分。
另外，将第二驱动电路100-2与下支路连接的基准电位配线具备基准电位共用配线110-S2、基准电位第一分支配线110-S21、基准电位第二分支配线110-S22、基准电位第三分支配线110-S23。基准电位共用配线110-S2是从第二驱动电路100-2至配线的分支点为止的共用配线部分。基准电位第一分支配线110-S21是从分支点至下支路的半导体开关10-2为止的分支配线部分。基准电位第二分支配线110-S22是从分支点至下支路的半导体开关20-2为止的分支配线部分。基准电位第三分支配线110-S23是从分支点至下支路的半导体开关30-2为止的分支配线部分。
需要说明的是，在以下的说明中，将对第一驱动电路100-1与第一半导体开关SS1、第三半导体开关SS3及第五半导体开关SS5进行连接的配线有时记载为第一配线PW1。第一配线PW1包含基准电位共用配线110-S1和导通控制信号共用配线110-G1。而且，将对第二驱动电路100-2与第二半导体开关SS2、第四半导体开关SS4及第六半导体开关SS6的进行连接的配线有时记载为第二配线PW2。第二配线PW2包含基准电位共用配线110-S2和导通控制信号共用配线110-G2。
通过上述的结构，电力转换装置1从驱动电路100向并联连接的多个半导体开关SS赋予导通控制信号(栅极信号)，由此使多个半导体开关SS进行并联动作。
接下来，参照图2，对第一模块10的电路连接进行说明。需要说明的是，由于第二模块20的电路连接及第三模块30的电路连接与第一模块10的电路连接相同，因此省略其说明。
图2是表示本实施方式的半导体开关模块的电路连接的一个示例的图。
第一模块10具备高电位连接端子10-D1、低电位连接端子10-S2A、第一交流输出端子10-S1D2、第一栅极连接端子10-G1、第二栅极连接端子10-G2、第一辅助源极连接端子10-S1、第二辅助源极连接端子10-S2。
高电位连接端子10-D1与直流电源50的正侧电位P连接。低电位连接端子10-S2A与直流电源50的负侧电位N连接。第一交流输出端子10-S1D2与第二模块20的第二交流输出端子20-S1D2及第三模块30的第三交流输出端子30-S1D2连接而输出交流电。
从第一驱动电路100-1经由导通控制信号共用配线110-G1向第一栅极连接端子10-G1供给导通控制信号(栅极信号)。从第一驱动电路100-1经由基准电位共用配线110-S1向第一辅助源极连接端子10-S1供给基准电位。
从第二驱动电路100-2经由导通控制信号共用配线110-G2向第二栅极连接端子10-G2供给导通控制信号(栅极信号)。从第二驱动电路100-2经由基准电位共用配线110-S2向第二辅助源极连接端子10-S2供给基准电位。
如上所述，从第一驱动电路100-1向第一模块10的第一辅助源极连接端子10-S1供给基准电位。从第二驱动电路100-2向第一模块10的第二辅助源极连接端子10-S2供给基准电位。向该第一辅助源极连接端子10-S1供给的基准电位与向第二辅助源极连接端子10-S2供给的基准电位为互不相同的电位。
在与第一模块10并联连接的第二模块20中，也与第一模块10同样地从第一驱动电路100-1向第一辅助源极连接端子20-S1供给基准电位。而且，从第二驱动电路100-2向第二模块20的第二辅助源极连接端子20-S2供给基准电位。向该第一辅助源极连接端子20-S1供给的基准电位与向第二辅助源极连接端子20-S2供给的基准电位为互不相同的电位。
另外，在与第一模块10及第二模块20并联连接的第三模块30中，也与第一模块10同样地从第一驱动电路100-1向第一辅助源极连接端子30-S1供给基准电位。而且，从第二驱动电路100-2向第三模块30的第二辅助源极连接端子30-S2供给基准电位。向该第一辅助源极连接端子30-S1供给的基准电位与向第二辅助源极连接端子30-S2供给的基准电位为互不相同的电位。
即，上支路的半导体开关SS1、SS3、SS5与下支路的半导体开关SS2、SS4、SS6的基准电位互不相同。
换言之，第二半导体开关SS2的基准电位与第一半导体开关SS1的基准电位不同。即，电力转换装置1具备基准电位与第一半导体开关SS1的基准电位不同的第二半导体开关SS2。
另外，第三半导体开关SS3的基准电位及第五半导体开关SS5的基准电位与第一半导体开关SS1的基准电位相同。即，电力转换装置1具备基准电位与第一半导体开关SS1的基准电位相同的第三半导体开关SS3及第五半导体开关SS5。
另外，第四半导体开关SS4的基准电位与第二半导体开关SS2的基准电位及第六半导体开关SS6的基准电位相同。即，电力转换装置1具备基准电位与第二半导体开关SS2的基准电位相同的第四半导体开关SS4及第六半导体开关SS6。
图3是表示本实施方式的半导体开关模块的外观的一个示例的图。以下，在表示方向及位置的情况下，根据需要而使用XYZ正交坐标系进行说明。在该XYZ正交坐标系中，XY平面表示载置半导体开关模块的面。Z轴表示半导体开关模块的从底面至顶面的方向。该半导体开关模块的各端子从顶面沿Z轴方向突出。Y轴表示半导体开关模块所具备的多个半导体开关SS中的1个半导体开关SS的端子排列的方向。X轴表示多个半导体开关模块依次排列的方向。
第一模块10、第二模块20、第三模块30沿X轴方向依次排列配置。第一模块10的第一半导体开关SS1及第二半导体开关SS2、第二模块20的第三半导体开关SS3及第四半导体开关SS4、以及第三模块30的第五半导体开关SS5及第六半导体开关SS6按照记载顺序沿X轴方向依次排列配置。即，各半导体开关SS按照第一半导体开关SS1、第二半导体开关SS2、第三半导体开关SS3、第四半导体开关SS4、第五半导体开关SS5、第六半导体开关SS6的顺序排列配置。
如该图所示，相互并联连接的第一模块10、第二模块20、第三模块30相邻配置。而且，第一模块10、第二模块20、第三模块30使用相同的半导体开关模块。因此，第一模块10的端子排列、第二模块20的端子排列、第三模块30的端子排列一致。
第一模块10的各端子，即高电位连接端子10-D1、低电位连接端子10-S2A、第一交流输出端子10-S1D2、第一栅极连接端子10-G1、第二栅极连接端子10-G2、第一辅助源极连接端子10-S1及第二辅助源极连接端子10-S2都被形成为，从半导体开关模块的顶面突出的销端子。
这些端子中的高电位连接端子10-D1、低电位连接端子10-S2A及第一交流输出端子10-S1D2被形成为一对销端子。
接下来，参照图4～图6(A)～(C)，针对向该半导体开关模块组合了多层印制配线基板40和驱动电路100的电力转换装置1的结构进行说明。
图4是表示本实施方式的从Z轴方向观察的电力转换装置1的结构的一个示例的图。在此所说的Z轴方向指的是多层印制配线基板40的各层的层叠方向。在电力转换装置1中，驱动电路100经由多层印制配线基板40而与第一模块10、第二模块20及第三模块30连接。需要说明的是，在以下的说明中，将多层印制配线基板40也简记为多层基板。
该图示出多层印制配线基板40具备的多个层中的第一层40-1的配线图案。
另外，在图4～图6中，示出驱动电路100中的从第一驱动电路100-1及第一驱动电路100-1至半导体开关SS的配线图案，省略第二驱动电路100-2的记载及从第二驱动电路100-2至半导体开关SS的配线图案的记载。
如图4所示，在多层印制配线基板40形成有将第一驱动电路100-1与第一模块10、第二模块20及第三模块30连接的配线图案。
具体而言，在多层印制配线基板40的第一层40-1形成有将第一驱动电路100-1与第一模块10的第一辅助源极连接端子10-S1、第二模块20的第一辅助源极连接端子20-S1及第三模块30的第一辅助源极连接端子30-S1连接的基准电位配线的配线图案。具体而言，在第一层40-1分别形成有基准电位共用配线110-S1、基准电位第一分支配线110-S11、基准电位第二分支配线110-S12及基准电位第三分支配线110-S13的配线图案。基准电位共用配线110-S1在第一层40-1中被形成为从第一驱动电路100-1经由分支点BPS1直至分支点BPS11及分支点BPS13为止的配线图案。基准电位第一分支配线110-S11被形成为从分支点BPS11至第一辅助源极连接端子10-S1为止的配线图案。基准电位第二分支配线110-S12被形成为从分支点BPS12(即，分支点BPS1)至第一辅助源极连接端子20-S1为止的配线图案。基准电位第三分支配线110-S13被形成为从分支点BPS13至第一辅助源极连接端子30-S1为止的配线图案。
另外，多层印制配线基板40具备分别供第一模块10、第二模块20及第三模块30的各端子进行***安装的通孔。多层印制配线基板40通过具备通孔，从而与例如通过电线而与各端子连接的情况相比，能够缩短驱动电路100与半导体开关SS之间的配线长度。
[关于共用配线及分支配线]
在图4所示的一个示例的情况下，将基准电位共用配线110-S1的配线图案中的从分支点BPS11至分支点BPS13为止的配线图案也简称为共用配线。即共用配线是从驱动电路至半导体开关模块的配线图案中的、沿半导体开关模块的排列方向即X轴方向延伸的配线图案。
另外，在该一个示例的情况下，将基准电位第一分支配线110-S11的配线图案、基准电位第二分支配线110-S12的配线图案及基准电位第三分支配线110-S13的配线图案也简称为分支配线。即分支配线是从驱动电路至半导体开关模块的配线图案中的、沿着从共用配线朝向半导体开关模块的方向即Y轴方向延伸的配线图案。
上述的分支点BP是配线图案上的位置中的1个配线图案分成多个配线图案的位置、或者配线图案上的位置中的从共用配线的配线图案起分开的位置。例如，图4所示的分支点BPS1是导通控制信号配线的配线图案上的位置中的1个配线图案分成多个配线图案的位置的一个示例。而且，图4所示的分支点BPS11、分支点BPS12及分支点BPS13是导通控制信号配线的配线图案上的位置中的从共用配线的配线图案起分出配线图案的位置的一个示例。
即，在形成于多层印制配线基板40的配线图案中，存在共用配线和分支配线。共用配线被称为从驱动电路100至分支点BP为止的配线图案，分支配线是分支点BP处从共用配线起分支的配线图案，并被称为从分支点BP至半导体开关SS的各端子为止的配线图案。
[关于共用配线的阻抗]
如图4所示，在共用配线即基准电位共用配线110-S1的配线图案中的从分支点BPS11至分支点BPS13为止的配线图案配置电源平滑电容器C。在该示例中，在共用配线配置电源平滑电容器C1-1、电源平滑电容器C1-2、电源平滑电容器C2-1及电源平滑电容器C2-2。
电源平滑电容器C1-1及电源平滑电容器C1-2连接在共用配线与正偏压电源+Vg之间。电源平滑电容器C2-1及电源平滑电容器C2-2连接在共用配线与反偏压电源-Vg之间。
在多层印制配线基板40配置有供给半导体开关SS的导通状态的控制的电位的电源配线。正偏压电源+Vg及反偏压电源-Vg是供给半导体开关SS的导通状态的控制的电位的电源配线。
在多层印制配线基板40的共用配线部分，在基准电位配线与电源配线之间配置电容元件。上述的电源平滑电容器C是电容元件的一个示例。
需要说明的是，该电容元件不仅配置在基准电位配线与电源配线之间，也配置在导通控制信号配线与电源配线之间。
另外，在多层印制配线基板40的共用配线部分，也可以取代该电容元件，或者除了电容元件之外还具备使配线对于电源的阻抗减少的单元。例如，多层印制配线基板40的共用配线部分与分支配线部分相比，也可以使配线图案的厚度变厚或者使配线图案的宽度***。
图5是表示本实施方式的多层印制配线基板40的电路结构的一个示例的图。需要说明的是，在本实施方式中，对从第一驱动电路100-1至半导体开关模块的配线图案进行说明。关于从第二驱动电路100-2至半导体开关模块的配线图案，由于与第一驱动电路100-1的情况相同，因此省略说明。
第一驱动电路100-1具备晶体管Tr1、晶体管Tr2、栅极电阻Rg。晶体管Tr1将连接的半导体开关SS控制成接通状态。晶体管Tr1连接于正偏压电源+Vg，并将半导体开关SS控制成接通状态。晶体管Tr2连接于反偏压电源-Vg，并将半导体开关SS控制成切断状态。栅极电阻Rg将半导体开关SS的栅极驱动电流Ig的电流值限制为适当的值。
电源平滑电容器C1-1及电源平滑电容器C1-2在正偏压电源+Vg与基准电位M之间，连接于多层印制配线基板40的配线图案的共用配线部分。
电源平滑电容器C2-1及电源平滑电容器C2-2在基准电位M与反偏压电源-Vg之间，连接于多层印制配线基板40的配线图案的共用配线部分。
共用配线的阻抗由于上述电源平滑电容器C而比分支配线的阻抗降低。即，共用配线的阻抗比分支配线的阻抗低。
[关于分支配线的配线长度]
返回图4，在该图所示的示例的情况下，基准电位共用配线110-S1的配线图案中从分支点BPS11至分支点BPS13为止的配线图案的配线长度L即共用配线的配线长度L为，长度x1。
另外，在该示例的情况下，基准电位第一分支配线110-S11的配线图案的配线长度L为长度y1。基准电位第二分支配线110-S12的配线图案的配线长度L为长度y2。基准电位第三分支配线110-S13的配线图案的配线长度L为长度y3。在该示例中，长度y1、长度y2及长度y3分别一致。
即，在多层印制配线基板40中，分支配线的配线图案的配线长度L相互一致。
在此，在电力转换装置1具备3个以上的半导体开关模块的情况下，驱动电路100与半导体开关SS之间的配线长度L存在基于每个半导体开关SS而互不相同的情况。具体而言，在本实施方式的一个示例中，驱动电路100与第一半导体开关SS1之间的配线长度L1和驱动电路100与第二半导体开关SS2之间的配线长度L2互不相同。而且，驱动电路100与第二半导体开关SS2之间的配线长度L2和驱动电路100与第三半导体开关SS3之间的配线长度L3互不相同。
当驱动电路100与半导体开关SS之间的配线长度L基于每个半导体开关SS而互不相同时，配线阻抗产生差异。由此，在各个半导体开关SS的栅极驱动电流Ig间产生过渡性的不平衡。在驱动电路100与半导体开关SS之间的配线长度L基于每个半导体开关SS而一致的情况下即等长配线的情况下，能够减少栅极驱动电流Ig间的不平衡。
本实施方式的多层印制配线基板40的共用配线部分的阻抗比分支配线部分的阻抗降低。因此，多层印制配线基板40的配线图案的阻抗特性为，与共用配线部分的特性相比而分支配线部分的特性占主导。而且，多层印制配线基板40的分支配线部分的配线长度L在多个分支配线间相互一致。即，多层印制配线基板40的分支配线部分成为等长配线。即，在本实施方式的多层印制配线基板40中，对配线图案的阻抗特性进行主导的分支配线部分成为等长配线。
因此，根据本实施方式的多层印制配线基板40，即使驱动电路100与半导体开关SS之间的配线长度L基于每个半导体开关SS而互不相同，也能获得等长配线的效果，能够减少栅极驱动电流Ig间的不平衡。
即，根据本实施方式的电力转换装置1，能够减少将多个半导体开关SS并联连接时产生的过渡性的电流的不平衡。即，根据本实施方式的电力转换装置1，能够减少以过渡性的电流的不平衡为起因的半导体开关的误动作。
[关于配线图案的层叠方向的配置]
图6是表示本实施方式的多层印制配线基板40的各层的配线图案的一个示例的图。如该图所示，在第一层40-1配置基准电位配线的配线图案。具体而言，在第一层40-1配置基准电位共用配线110-S1、基准电位第一分支配线110-S11、基准电位第二分支配线110-S12及基准电位第三分支配线110-S13。
另外，在第二层40-2配置导通控制信号配线(栅极信号配线)的配线图案。具体而言，在第二层40-2配置导通控制信号共用配线110-G1、导通控制信号第一分支配线110-G11、导通控制信号第二分支配线110-G12及导通控制信号第三分支配线110-G13。
在第三层40-3配置正偏压电源+Vg的电源平面。在第四层40-4配置反偏压电源-Vg的电源平面。
第一层40-1的配线图案和第二层40-2的配线图案被配置为，在多层印制配线基板40的层叠方向AZ上处于重叠的位置。在此，多层印制配线基板40的层叠方向AZ是多层印制配线基板40的各层层叠的方向即该图的Z轴方向。
具体而言，第一层40-1的基准电位共用配线110-S1与第二层40-2的导通控制信号共用配线110-G1被配置为，在多层印制配线基板40的层叠方向AZ上处于重叠的位置。第一层40-1的基准电位第一分支配线110-S11与第二层40-2的导通控制信号第一分支配线110-G11被配置为，在多层印制配线基板40的层叠方向AZ上处于重叠的位置。关于基准电位第二分支配线110-S12与导通控制信号第二分支配线110-G12、及基准电位第三分支配线110-S13与导通控制信号第三分支配线110-G13也配置为，在多层印制配线基板40的层叠方向AZ上处于重叠的位置。
即，在多层印制配线基板40中，基准电位配线与导通控制信号配线在多层印制配线基板40的层叠方向AZ上处于重叠的位置但配置于互不相同的层。
即，多层印制配线基板40具有1个半导体开关SS的导通控制信号配线与基准电位配线隔着绝缘层R而配置的所谓层压构造。具体而言，如图6(B)及图6(C)所示，多层印制配线基板40具有导通控制信号第一分支配线110-G11与基准电位第一分支配线110-S11隔着绝缘层R而配置的层压构造。而且，多层印制配线基板40具有导通控制信号第一分支配线110-G21与基准电位第一分支配线110-S21隔着绝缘层R而配置的层压构造。而且，多层印制配线基板40具有导通控制信号第三分支配线110-G23与基准电位第三分支配线110-S23隔着绝缘层R而配置的层压构造。
需要说明的是，绝缘层R的Z轴方向的厚度被选择为，能够确保流过各配线图案的电流的绝缘的厚度。
在导通控制信号配线中，沿着从驱动电路100朝向半导体开关SS的方向流动栅极驱动电流Ig。而且，在基准电位配线中，沿着从半导体开关SS朝向驱动电路100的方向流动与上述的栅极驱动电流Ig相同的电流值的电流。即，在导通控制信号配线和基准电位配线中，沿着相对的方向流动有彼此相同的电流值的电流，即流动往复电流。因此，在多层印制配线基板40具有层压构造的情况下，通过在一方的配线中所流动的电流而产生的磁通与通过在另一方的配线中所流动的电流而产生的磁通相互抵消。因此，在多层印制配线基板40具有层压构造的情况下，能够减少导通控制信号配线及基准电位配线的配线电感。
另外，多层印制配线基板40的基准电位配线的配线图案的形状与导通控制信号配线的配线图案的形状在层叠方向AZ观察下一致。即，关于与1个半导体开关SS分别连接的基准电位配线和导通控制信号配线，这些配线的配线图案的形状相同。需要说明的是，在此所说的配线图案的形状相同的情况除了包括彼此的形状完全相同的情况之外，还包括配线图案的配线宽度W互不相同的情况，或者在多层印制配线基板40的层叠方向AZ观察下沿X轴方向或Y轴方向偏离配置的情况。
通过如上所述的构成，与配线图案的形状不一致的情况相比，电力转换装置1能够提高配线彼此的磁通的相互抵消的效果。
换言之，在多层印制配线基板40中，基准电位配线与导通控制信号配线沿层叠方向AZ重叠的部分的、基准电位配线的配线形状与导通控制信号配线的配线形状配置成在多层印制配线基板40的层叠方向观察下一致。
即，关于与1个半导体开关SS分别连接的基准电位配线和导通控制信号配线，这些配线的配线图案的形状相同。需要说明的是，在此所说的配线图案的形状相同的情况除了包含彼此的形状完全相同的情况之外，还包括配线图案的配线宽度W互不相同的情况，或者在多层印制配线基板40的层叠方向观察下沿X轴方向或Y轴方向偏离配置的情况。
本实施方式的电力转换装置1的多层印制配线基板40具有层压构造。因此，根据本实施方式的电力转换装置1，能够减少导通控制信号配线及基准电位配线的配线电感。即，根据本实施方式的电力转换装置1，能够减少以印制配线基板的配线电感为起因的噪声而引起的半导体开关的误动作。
另外，本实施方式的电力转换装置1的多层印制配线基板40通过通孔而与半导体开关模块的端子连接。因此，根据本实施方式的电力转换装置1，与未通过通孔而连接的情况相比，能够缩短驱动电路100与半导体开关模块之间的配线长度。即，根据本实施方式的电力转换装置1，能够减少驱动电路100与半导体开关模块之间的配线长度较长时所产生的栅极信号的振动或感应噪声。即，根据本实施方式的电力转换装置1，能够减少以栅极信号的振动或感应噪声为起因的半导体开关的误动作。
另外，本实施方式的电力转换装置1减少共用配线的阻抗，以使多层印制配线基板40的配线图案能够获得等长配线的效果。因此，根据本实施方式的电力转换装置1，能够减少将多个半导体开关SS并联连接时产生的过渡性的电流的不平衡。即，根据本实施方式的电力转换装置1，能够减少以过渡性的电流的不平衡为起因的半导体开关的误动作。
[变形例]
参照图7，对本实施方式的电力转换装置1的变形例进行说明。
图7(A)～(C)是表示本实施方式的电力转换装置1的变形例的图。在该变形例中，电力转换装置1取代上述的多层印制配线基板40而具备多层印制配线基板41。虽然多层印制配线基板40的电源平面配置于第三层40-3和第四层40-4，但是该多层印制配线基板41的电源平面配置于第二层41-2和第三层41-3的这一点与上述的多层印制配线基板40不同。
即使如该变形例这样的结构，电力转换装置1也能够减少导通控制信号配线及基准电位配线的配线电感。因此，根据本变形例的电力转换装置1，能够减少以印制配线基板的配线电感为起因的噪声而引起的半导体开关的误动作。
[第二实施方式]
参照图8及图9，对电力转换装置的第二实施方式进行说明。需要说明的是，关于与第一个实施方式相同的结构，标注相同符号而省略其说明。
图8是表示本实施方式的多层印制配线基板42的电路结构的一个示例的图。在本实施方式中，对从第一驱动电路100-1至半导体开关模块的配线图案和从第二驱动电路100-2至半导体开关模块的配线图案进行说明。
第二驱动电路100-2与上述的第一驱动电路100-1同样具备晶体管Tr1、晶体管Tr2、栅极电阻Rg。
第一驱动电路100-1的晶体管Tr1与正偏压电源+Vg1连接。第一驱动电路100-1的晶体管Tr2与反偏压电源-Vg1连接。
第二驱动电路100-2的晶体管Tr1与正偏压电源+Vg2连接。第二驱动电路100-2的晶体管Tr2与反偏压电源-Vg2连接。
在此，正偏压电源+Vg1的电位与正偏压电源+Vg2的电位互不相同。即，正偏压电源+Vg1与正偏压电源+Vg2分别是电位互不相同的电源。
另外，反偏压电源-Vg1的电位与反偏压电源-Vg2的电位互不相同。即，反偏压电源-Vg1与反偏压电源-Vg2分别是电位互不相同的电源。
另外，第一驱动电路100-1的基准电位M1与第二驱动电路100-2的基准电位M2互不相同。因此，由第一驱动电路100-1驱动的半导体开关SS与由第二驱动电路100-2驱动的半导体开关SS的基准电位互不相同。
图9是表示本实施方式的多层印制配线基板42的各层的配线图案的一个示例的图。如该图所示，在从第一层41-1至第四层41-4配置与第一驱动电路100-1连接的配线图案，即，基准电位M1的配线图案。
具体而言，在第一层42-1配置基准电位共用配线110-S1、基准电位第一分支配线110-S11、基准电位第二分支配线110-S12及基准电位第三分支配线110-S13。
在第二层42-2配置导通控制信号共用配线110-G1、导通控制信号第一分支配线110-G11、导通控制信号第二分支配线110-G12及导通控制信号第三分支配线110-G13。
在第三层42-3配置正偏压电源+Vg1的电源平面。
在第四层42-4配置反偏压电源-Vg1的电源平面。
在从第五层42-5至第八层42-8配置与第二驱动电路100-2连接的配线图案，即，基准电位M2的配线图案。
具体而言，在第五层42-5配置正偏压电源+Vg2的电源平面。
在第六层42-6配置反偏压电源-Vg2的电源平面。
在第七层42-7配置基准电位共用配线110-S2、基准电位第一分支配线110-S21、基准电位第二分支配线110-S22及基准电位第三分支配线110-S23。
在第八层42-8配置导通控制信号共用配线110-G2、导通控制信号第一分支配线110-G21、导通控制信号第二分支配线110-G22及导通控制信号第三分支配线110-G23。
[关于配线图案彼此的交叉部分]
如图9(A)～(C)所示，第一层42-1的配线图案及第二层42-2的配线图案与第七层42-7的配线图案及第八层42-8的配线图案以避开在多层印制配线基板42的层叠方向AZ上重叠的位置的方式配置。
在此，在图9(A)所示的交叉部分IS(交叉部分IS1及交叉部分IS2)处，第一层42-1的配线图案及第二层42-2的配线图案与第七层42-7的配线图案及第八层42-8的配线图案在多层印制配线基板42的层叠方向AZ上交叉。需要说明的是，在以下的说明中，将第一层42-1的配线图案及第二层42-2的配线图案也记载为第一配线PW1，将第七层42-7的配线图案及第八层42-8的配线图案也记载为第二配线PW2。
多层印制配线基板41的配线图案在该交叉部分IS处以配线图案交叉的配线长度L尽可能短的方式配置第一配线PW1和第二配线PW2。
例如，交叉的配线长度L比第一层42-1的基准电位配线与第二层42-2的导通控制信号配线在层叠方向AZ上相互重叠的部分的配线长度L短。而且，交叉的配线长度L比第七层42-7的基准电位配线与第八层42-8导通控制信号配线在层叠方向AZ上相互重叠的部分的配线长度L短。
在此，如图9(A)所示，如果以第一配线PW1与第二配线PW2在交叉部分IS处正交的方式配置配线图案，则与未正交的情况相比，交叉的配线长度L变短。需要说明的是，在此所说的正交除了包括配线图案彼此所成的角为90[°]的情况之外，还包括例如所成的角为80[°]的情况等90[°]以外的情况。
在第一配线PW1与第二配线PW2在交叉部分IS处正交的情况下，第一配线PW1的交叉部分IS处的配线长度L1与第二配线PW2的交叉部分IS处的配线宽度W2一致。而且，在第一配线PW1与第二配线PW2在交叉部分IS处正交的情况下，第二配线PW2的交叉部分IS处的配线长度L2与第一配线PW1的交叉部分IS处的配线宽度W1一致。
即，关于第一配线PW1与第二配线PW2沿层叠方向AZ相互重叠的部分，第一配线PW1和第二配线PW2中的一方的配线的配线长度L与另一方的配线的配线宽度W一致。
在此，半导体开关模块的上支路与下支路的半导体开关SS进行动作的基准电位及开关动作的时序互不相同。
具体而言，第一模块10的上支路的半导体开关10-1与下支路的半导体开关10-2的基准电位及开关动作的时序互不相同。而且，第二模块20的上支路的半导体开关20-1与下支路的半导体开关20-2的基准电位及开关动作的时序互不相同。
假设在多层印制配线基板42中，连接于上支路的配线图案与连接于下支路的配线图案相互接近而配置时，与相互分离配置的情况相比，配线间的寄生电容增大。因此，当连接于上支路的配线图案与连接于下支路的配线图案相互接近而配置时，由于与半导体开关SS的开关相伴的电位变动而产生的以寄生电容的充放电电流为起因的噪声增大。噪声的增大会给半导体开关SS的稳定动作造成不良影响。
本实施方式的电力转换装置1为，在多层印制配线基板42中，连接于上支路的配线图案与连接于下支路的配线图案被配置在层叠方向AZ上相互不重叠的位置。即，本实施方式的电力转换装置1为，连接于上支路的配线图案与连接于下支路的配线图案在多层印制配线基板41中相互分离配置。
因此，根据本实施方式的电力转换装置1，能够抑制上下支路配线间的寄生电容的增大，降低以寄生电容的充放电电流为起因的噪声。即，根据本实施方式的电力转换装置1，能够减少以印制配线基板的配线图案为起因的噪声引起的半导体开关的误动作。
需要说明的是，在上述的说明中，对电力转换装置1的半导体开关模块成为三并联的情况进行了说明，但是并不局限于此。例如，电力转换装置1也可以具备四并联以上的半导体开关模块。
另外，在上述的说明中，对电力转换装置1是单相两电平逆变器(直流-交流转换装置)的情况进行了说明，但是并不局限于此。例如，电力转换装置1也可以是多相逆变器、三电平逆变器等。
以上，虽然对本发明的实施方式及其变形进行了说明，但是上述实施方式及其变形是作为例子而提出的，没有限定发明的范围。上述实施方式及其变形能够以其它的各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。上述实施方式及其变形包含于发明的范围或主旨，同时包含于权利要求书记载的发明及其等同的范围。而且，上述的各实施方式及其变形可以相互适当组合。

Claims (5)

1.一种电力转换装置，在对半导体开关的导通状态进行控制的驱动电路连接有多个半导体开关，其中，
所述电力转换装置具备：
基准电位彼此相同的多个半导体开关；
驱动电路，其控制多个所述半导体开关的导通状态；以及
多层基板，其配置有将所述驱动电路与多个所述半导体开关分别连接的配线，所述配线包含基准电位配线和导通控制信号配线，
在所述多层基板中，
所述基准电位配线与所述导通控制信号配线在基板的层叠方向上处于重叠的位置但配置于互不相同的层，
关于所述配线中的、从所述驱动电路至所述配线的分支点为止的共用配线部分和从所述分支点至各个所述半导体开关为止的分支配线部分，以使所述共用配线部分的阻抗比所述分支配线部分的阻抗低且使所述分支配线部分的相互的配线阻抗一致的方式配置。
2.根据权利要求1所述的电力转换装置，其中，
所述电力转换装置还具备：
第二半导体开关，其基准电位与所述半导体开关的基准电位不同；以及
第二驱动电路，其控制所述第二半导体开关的导通状态，
在所述多层基板中，
将所述第二驱动电路与所述第二半导体开关连接的第二配线的基准电位配线与导通控制信号配线在基板的层叠方向上处于重叠的位置但配置于互不相同的层，
所述配线与所述第二配线沿所述层叠方向相互重叠的部分的配线长度比如下两者的配线长度短，其一是所述配线的基准电位配线与导通控制信号配线沿所述层叠方向重叠的部分的配线长度，其二是所述第二配线的基准电位配线与导通控制信号配线沿所述层叠方向重叠的部分的配线长度。
3.根据权利要求2所述的电力转换装置，其中，
关于所述配线与所述第二配线沿基板的层叠方向相互重叠的部分，所述配线和所述第二配线中的一方的配线的配线长度与另一方的配线的配线宽度一致。
4.根据权利要求1所述的电力转换装置，其中，
在所述多层基板配置有电源配线，该电源配线供给用于对所述半导体开关的导通状态进行控制的电位，
在所述共用配线部分，在所述基准电位配线与所述电源配线之间或者在所述导通控制信号配线与所述电源配线之间具备电容元件。
5.根据权利要求1～4中任一项所述的电力转换装置，其中，
所述基准电位配线与所述导通控制信号配线沿基板的层叠方向重叠的部分的、所述基准电位配线的配线形状与所述导通控制信号配线的配线形状在所述层叠方向观察下一致。
CN201710607630.9A 2016-09-01 2017-07-24 电力转换装置 Active CN107800303B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016171288A JP6922175B2 (ja) 2016-09-01 2016-09-01 電力変換装置
JP2016-171288 2016-09-01

Publications (2)

Publication Number Publication Date
CN107800303A true CN107800303A (zh) 2018-03-13
CN107800303B CN107800303B (zh) 2020-11-03

Family

ID=61243724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710607630.9A Active CN107800303B (zh) 2016-09-01 2017-07-24 电力转换装置

Country Status (3)

Country Link
US (1) US10608546B2 (zh)
JP (1) JP6922175B2 (zh)
CN (1) CN107800303B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112087862A (zh) * 2019-06-12 2020-12-15 奇景光电股份有限公司 柔性印刷电路以及具有柔性印刷电路的显示模块

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7095462B2 (ja) * 2018-07-31 2022-07-05 富士電機株式会社 ゲート駆動回路および電力変換装置
JP7287107B2 (ja) * 2019-05-17 2023-06-06 株式会社デンソー 電力変換装置
JP7447756B2 (ja) 2020-10-01 2024-03-12 三菱電機株式会社 半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203294A (ja) * 2000-01-18 2001-07-27 Dainippon Printing Co Ltd 半導体装置用多層配線基板
US20030002311A1 (en) * 2001-07-02 2003-01-02 Kazuhisa Mori Power converter
CN1417859A (zh) * 2001-10-30 2003-05-14 株式会社半导体能源研究所 半导体器件
JP2003198146A (ja) * 2001-12-26 2003-07-11 Kyocera Corp 多層配線基板およびこれを用いた電子装置
JP2011062051A (ja) * 2009-09-14 2011-03-24 Denso Corp 電力変換装置
JP2011114995A (ja) * 2009-11-30 2011-06-09 Nidec Shibaura Corp モータ用駆動回路及びそれを備えたモータ
CN103580528A (zh) * 2012-07-30 2014-02-12 发那科株式会社 并联驱动开关元件的电力变换装置
US20160133301A1 (en) * 2014-04-07 2016-05-12 Renesas Electronics Corporation Multilayered semiconductor device
JP2016092864A (ja) * 2014-10-30 2016-05-23 株式会社明電舎 電力変換装置
CN105742278A (zh) * 2014-12-25 2016-07-06 富士电机株式会社 半导体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149648B2 (ja) * 1992-11-18 2001-03-26 富士電機株式会社 半導体変換装置
US7154196B2 (en) * 2003-07-09 2006-12-26 Motorola, Inc. Printed circuit board for a three-phase power device having embedded directional impedance control channels
JP2007189865A (ja) * 2006-01-16 2007-07-26 Mitsubishi Electric Corp 制御装置一体型回転電機
JP4769784B2 (ja) * 2007-11-05 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置
JP5433214B2 (ja) * 2007-12-07 2014-03-05 パナソニック株式会社 モータ駆動回路
JP4668301B2 (ja) * 2008-06-25 2011-04-13 株式会社日立製作所 電力変換装置
FR2937433B1 (fr) * 2008-10-16 2010-11-26 St Microelectronics Sa Circuit d'entree/sortie avec bloc de compensation.
JP2010252490A (ja) 2009-04-14 2010-11-04 Toshiba Corp ゲート駆動基板及び電力変換装置
JP5386246B2 (ja) * 2009-06-26 2014-01-15 パナソニック株式会社 電力変換装置
EP2509061A4 (en) * 2009-12-01 2014-10-08 Sharp Kk ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE
JP2011182591A (ja) * 2010-03-02 2011-09-15 Panasonic Corp 半導体装置
CN104704729B (zh) * 2013-10-02 2016-10-05 三菱电机株式会社 Cr缓冲电路
US10014793B2 (en) * 2014-03-10 2018-07-03 Hitachi, Ltd. Power conversion unit, power converter, and power conversion method
EP3093974B1 (en) * 2014-08-26 2019-02-20 Fuji Electric Co., Ltd. Three-level power conversion device
JP6682824B2 (ja) * 2015-11-25 2020-04-15 富士電機株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203294A (ja) * 2000-01-18 2001-07-27 Dainippon Printing Co Ltd 半導体装置用多層配線基板
US20030002311A1 (en) * 2001-07-02 2003-01-02 Kazuhisa Mori Power converter
CN1417859A (zh) * 2001-10-30 2003-05-14 株式会社半导体能源研究所 半导体器件
JP2003198146A (ja) * 2001-12-26 2003-07-11 Kyocera Corp 多層配線基板およびこれを用いた電子装置
JP2011062051A (ja) * 2009-09-14 2011-03-24 Denso Corp 電力変換装置
JP2011114995A (ja) * 2009-11-30 2011-06-09 Nidec Shibaura Corp モータ用駆動回路及びそれを備えたモータ
CN103580528A (zh) * 2012-07-30 2014-02-12 发那科株式会社 并联驱动开关元件的电力变换装置
US20160133301A1 (en) * 2014-04-07 2016-05-12 Renesas Electronics Corporation Multilayered semiconductor device
JP2016092864A (ja) * 2014-10-30 2016-05-23 株式会社明電舎 電力変換装置
CN105742278A (zh) * 2014-12-25 2016-07-06 富士电机株式会社 半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112087862A (zh) * 2019-06-12 2020-12-15 奇景光电股份有限公司 柔性印刷电路以及具有柔性印刷电路的显示模块
CN112087862B (zh) * 2019-06-12 2021-12-21 奇景光电股份有限公司 柔性印刷电路以及具有柔性印刷电路的显示模块

Also Published As

Publication number Publication date
US20180062533A1 (en) 2018-03-01
JP6922175B2 (ja) 2021-08-18
US10608546B2 (en) 2020-03-31
JP2018038216A (ja) 2018-03-08
CN107800303B (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
CN104838576B (zh) 半导体装置
CN103973131B (zh) 半导体***
CN107800303A (zh) 电力转换装置
CN104205330B (zh) 电力用半导体模块以及电力变换装置
CN102195458B (zh) 低电感功率半导体组件
US8487407B2 (en) Low impedance gate control method and apparatus
CN105391323B (zh) 电力变换装置以及使用该电力变换装置的电梯
CN103779339B (zh) 功率半导体模块
CN206271705U (zh) 包括多个电势面的功率电子开关器件
CN108370220A (zh) 高压功率模块
CN105981274A (zh) 电力用半导体模块
CN104160501B (zh) 开关元件单元
CN103715915B (zh) 三级整流半桥
CN110797328A (zh) 一种功率半导体模块的桥臂单元设计
JP6665456B2 (ja) パワー半導体装置
CN104124877A (zh) 三级变流器半桥
DE112019006529T5 (de) Leistungshalbleitermodul und umsetzungsvorrichtung für elektrische leistung, die es verwendet
US20080150359A1 (en) Semiconductor device and power supply for the same
US6657910B2 (en) Semiconductor device having internal power terminals including a positive power terminal and a negative power terminal
JP2007053371A (ja) ライン要素を備えたパワー半導体モジュール
CN103579146A (zh) 半导体装置
US10381947B2 (en) Power conversion apparatus
CN106298737A (zh) 功率模块封装结构及其制造方法
CN107800304A (zh) 电力转换装置
TW201351589A (zh) 具有內部驅動器ｉｃ之整合式雙電力轉換器封裝

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant