CN105742278A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105742278A
CN105742278A CN201510873959.0A CN201510873959A CN105742278A CN 105742278 A CN105742278 A CN 105742278A CN 201510873959 A CN201510873959 A CN 201510873959A CN 105742278 A CN105742278 A CN 105742278A
Authority
CN
China
Prior art keywords
semiconductor
unit
semiconductor element
semiconductor device
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510873959.0A
Other languages
English (en)
Other versions
CN105742278B (zh
Inventor
仲村秀世
田久保扩
山田隆二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015110447A external-priority patent/JP2016123259A/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105742278A publication Critical patent/CN105742278A/zh
Application granted granted Critical
Publication of CN105742278B publication Critical patent/CN105742278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供在三电平逆变器模块中使额定电流大容量化的同时减小电感的半导体装置。所述半导体装置具备多个半导体单元和将多个半导体单元在电气上并联的连接单元，半导体单元具有：层叠基板，其具有绝缘板和在绝缘板的主表面配置的电路板；多个半导体元件，其背面固定于电路板，并在正面具有主电极；布线部件，其与半导体元件的主电极电连接，其中，通过层叠基板、半导体元件和布线部件在半导体单元的内部构成三电平逆变器电路。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
被称为功率半导体模块的半导体装置作为包含由IGBT(InsulatedGateBipolarTransistor：绝缘栅双极型晶体管)、FWD(FreeWheelingDiode：续流二极管)等半导体元件形成的半导体芯片的电力变换装置而得到广泛应用。
并且，具备三电平逆变器电路的功率半导体模块近年来在风力发电、太阳能发电等追求高效化的领域得到应用(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2012-110095号公报
发明内容
技术问题
在专利文献1的功率半导体模块中，如果从连接用端子施加电压，则电流经过模块内的元件和布线用的导电层从别的连接用端子输出。虽然这样输出的电流容量大，但是由于电流从输入到输出为止的电流路径长，所以难以抑制布线的电感。
此外，除了搭载元件的导电层之外，在层叠基板上还需要布线用的导电层，所以为了实现电流的大容量化，需要具有更大面积的层叠基板。因此，为了大容量化就无法避免功率半导体模块的大型化。此外，由于大型化使电流路径变得更长，因此更加难以抑制布线的电感。
本发明为鉴于这一点完成的，目的在于提供在减小布线的电感的同时，实现了额定电流的大容量化的半导体装置。
技术方案
根据本发明的一个观点，提供的半导体装置具备多个半导体单元和将多个前述半导体单元在电气上并联的连接单元，前述半导体单元具有：层叠基板，其具有绝缘板和在前述绝缘板的主表面配置的电路板；多个半导体元件，其背面固定于前述电路板，并在正面具有主电极；布线部件，其与前述半导体元件的前述主电极电连接，其中，通过前述层叠基板、前述半导体元件和前述布线部件在前述半导体单元的内部构成三电平逆变器电路。
技术效果
根据本发明公开的技术能够在使额定电流大容量化的同时，减小布线的电感。
附图说明
图1是用于说明第一实施方式的半导体装置的图。
图2是示出第二实施方式的半导体装置的图。
图3是示出第二实施方式的半导体装置具备的半导体单元和连接单元的立体图。
图4是示出第二实施方式的半导体装置具备的半导体单元的外观的立体图。
图5是示出第二实施方式的半导体装置具备的半导体单元的图。
图6是示出第二实施方式的半导体装置具备的半导体单元的层叠基板、半导体元件和二极管的图。
图7是示出第二实施方式的半导体装置具有的半导体单元的导电柱相对于层叠基板的连接位置的图。
图8是示出在第二实施方式的半导体装置具备的半导体单元内构成的电路结构的电路图。
图9是示出第三实施方式的半导体装置具有的半导体单元的层叠基板的图。
图10是示出构成电力变换***的电路结构的电路图。
图11是示出在电力变换***中的各半导体芯片所产生的损耗的图。
图12是示出第四实施方式的PWM逆变器的图。
图13是示出第五实施方式的PWM逆变器的图。
图14是示出第六实施方式的PWM转换器的图。
图15是示出第七实施方式的PWM转换器的图。
符号说明
100：半导体装置
110：壳体
120：连接单元
121a～121d：外部端子
122：连接孔
130a、130b：半导体单元
131：层叠基板
132：电路板
133：半导体元件
134：导电柱
135：主端子
136：控制端子
137：印制基板
138：贯通孔
139：绝缘板
140：金属板
具体实施方式
以下，参照附图对实施方式进行说明。
[第一实施方式]
图1是用于说明第一实施方式的半导体装置的图。
图1(A)是半导体装置的剖视图。图1(B)是半导体装置的分解立体图。应予说明，在图1(B)中，省略了壳体的图示。
具备三电平逆变器电路的半导体装置100如图1所示，具备多个(2个)半导体单元130a、130b和将半导体单元130a、130b在电气上并联的连接单元120。进一步地，半导体装置100具备壳体110。
在第一实施方式中示出了使用印制基板作为连接单元120的情况。连接单元120构成为在其内部层叠有多个电路层(省略图示)。并且，连接单元120设置有与各个电路层电连接的外部端子121a～121d。应予说明，外部端子121a～121d为与三电平逆变器的P端子、M端子、N端子、U端子分别对应的端子。
半导体单元130a、130b排列配置在同一平面上，并以覆盖半导体单元130a、130b的方式配置连接单元120。并且，半导体单元130a、130b的主端子135和控制端子136***到连接单元120的连接孔122。并且，主端子135和控制端子136与连接单元120电连接。各主端子135经由连接单元120的各电路层与各外部端子121a～121d电连接。由此，半导体单元130a、130b在电气上并联。
半导体单元130a、130b具有层叠基板131、多个半导体元件133和作为布线部件的印制基板137及多个导电柱134。此外，半导体单元130a、130b还具有主端子135和控制端子136。
层叠基板131具有绝缘板139和电路板132。并且，在绝缘板139的主表面(图中为上表面)配置有电路板132。此外，层叠基板131在绝缘板139的与主表面相反一侧的面具有金属板140。电路板132为导电层被形成为预定形状的电路板。在电路板132固定有主端子135的一端。层叠基板131例如可以使用DCB(DirectCopperBonding：直接铜键合)基板、AMB(ActiveMetalBrazed：活性金属钎焊)基板。
半导体元件133例如为IGBT或功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor：金属氧化物半导体场效应晶体管)等开关元件。半导体元件133的背面通过焊料等接合材料固定于电路板132，且在半导体元件133的正面具有发射极等主电极。应予说明，在半导体元件133为纵向型的IGBT的情况下，在正面还具有栅极，在背面还具有集电极。并且，背面的集电极与电路板132也电连接。应予说明，在半导体装置100中除了作为开关元件的半导体元件133之外，还搭载有SBD(SchottkyBarrierDiode：肖特基势垒二极管)、FWD等二极管(省略图示)。
印制基板137与层叠基板131的绝缘板139的主表面相对配置，在印制基板137的表面和/或内部设置有构成了预定的布线结构的电路层(省略图示)。
导电柱134由柱形状的导电体构成，并将半导体元件133的位于正面的主电极与印制基板137的电路层之间电连接。此外，导电柱134被***固定于印制基板137。此外，别的导电柱134将层叠基板131的电路板132与印制基板137的电路层之间电连接。这样，使用包含了印制基板137和多个导电柱134的布线部件将半导体元件133的主电极与电路板132等之间电连接。
主端子135由柱形状的导电体构成，其一端通过焊料等导电性接合材料固定于电路板132。并且，另一端贯穿印制基板137的贯通孔138向一个方向(图中为上方向)突出。此外，主端子135经由印制基板137的电路层、导电柱134和电路板132与半导体元件133的主电极电连接。此外，别的主端子135与半导体元件133的背面的集电极电连接。并且，主端子135具有将来自连接单元120的电力输入到半导体元件133，并将来自半导体元件133的电力输出到连接单元120的功能。
控制端子136由柱形状的导电体构成，并被***固定于印制基板137，向与主端子135相同的方向(图中为上方向)突出。此外，控制端子136经由印制基板137的电路层和导电柱134与半导体元件133的栅极电连接。并且，控制端子136具有基于来自外部的控制信号，经由印制基板137的电路层和导电柱134向半导体元件133的栅极施加栅极电压的功能。
并且，在各半导体单元130a、130b的内部，分别通过具备电路板132的层叠基板131、多个半导体元件133、具备电路层的印制基板137、多个导电柱134构成三电平逆变器电路。
在这样的半导体装置100中，如果在外部端子121a～121d上连接外部电源并施加电压，则经由连接单元120向并联的各半导体单元130a、130b的主端子135分别施加输入电压。此外，对各半导体单元130a、130b的控制端子136分别施加栅极电压。在半导体单元130a、130b中，输入电压从主端子135经由电路板132施加到半导体元件133的背面的集电极。此外，栅极电压从控制端子136经由印制基板137和导电柱134施加到半导体元件133的正面的栅极。由于在各半导体单元130a、130b中，如前所述分别构成有三电平逆变器电路，所以半导体装置100具有额定电流为各半导体单元130a、130b的额定电流的两倍的三电平逆变器模块的功能。
通过采用这样的构成，与现有技术相比在半导体装置100中能够大幅减小布线的电感。这是因为将半导体单元130a和半导体单元130b并联，使得半导体单元130a、130b整体的电感为一个半导体单元的电感的1/2。因此，即使增加了进行并联连接的连接单元120的电感，与现有技术相比也能够大幅减小装置内部的电感。在此基础上，由于第一实施方式的半导体单元130a、130b采用了印制基板137和多个导电柱134，所以与现有的引线键合方式相比，该半导体单元130a、130b自身的电感还减小了布线***且变短的部分。
此外，进一步地，根据发明人的专心研究得知，在三电平逆变器模块中，减小三电平逆变器电路的P端子-M端子之间和M端子-N端子之间的布线的电感对模块的高效化有效。
并且，在第一实施方式中，各半导体单元130a、130b各自采用由印制基板137和多个导电柱134构成的电气布线。因此，能够减小半导体单元130a、130b内部的四个位置的半导体元件133之间的电感，能够实现三电平逆变器电路的高效化。
此外，通过采用由印制基板137和多个导电柱134构成的电气布线，而不需要在现有技术中被广泛使用的层叠基板131上的布线用的导电层。因此，各半导体单元130a、130b各自的小型化也成为可能。其结果，即使在半导体装置100中，也能够兼顾小型化和大电流容量化。
此外，通过直接在连接单元120设置半导体装置100的外部端子121a～121d，能够减小各半导体单元与各外部端子之间的电感。因此，能够实现更高效的三电平逆变器模块。应予说明，在第一实施方式中，虽然示出了使用印制基板作为连接单元120的例子，但是连接单元120并不限于印制基板。例如，也可以使用总线、引线框架等作为连接单元。如果使用印制基板作为连接单元，则不仅能够应对连接的半导体单元的端子数多的情况等复杂的布线，还能够简单地应对品种多生产量少的电路和形状变更。此外，如果使用总线、引线框架作为连接单元120，则在大量生产中，能够降低部件成本。
[第二实施方式]
利用图2～图8对第二实施方式的半导体装置进行说明。
图2是示出第二实施方式的半导体装置的图，图2(A)是半导体装置的俯视图，图2(B)是沿图2(A)的点划线X-X的剖面图。
图3是示出第二实施方式的半导体装置具备的半导体单元和连接单元的立体图。应予说明，在图3中省略了壳体的图示。
半导体装置1000具有四个半导体单元1300a～1300d和将各半导体单元1300a～1300d在电气上并联的连接单元1200。进一步地，半导体装置1000具有收纳半导体单元1300a～1300d的壳体1100。
在壳体1100的中央部能够以横竖各两列的方式收纳半导体单元1300a～1300d。应予说明，在第二实施方式中，虽然列举了以横竖各两列的方式收纳四个半导体单元1300a～1300d的情况，但是半导体单元的收纳数量和被收纳的半导体单元的配置方法并不限于此种情况。此外，在壳体1100的四个角处分别配置有将半导体装置1000设置于预定位置时所使用的螺纹孔1100a～1100d。
在第二实施方式中，示出使用印制基板作为连接单元1200的情况。在连接单元1200配置有与三电平逆变器模块的P端子、M端子、N端子、U端子分别对应的四个外部端子1210a～1210d。就连接单元1200而言，在其内部层叠有与外部端子1210a～1210d等端子分别电连接的四层电路层(省略图示)。应予说明，连接单元1200的内部还层叠有与控制端子连接的电路层(省略图示)。此外，连接单元1200还设置有连接半导体单元1300a～1300d的主端子和控制端子(后述)的连接孔(省略图示)。
如图3所示，四个半导体单元1300a～1300d排列配置在同一平面上，并以覆盖四个半导体单元1300a～1300d的方式配置连接单元1200。并且，半导体单元1300a～1300d的主端子和控制端子***到连接单元1200的连接孔。半导体单元1300a～1300d的主端子经由连接单元1200的各电路层与各外部端子1210a～1210d电连接。由此，半导体单元1300a～1300d在电气上并联连接。
下面，利用图4对收纳于半导体装置1000的半导体单元1300a～1300d进行说明。
应予说明，以下，以半导体单元1300作为半导体单元1300a～1300d的总称进行表示。此外，以连接端子作为设置于半导体单元1300的主端子和控制端子的总称进行表示。
图4是示出第二实施方式的半导体装置具备的半导体单元的外观的立体图。
半导体单元1300为利用由热固性树脂构成的树脂1310模压成型，并且连接端子1320a～1320p从树脂1310突出。
此外，主端子1320a、1320b与P端子对应，主端子1320e、1320f与N端子对应，主端子1320m、1320n与作为P端子和N端子的中间电位的M端子对应，主端子1320i、1320j与对未图示的负载进行输出的U端子对应。
应予说明，在图4中，虽然图示了利用树脂1310模压成型单个半导体单元1300的情况，但是未必一定要对单个半导体单元1300进行利用树脂1310的模压成型。例如，可以像普通的功率半导体模块那样，在将所有的部件电连接和机械连接后进行凝胶密封。然而，与普通的凝胶密封相比，通过进行利用树脂1310的模压成型，耐压特性提高，此外，功率循环和热循环耐受量等也提高。并且，如果对单个半导体单元1300进行树脂模压，则防止由于异物向内部混入而引起的破损等，因此安装多个时的处理简单。
进一步地，利用图5对半导体单元1300的被树脂1310密封的内部构成进行说明。
图5是示出第二实施方式的半导体装置具备的半导体单元的图。
图5(A)是半导体单元的立体图。图5(B)是图5(A)的箭头方向的侧视图。
半导体单元1300具备层叠基板1330、多个半导体元件1340a～1340d和作为布线部件的印制基板1360及多个导电柱1364a～1364d。
印制基板1360具备由平面形状的树脂构成的树脂层1361和配置于树脂层1361的图5中的正面的导电性的电路层1362a～1362g。
此外，在印制基板1360设置有在印制基板1360的正面侧、背面侧分别突出的多个导电柱1364a～1364d。并且，多个导电柱1364a～1364d与对应的正面的电路层1362a～1362g电连接。
进一步地，导电柱1364a与半导体元件1340a～1340d、二极管1350a～1350l的主电极或栅极电连接。导电柱1364b与层叠基板1330的电路板1332d电连接。导电柱1364c与层叠基板1330的电路板1332b电连接。导电柱1364d与层叠基板1330的电路板1332c电连接。对于导电柱1364a～1364d的详细情况后述。
进一步地，在印制基板1360配置有控制端子1320c、1320d、1320g、1320h、1320k、1320l、1320o、1320p。此外，控制端子1320d、1320h、1320l、1320p分别与电路层1362b、1362d、1362e、1362g电连接。并且，控制端子1320d、1320h、1320l、1320p经由前述各自的电路层和导电柱1364a与半导体元件1340a～1340d的各栅极电连接。
此外，控制端子1320c、1320g、1320k、1320o与半导体元件1340a～1340d的各自的发射极电连接。即，控制端子1320c、1320g、1320k、1320o具有检测从半导体元件1340a～1340d输出的发射极电流的功能。因此，基于检测的发射极电流，可以作为进行过电流检测的发射极检测(senseemitter)端子而利用。
主端子1320a、1320b的一端固定并电连接于层叠基板1330的电路板1332a(后述)。主端子1320e、1320f的一端固定并电连接于层叠基板1330的电路板1332c。主端子1320i、1320j的一端固定并电连接于层叠基板1330的电路板1332b。主端子1320m、1320n的一端固定并电连接于层叠基板1330的电路板1332d。此外，主端子1320a、1320b、1320e、1320f、1320i、1320j、1320m、1320n的另一端贯穿印制基板1360的贯通孔，并向同一方向突出。
下面，利用图6对半导体单元1300具备的层叠基板1330进行说明。
图6是示出第二实施方式的半导体装置具备的半导体单元的层叠基板、半导体元件和二极管的图。
图6(A)是半导体单元的层叠基板的立体图。图6(B)是图6(A)的箭头方向的侧视图。
层叠基板1330具有由陶瓷等构成的绝缘板1331和电路板1332a～1332d。并且，在绝缘板1331的主表面(正面)配置有电路板1332a～1332d。此外，层叠基板1330在绝缘板1331的与主表面相反一侧的面(背面)具有金属板1333。
电路板1332a～1332d由导电材料形成，并相互电绝缘地配置在绝缘板1331的主表面。层叠基板1330例如可以使用DCB基板或AMB基板。
其中，在电路板1332a、1332b配置有作为IGBT的半导体元件1340a、1340b。此外，在电路板1332b、1332d配置有作为反向阻断型IGBT的半导体元件1340c、1340d。应予说明，半导体元件1340a～1340d的背面的集电极通过导电性接合材料与电路板1332a、1332b、1332d电连接。
此外，在电路板1332a、1332b配置有作为SBD的二极管1350a～1350l。应予说明，二极管1350a～1350l的背面的阴极通过导电性接合材料与电路板1332a、1332b电连接。
半导体单元1300通过在这样的层叠基板1330，如图5所示那样设置印制基板1360而构成。
利用图5～图8对此时的导电柱1364a～1364d相对于层叠基板1330的连接位置进行说明。
图7是示出第二实施方式的半导体装置具有的半导体单元的导电柱相对于层叠基板的连接位置的图。
应予说明，图7是图5所示的半导体单元1300的俯视图，对于层叠基板1330的构成以虚线示出。
图8是示出在第二实施方式的半导体装置具备的半导体单元内构成的电路结构的电路图。
多个导电柱1364a与半导体元件1340a～1340d和二极管1350a～1350l的位于正面的电极电连接。具体说来，导电柱1364a分别与半导体元件1340a～1340d的主电极(发射极)和栅极电连接。此外，导电柱1364a分别与二极管1350a～1350l的阳极电连接。
然后，控制端子1320d经由印制基板1360的电路层1362b和导电柱1364a与半导体元件1340a的栅极电连接。于是，如果基于来自外部的控制信号，对控制端子1320d施加栅极电压，则半导体元件1340a的栅极被施加栅极电压，半导体元件1340a从关闭状态(截止状态)变为开启状态(导通状态)。
控制端子1320h经由印制基板1360的电路层1362d和导电柱1364a与半导体元件1340b的栅极电连接。于是，如果基于来自外部的控制信号，对控制端子1320h施加栅极电压，则半导体元件1340b的栅极被施加栅极电压，半导体元件1340b从关闭状态变为开启状态。
控制端子1320l经由印制基板1360的电路层1362e和导电柱1364a与半导体元件1340c的栅极电连接。于是，如果基于来自外部的控制信号，对控制端子1320l施加栅极电压，则半导体元件1340c的栅极被施加栅极电压，半导体元件1340c从关闭状态变为开启状态。
控制端子1320p经由印制基板1360的电路层1362g和导电柱1364a与半导体元件1340d的栅极电连接。于是，如果基于来自外部的控制信号，对控制端子1320p施加栅极电压，则半导体元件1340d的栅极被施加栅极电压，半导体元件1340d从关闭状态变为开启状态。
多个导电柱1364b与层叠基板1330的电路板1332d电连接。即，导电柱1364b将印制基板1360的电路层1362f和层叠基板1330的电路板1332d电连接。
多个导电柱1364c与层叠基板1330的电路板1332b电连接。即，导电柱1364c将印制基板1360的电路层1362a和层叠基板1330的电路板1332b电连接。
导电柱1364d与层叠基板1330的电路板1332c电连接。即，导电柱1364d将印制基板1360的电路层1362c和层叠基板1330的电路板1332c电连接。
这样，通过层叠基板1330、半导体元件1340a～1340d、印制基板1360和导电柱1364a～1364d在半导体单元1300的内部构成图8所示的三电平逆变器电路。
然后，将外部电源的高电位端子与作为P端子的主端子1320a、1320b连接，将外部电源的低电位端子与作为N端子的主端子1320e、1320f连接。此外，在作为M端子的主端子1320m、1320n连接外部电源的中间电位端子。并且，在半导体单元1300的作为输出端子(U端子)的主端子1320i、1320j连接负载(省略图示)。由此，半导体单元1300作为三电平逆变器而发挥功能。
在三电平逆变器中，通常在逆变器输出电压极性为正的情况下，使T1和T3交替地进行开启关闭，并使T4一直处于开启状态，使T2一直处于关闭状态。相反地，在逆变器输出电压极性为负的情况下，使T2和T4交替地进行开启关闭，并使T3一直处于开启状态，使T1一直处于关闭状态。
那么，就半导体元件1340a的集电极而言，从作为P端子的主端子1320a、1320b经由层叠基板1330的电路板1332a施加来自外部电源的输入电压。并且，例如，在上述的输出正的电压极性的情况下，对T1施加开启信号。这样电流从半导体元件1340a的位于正面的发射极输出，该电流成为输出电流。
从半导体元件1340a(T1)的发射极输出的电流经由连接于发射极的导电柱1364a而流入印制基板1360的电路层1362a。进一步地，输出的电流从导电柱1364c流入层叠基板1330的电路板1332b，并从U端子的主端子1320i、1320j输出。
此外，就半导体元件1340d的集电极而言，从作为M端子的主端子1320m、1320n经由层叠基板1330的电路板1332d施加来自外部电源的中间电压。并且，如果将半导体元件1340a(T1)设置为关闭状态，则输出电流转移到处于开启状态的半导体元件1340d(T4)，并从半导体元件1340d的位于正面的发射极输出电流。
从半导体元件1340d(T4)的发射极输出的电流经由连接于发射极的导电柱1364a流入印制基板1360的电路层1362a。进一步地，输出的电流从导电柱1364c流入层叠基板1330的电路板1332b，并从U端子的主端子1320i、1320j输出。
此外，就半导体元件1340b的集电极而言，从作为U端子的主端子1320i、1320j经由层叠基板1330的电路板1332b连接有负载。并且，在逆变器输出负的电压极性的情况下，如果将半导体元件1340b(T2)设置为开启状态，则电流从半导体元件1340b的位于正面的发射极输出。
从半导体元件1340b(T2)的发射极输出的电流经由连接于发射极的导电柱1364a流入印制基板1360的电路层1362c。进一步地，输出的电流从导电柱1364d流入层叠基板1330的电路板1332c，并从N端子的主端子1320e、1320f输出。
此外，就半导体元件1340c(T3)的集电极而言，从作为U端子的主端子1320i、1320j经由层叠基板1330的电路板1332b连接有负载。并且，如果将半导体元件1340b(T2)设置为关闭状态，则输出电流转移到处于开启状态的半导体元件1340c(T3)。
从半导体元件1340c(T3)的发射极输出的电流经由连接于发射极的导电柱1364a流入印制基板1360的电路层1362f。进一步地，输出的电流从导电柱1364b流入层叠基板1330的电路板1332d，并从M端子的主端子1320m、1320n输出。
半导体单元1300通过适当地控制上述各动作，能够将从外部电源输入的直流电力高效地转换为交流电力。
如图2和图3所示，半导体装置1000使用连接单元1200将多个半导体单元1300在电气上并联。这里，将外部电源的高电位端子与连接单元1200的外部端子1210a连接，将外部电源的低电位端子与外部端子1210c连接，将外部电源的中间电位端子与外部端子1210b连接。由此，各半导体单元1300a～1300d的作为P端子的主端子1320a、1320b与外部端子1210a为等电位。此外，各半导体单元1300a～1300d的作为N端子的主端子1320e、1320f与外部端子1210c为等电位。此外，各半导体单元1300a～1300d的作为M端子的主端子1320n、1320m与外部端子1210b为等电位。此外，将从各半导体单元1300a～1300d的作为U端子的主端子1320i、1320j输出的电流合成并从连接单元1200的外部端子1210d输出。应予说明，各半导体单元1300a～1300d的控制端子1320c、1320d、1320g、1320h、1320k、1320l、1320o、1320p也与上述相同，通过设置于连接单元1200的电路层分别并联。并且，并联的各控制端子1320c、1320d、1320g、1320h、1320k、1320l、1320o、1320p与设置于半导体装置1000的多个外部控制端子1220中的每个电连接。
通过采用这样的构成，半导体装置1000与现有技术相比，能够减小布线的电感。
作为具体例，对构造了与专利文献1记载的三电平逆变器模块(除去外部端子等的装置内部的电感：约30nH)相当的三电平逆变器模块的情况进行描述。首先，如果以与该现有模块相同的大小，构造第二实施方式的半导体装置1000，则能够使每个半导体单元1300的内部的电感为约20nH。然后，四个半导体单元1300的整体的电感由于四个半导体单元并联连接，所以为约5nH(＝20nH/4)。另一方面，连接单元1200的电感为10nH左右。即，由于能够使半导体装置1000的内部的电感为约15nH(＝5nH+10nH)，所以与现有技术相比能够大幅减小装置内部的电感。
进一步地，通过采用这样的构成，半导体单元1300能够抑制半导体元件1340a～1340d之间、特别是P端子-M端子之间、M端子-N端子之间的电感。
由此，能够实现三电平逆变器模块的高效化。进一步地，由于在层叠基板1330上不需要布线用的导电层，所以实现了半导体单元1300的小型化。这样，半导体装置1000能够兼顾电流的大容量化与逆变器的高效化。
此外，就半导体装置1000而言，仅预备额定容量所需的数量的半导体单元1300和每个额定容量的连接单元1200，就能够实现电流的大容量化。因此，也能够降低三电平逆变器模块的制造成本。
进一步地，在本实施方式中，多个连接端子1320a～1320p从各半导体单元1300向同一方向突出。由此，将各半导体单元1300在电气上并联的工序仅将各连接端子从一个方向***到连接单元1200的连接孔即可。因此，能够进一步降低三电平逆变器模块的制造成本。
在第二实施方式中，虽然说明了使用IGBT作为半导体元件的情况，但是半导体元件并不限于IGBT，例如，还可以使用功率MOSFET。应予说明，在使用功率MOSFET作为半导体元件的情况下，上述的正面的主电极成为源极，背面的集电极成为漏极。
即，在本申请的说明书和权利要求书中，“集电极”是指开关元件即半导体元件的阳极侧的电极的总称，“发射极”是指开关元件即半导体元件的阴极侧的电极的总称。
此外，在第二实施方式中，半导体元件不仅可以应用硅(Si)半导体元件，还可以应用碳化硅(SiC)半导体元件和/或氮化镓(GaN)半导体元件等宽带隙半导体元件。与Si半导体元件相比，宽带隙半导体元件能够高速开关，如果使用其进行高速开关，则能够减少损耗。进一步地，通过高速开关能够提高载波频率，因此能够对搭载于逆变器模块的线圈和/或电容器等进行小型化。由此，能够实现逆变器模块的小型化和降成本。另一方面，如果进行高速开关，则由于布线的电感使得电压跳变等不良影响变大。然而，由于在第二实施方式中能够减小布线的电感，所以使得有效的高速开关成为可能。
[第三实施方式]
在第一、第二实施方式中，对半导体单元内部的连接到半导体元件和二极管(应予说明，以下内容中有时将他们总称为“半导体芯片”)的布线部件包含多个导电柱和印制基板的情况进行了说明。在第三实施方式中，利用图9对设置于层叠基板的半导体单元内部的连接到半导体芯片的布线部件包含多个引线的情况进行说明。
图9是示出第三实施方式的布线部件包含多个引线的情况的层叠基板的图。
层叠基板2330为与第二实施方式的层叠基板1330相同的构成。具体说来，层叠基板2330具有由陶瓷等构成的绝缘板1331和电路板1332a～1332d，进一步地，具有电路板1332e～1332l。并且，在绝缘板1331的主表面(正面)配置有电路板1332a～1332l。此外，层叠基板2330在绝缘板1331的与主表面相反一侧的面(背面)具有金属板(省略图示)。
电路板1332a～1332l由导电材料形成，并相互电绝缘地配置在绝缘板1331的主表面。层叠基板2330例如可以使用DCB基板或AMB基板。
其中，在电路板1332a、1332b配置有作为IGBT的半导体元件1340a、1340b。此外，在电路板1332b、1332d配置有作为反向阻断型IGBT的半导体元件1340c、1340d。应予说明，半导体元件1340a～1340d的背面的集电极通过导电性接合材料与电路板1332a、1332b、1332d电连接。进一步地，在电路板1332a、1332b、1332d配置有主端子1320a、1320b、1320i、1320j、1320n、1320m。主端子1320a、1320b、1320i、1320j、1320n、1320m也通过导电性接合材料与电路板1332a、1332b、1332d电连接。
此外，在电路板1332a、1332b配置有作为SBD的二极管1350a～1350d、1350g～1350j。应予说明，二极管1350a～1350d、1350g～1350j的背面的阴极通过导电性接合材料与电路板1332a、1332b电连接。
进一步地，在电路板1332c、1332e～1332l配置有主端子1320e、1320f和控制端子1320h、1320g、1320k、1320l、1320p、1320o、1320c、1320d。此外，主端子1320e、1320f和控制端子1320h、1320g、1320k、1320l、1320p、1320o、1320c、1320d也通过导电性接合材料与电路板1332c、1332e～1332l电连接。
半导体元件1340a～1340d和二极管1350a～1350d、1350g～1350j通过引线1365电连接。
具体说来，半导体元件1340a的栅极与电路板1332l通过引线1365连接，半导体元件1340a的发射极与电路板1332b、1332k通过引线1365连接。半导体元件1340b的栅极与电路板1332e通过引线1365连接，半导体元件1340b的发射极与电路板1332c、1332f通过引线1365连接。半导体元件1340c的栅极与电路板1332h通过引线1365连接，半导体元件1340c的发射极与电路板1332d、1332g通过引线1365连接。半导体元件1340d的栅极与电路板1332i通过引线1365连接，半导体元件1340d的发射极与电路板1332b、1332j通过引线1365连接。进一步地，二极管1350a～1350d的阳极通过引线1365连接于电路板1332b。二极管1350g～1350j的阳极通过引线1365连接于电路板1332c。
具有这样的构成的层叠基板2330与第二实施方式相同，利用由热固性树脂构成的树脂进行模压成型，并且连接端子1320a～1320p从树脂突出从而构成半导体单元。
在这样的半导体单元中，将外部电源的高电位端子与作为P端子的主端子1320a、1320b连接，将外部电源的低电位端子与作为N端子的主端子1320e、1320f连接。此外，将外部电源的中间电位端子与作为M端子的主端子1320m、1320n连接。并且，将负载(省略图示)与半导体单元的作为输出端子(U端子)的主端子1320i、1320j连接。由此，半导体单元与第二实施方式的半导体单元1300同样地，作为三电平逆变器而发挥功能。
[第四实施方式]
首先，利用图10对由半导体装置构成的各种各样的电力变换***进行说明。
应予说明，在第四实施方式以后的实施方式中，以使用第二实施方式的半导体单元1300的情况为例进行说明。可是，并不限于这种情况，也可以应用像第三实施方式那样使用引线作为布线部件的情况。
图10是示出构成电力变换***的电路结构的电路图。
图10(A)表示不间断电源装置1400，图10(B)和图10(C)分别表示太阳能发电用的逆变装置2400和3400。
不间断电源装置1400，如图10(A)所示，由PWM(PulseWidthModulation：脉宽调制)转换器1410、直流电源1420和PWM逆变器1430构成。
PWM转换器1410使用半导体装置1000，所述半导体装置1000包含以构成转换器电路的方式布线的半导体单元1300。PWM转换器1410由三个桥臂构成。具有半导体元件T1(1340a)与二极管D1(1350a～1350f)并联的桥臂(上桥臂)和半导体元件T2(1340b)与二极管D2(1350g～1350l)并联的桥臂(下桥臂)。进一步地，具有半导体元件T3、T4(1340c、1340d)反向并联的桥臂(中间桥臂)。
直流电源1420的电容器C1、C2串联连接。
PWM逆变器1430使用半导体装置1000，所述半导体装置1000包含以构成逆变器电路的方式布线的半导体单元1300。PWM逆变器1430也与PWM转换器1410相同，由三个桥臂构成。具有半导体元件T1(1340a)与二极管D1(1350a～1350f)并联的桥臂(上桥臂)和半导体元件T2(1340b)与二极管D2(1350g～1350l)并联的桥臂(下桥臂)。进一步地，具有半导体元件T3、T4(1340c、1340d)反向并联的桥臂(中间桥臂)。
对于这样的不间断电源装置1400，如果向PWM转换器1410输入商用电源，则由PWM转换器1410临时控制的直流被直流电源1420整流并输入。然后，由PWM逆变器1430将来自直流电源1420的直流再次逆变换为交流并将电力提供给负载。
太阳能发电用的逆变装置2400，如图10(B)所示，具有升压斩波器2410、直流电源2420和PWM逆变器2430。
太阳能面板2500在受太阳光照射时发电并输出电流(直流)。
升压斩波器2410将从太阳能面板2500输出的电压放大并稳定化。这样的升压斩波器2410具有电感器L1、二极管D5、功率MOSFET等半导体元件T5和与半导体元件T5并联的二极管D6。
这样的太阳能发电用的逆变装置2400利用升压斩波器2410使受太阳光照射的太阳能面板2500所产生的电压稳定化，并被直流电源2420整流并输入。然后，由PWM逆变器2430将来自直流电源2420的直流逆变换为交流并将电力提供给负载。
应予说明，太阳能发电用的逆变装置2400用于家庭用等低电压***的情况比较多。
太阳能发电用的逆变装置3400为在大型等大规模***中使用的逆变装置。由于关联***的电压高，所以不具备逆变装置2400那样的升压斩波器2410。这样的太阳能发电用的逆变装置3400，如图10(C)所示，与逆变装置2400同样地具有直流电源3420和PWM逆变器3430，进一步地，具有升压变压器TR1。
这样的太阳能发电用的逆变装置3400通过直流电源3420将受太阳光照射的太阳能面板3500所产生并输出的直流整流并输入。然后，由PWM逆变器3430将来自直流电源3420的直流逆变换为交流。然后，由升压变压器TR1变换为所期望的大小的电压并将电力提供给负载。
下面，利用图11对构成这样的电力变换***的各半导体装置中的各半导体芯片所产生的损耗进行说明。
图11(A)表示不间断电源装置1400的PWM逆变器1430和逆变装置2400的PWM逆变器2430的各半导体芯片所产生的损耗。此外，图11(B)表示不间断电源装置1400的PWM转换器1410的各半导体芯片所产生的损耗。进一步地，图11(C)表示逆变装置3400的PWM逆变器3430的各半导体芯片所产生的损耗。应予说明，各半导体芯片所产生的损耗有电流通过时的导通损耗和开通动作、关断动作和反向恢复动作时产生的开关损耗。图11为使用了相同的输出电流、开关频率的情况，各损耗以全部的合计损耗为100％进行归一化。
在PWM逆变器1430和PWM逆变器2430中，如图11(A)所示，在三种半导体芯片中，上、下桥臂的IGBT(半导体元件T1、T2)的损耗最大，上、下桥臂的FWD(二极管D1、D2)的损耗最小。这是因为在PWM逆变器1430中，通常为0.9～1.0的高功率因数，因此上、下桥臂的FWD和中间桥臂的反向阻断型IGBT的导通率小，主要的损耗源为上、下桥臂的IGBT。
在PWM转换器1410中，如图11(B)所示，在三种半导体芯片中，上、下桥臂的FWD(二极管D1、D2)的损耗比中间桥臂的反向阻断型IGBT(半导体元件T3、T4)的损耗大，上、下桥臂的IGBT(半导体元件T1、T2)的损耗大致为零。在PWM转换器1410中，通过上、下桥臂的FWD和中间桥臂的反向阻断型IGBT来进行升压动作。因此，在上、下桥臂的FWD和/或中间桥臂的反向阻断型IGBT的损耗为主导性的。
在逆变装置3400的PWM逆变器3430中，如图11(C)所示，在三种半导体芯片中，上、下桥臂的IGBT(半导体元件T1、T2)和中间桥臂的反向阻断型IGBT(半导体元件T3、T4)的损耗比上、下桥臂的FWD(二极管D1、D2)的损耗大。PWM逆变器3430中，上、下桥臂的IGBT(半导体元件T1、T2)的导通率下降，中间桥臂的反向阻断型IGBT(半导体元件T3、T4)的导通率上升。因此，与PWM逆变器1430相比，PWM逆变器3430的中间桥臂的反向阻断型IGBT的损耗比率变大。
这样，基于图11得知第一～第三实施方式中的半导体装置根据其用途和/或使用条件的不同，半导体单元内部的各个半导体芯片所产生的损耗不同。此外，在第一～第三实施方式中的半导体装置中，如果将多个半导体单元设定在预定的位置，则根据各半导体芯片的配置位置、工作条件，会有仅特定的半导体芯片发热且半导体装置的发热出现不均匀的情况。发热出现不均匀的情况有可能导致在发热集中的位置处半导体装置的温度上升。
于是，根据半导体装置的用途、使用条件等配置多个半导体单元，以抑制半导体装置的发热不均匀的产生。
以下，利用图12对将半导体装置作为PWM逆变器1430(或PWM逆变器2430)使用的情况(与图11(A)对应)进行说明。
图12是示出第四实施方式的PWM逆变器1430中的各半导体单元的配置的俯视图。
PWM逆变器1430配置有例如四个第二实施方式的半导体单元1300a～1300d。应予说明，在图12中仅表示出配置于半导体单元1300a～1300d的半导体芯片(半导体元件和二极管)。此外，仅对半导体单元1300a的半导体芯片标记符号，其他半导体单元1300b～1300d的半导体芯片的符号省略。
PWM逆变器1430，如图11(A)所示，上、下桥臂的IGBT(半导体元件T1、T2)的损耗最大，然后，中间桥臂的反向阻断型IGBT(半导体元件T3、T4)的损耗大。因此，在PWM逆变器1430中，上、下桥臂的IGBT(半导体元件T1、T2)的发热最大，然后，中间桥臂的反向阻断型IGBT(半导体元件T3、T4)的发热大。
于是，在PWM逆变器1430中，以使半导体元件T1、T2在外侧，半导体元件T3、T4在内侧的方式配置半导体单元1300a～1300d。具体说来，在半导体单元1300a、1300b中，以使半导体元件T1、T2位于图中左侧(外侧)，半导体元件T3、T4位于图中右侧(内侧)的方式配置。此外，在半导体单元1300c、1300d中，以使半导体元件T1、T2位于图中右侧(外侧)，半导体元件T3、T4位于图中左侧(内侧)的方式配置。
这样，在本实施方式的PWM逆变器1430中以使发热量大的半导体元件T1、T2位于PWM逆变器1430的外侧的方式旋转地配置了半导体单元1300a～1300d。由此，使PWM逆变器1430的发热位置分散，从而抑制PWM逆变器1430的温度上升。因此，能够进一步地实现可靠性高的PWM逆变器1430。
[第五实施方式]
在第五实施方式中，利用图13对在将半导体装置作为PWM逆变器1430使用的情况下，使半导体单元1300a～1300d的配置与第四实施方式不同的情况进行说明。
图13是示出第五实施方式的PWM逆变器1430中的各半导体单元的配置的俯视图。
第五实施方式的PWM逆变器1430与第四实施方式同样地配置有例如四个半导体单元1300a～1300d。并且，第五实施方式的PWM逆变器1430为将第四实施方式的PWM逆变器1430的半导体单元1300b、1300c分别向图中逆时针方向旋转90度而得到的。
在第五实施方式中，由于半导体单元1300a～1300d为依次逐个在前者的基础上旋转90度的状态，所以能够防止在半导体单元1300a～1300d之间半导体元件T1、T2相邻。因此，PWM逆变器1430的发热位置进一步被分散，能够实现更高可靠性的PWM逆变器1430。
[第六实施方式]
在第六实施方式中，利用图14对将半导体装置作为不间断电源装置1400的PWM转换器1410使用的情况进行说明。
图14是示出第六实施方式的PWM转换器1410中的各半导体单元的配置的俯视图。
在PWM转换器1410中配置有例如四个第二实施方式的半导体单元1300a～1300d。
PWM转换器1410，如图11(B)所示，上、下桥臂的FWD(二极管D1、D2)和中间桥臂的反向阻断型IGBT(半导体元件T3、T4)的损耗大。此外，上、下桥臂的IGBT(半导体元件T1、T2)的损耗大致为零。因此，在PWM转换器1410中，上、下桥臂的FWD(二极管D1、D2)和中间桥臂的反向阻断型IGBT(半导体元件T3、T4)的发热大，上、下桥臂的IGBT(半导体元件T1、T2)的发热大致为零。
于是，在本实施方式的PWM转换器1410中，以二极管D1、D2和半导体元件T3、T4位于外侧，半导体元件T1、T2位于内侧的方式配置半导体单元1300a～1300d。
具体说来，在半导体单元1300a、1300b中，以使半导体元件T3、T4和二极管D1、D2位于图中左侧(外侧)，半导体元件T1、T2位于图中右侧(内侧)的方式配置。此外，在半导体单元1300c、1300d中，以使半导体元件T3、T4和二极管D1、D2位于图中右侧(外侧)，半导体元件T1、T2位于图中左侧(内侧)的方式配置。
这样，在本实施方式的PWM转换器1410中，以使发热多的二极管D1、D2和半导体元件T3、T4位于PWM转换器1410的外侧的方式旋转地配置了半导体单元1300a～1300d。由此，PWM转换器1410的发热位置被分散，从而抑制PWM转换器1410的温度上升。因此，能够进一步地实现高可靠性的PWM转换器1410。
应予说明，对于第六实施方式的PWM转换器1410也可以与第五实施方式的PWM逆变器1430同样地将半导体单元1300b、1300c分别向图中逆时针旋转90度。
此外，逆变装置3400的PWM逆变器3430，如图11(C)所示，中间桥臂的反向阻断型IGBT(半导体元件T3、T4)和上、下桥臂的IGBT(半导体元件T1、T2)比上、下桥臂的FWD(二极管D1、D2)损耗大。因此，PWM逆变器3430的半导体单元1300a～1300d也能够通过像图14那样配置来抑制温度上升。
[第七实施方式]
在第七实施方式中，利用图15对将半导体装置作为PWM转换器1410使用，并使半导体单元1300a～1300d的各半导体芯片的配置与第六实施方式不同的情况进行说明。
图15是示出第七实施方式的PWM转换器1410中的各半导体单元的配置的俯视图。
在第七实施方式的PWM转换器1410中配置有例如四个第二实施方式的半导体单元1300a～1300d。应予说明，图15中也仅表示出配置于半导体单元1300a～1300d的半导体芯片(半导体元件和二极管)。此外，仅对半导体单元1300a的半导体芯片标记符号，其他半导体单元1300b～1300d的半导体芯片的符号省略。
和已述的一样，基于图11(B)可以认为在不间断电源装置1400的PWM转换器1410中，上、下桥臂的FWD(二极管D1、D2)的发热比中间桥臂的反向阻断型IGBT(半导体元件T3、T4)的发热大，上、下桥臂的IGBT(半导体元件T1、T2)的发热大致为零。
于是，在第七实施方式的PWM转换器1410中，将半导体单元1300a～1300d中的二极管D1、D2和半导体元件T1、T2的配置位置分别进行更换。进一步地，以使二极管D1、D2位于外侧，半导体元件T3、T4位于内侧的方式配置半导体单元1300a～1300d。
具体说来，在将二极管D1、D2和半导体元件T1、T2的配置位置分别进行了更换的半导体单元1300a、1300b中，以使二极管D1、D2位于图中左侧(外侧)、半导体元件T3、T4位于图中右侧(内侧)的方式进行配置。此外，在将二极管D1、D2和半导体元件T1、T2的配置位置分别进行了更换的半导体单元1300c、1300d中，以使二极管D1、D2位于图中右侧(外侧)，半导体元件T3、T4位于图中左侧(内侧)的方式进行配置。
在本实施方式的PWM转换器1410中，与第六实施方式同样地以使发热多的二极管D1、D2相比于半导体元件T3、T4位于PWM转换器1410的外侧的方式旋转地配置了半导体单元1300a～1300d。由此，PWM转换器1410的发热位置被分散，从而抑制PWM转换器1410的温度上升。因此，能够进一步地实现高可靠性的PWM转换器。
应予说明，第一～第七实施方式为一个例子，但并不限于此。例如，虽然在第一实施方式中以两个半导体单元为例进行了说明，在第二～第七实施方式中以四个半导体单元为例进行了说明，但是半导体单元可以是三个或五个以上。
此外，就多个半导体单元而言，不需要全部为相同的内部结构，内部结构也可以为线对称或点对称那样的结构。
此外，安装于半导体单元的半导体元件并不是在各个桥臂使用一个芯片，也可以并联多个芯片从而实现大容量化。
此外，半导体单元的布线部件，例如可以应用引线框架等。
此外，一个半导体单元可以具备多个层叠基板。
应予说明，在第一～第七实施方式中，虽然对在中间桥臂使用具有反向耐压的反向阻断型IGBT的情况进行了说明，但是也可以将双向开关用于中间桥臂，所述双向开关通过将由通常的IGBT和FWD反向并联得到的电路进一步进行反向串联而得到。
此外，虽然半导体装置的结构为单相的桥接结构，但是也可以将三相或三相以上的多相统一置于内部。

Claims (13)

1.一种半导体装置，其特征在于，具备多个半导体单元和将多个所述半导体单元在电气上并联的连接单元，
所述半导体单元具有：
层叠基板，其具有绝缘板和在所述绝缘板的主表面配置的电路板；
多个半导体元件，其背面固定于所述电路板，并在正面具有主电极；
布线部件，其与所述半导体元件的所述主电极电连接，
其中，通过所述层叠基板、所述半导体元件和所述布线部件，在所述半导体单元的内部构成三电平逆变器电路。
2.根据权利要求1所述的半导体装置，其特征在于，
所述布线部件包括：
印制基板，其与所述层叠基板的所述绝缘板的主表面相对配置；
多个导电柱，其将所述印制基板与所述半导体元件的所述主电极之间电连接。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述连接单元具有多个外部端子。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，多个所述半导体单元大致排列配置在同一平面，
所述连接单元覆盖排列配置的多个所述半导体单元。
5.根据权利要求2～4中任一项所述的半导体装置，其特征在于，
所述半导体单元还具有一端固定于所述层叠基板的所述电路板、另一端从所述印制基板的贯通孔向同一方向突出的多个主端子，
多个所述主端子的另一端被分别***到所述连接单元，使所述连接单元与所述半导体单元在电气上并联。
6.根据权利要求2～5中任一项所述的半导体装置，其特征在于，所述连接单元为另外的印制基板或总线。
7.根据权利要求2～6中任一项所述的半导体装置，其特征在于，所述半导体单元的所述半导体元件、所述印制基板和所述导电柱通过热固性树脂进行密封。
8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，还具备：收纳多个所述半导体单元的壳体。
9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，所述半导体元件在背面设置集电极，所述电路板与所述集电极电连接。
10.根据权利要求1所述的半导体装置，其特征在于，所述布线部件包括与所述半导体元件的所述主电极连接的多个引线。
11.根据权利要求1所述的半导体装置，其特征在于，根据所述半导体元件的动作时的损耗配置所述半导体单元，使得发热的所述半导体元件分散配置。
12.根据权利要求11所述的半导体装置，其特征在于，以使所述损耗最大的所述半导体元件位于所述半导体装置的外周侧的方式配置所述半导体单元。
13.根据权利要求11所述的半导体装置，其特征在于，根据所述损耗将所述半导体元件配置于所述半导体单元，使得发热的所述半导体元件位于所述半导体装置的外周侧。
CN201510873959.0A 2014-12-25 2015-12-03 半导体装置 Active CN105742278B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014263278 2014-12-25
JP2014-263278 2014-12-25
JP2015-110447 2015-05-29
JP2015110447A JP2016123259A (ja) 2014-12-25 2015-05-29 半導体装置

Publications (2)

Publication Number Publication Date
CN105742278A true CN105742278A (zh) 2016-07-06
CN105742278B CN105742278B (zh) 2020-01-07

Family

ID=56116980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510873959.0A Active CN105742278B (zh) 2014-12-25 2015-12-03 半导体装置

Country Status (3)

Country Link
US (1) US10123443B2 (zh)
CN (1) CN105742278B (zh)
DE (1) DE102015224431B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107800303A (zh) * 2016-09-01 2018-03-13 富士电机株式会社 电力转换装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015000156T5 (de) * 2014-04-14 2016-06-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6354392B2 (ja) * 2014-07-03 2018-07-11 株式会社デンソー 半導体装置
EP3093974B1 (en) * 2014-08-26 2019-02-20 Fuji Electric Co., Ltd. Three-level power conversion device
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102015217426A1 (de) * 2015-09-11 2017-03-16 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
EP3145286B1 (en) * 2015-09-15 2019-05-01 ABB Schweiz AG Heat dissipation in power electronic assemblies
JP6908528B2 (ja) * 2015-12-11 2021-07-28 ローム株式会社 半導体装置
DE112017004153T5 (de) 2016-08-19 2019-05-02 Rohm Co., Ltd. Halbleitervorrichtung
DE102017100528A1 (de) * 2017-01-12 2018-07-12 Danfoss Silicon Power Gmbh Leistungsmodul mit optimierter Anschlussstiftanordnung
DE102017100530A1 (de) * 2017-01-12 2018-07-12 Danfoss Silicon Power Gmbh Drei-Stufen-Leistungsmodul
CN109417354B (zh) 2017-01-18 2021-03-19 富士电机株式会社 三电平逆变器
DE112018002101T5 (de) * 2017-04-19 2020-02-20 Mitsubishi Electric Corporation Halbleitermodul und Leistungswandlergerät
EP3462822A1 (de) * 2017-09-29 2019-04-03 Siemens Aktiengesellschaft Elektrischer umrichter
EP3751605A1 (de) * 2019-06-11 2020-12-16 Siemens Aktiengesellschaft Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
JP2021064674A (ja) * 2019-10-11 2021-04-22 富士電機株式会社 半導体装置
EP3955717A1 (de) * 2020-08-14 2022-02-16 Siemens Aktiengesellschaft Multilevel-stromrichter mit optimierter topologie
DE102021103472A1 (de) 2021-02-15 2022-08-18 Bayerische Motoren Werke Aktiengesellschaft Schaltanordnung für einen mehrphasigen Inverter
EP4050650A1 (en) * 2021-02-25 2022-08-31 Infineon Technologies AG Power semiconductor module arrangement
DE102021208772B4 (de) 2021-08-11 2024-05-16 Zf Friedrichshafen Ag Halbbrücke für einen Inverter zum Betreiben eines Elektrofahrzeugantriebs, Leistungsmodul umfassend mehrere Halbbrücken, Inverter, Verfahren zum Herstellen eines Inverters

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127277A1 (en) * 2008-11-27 2010-05-27 Mitsubishi Electric Corporation Semiconductor module
US20120119256A1 (en) * 2010-11-16 2012-05-17 Fuji Electric Co., Ltd. Power semiconductor module
US20120241953A1 (en) * 2010-01-05 2012-09-27 Fuji Electric Co., Ltd Unit for semiconductor device and semiconductor device
CN203217042U (zh) * 2013-03-28 2013-09-25 北京格林科电技术有限公司 三电平逆变器双路实时绝缘检测电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5446541B2 (ja) 2009-07-24 2014-03-19 富士電機株式会社 電力変換装置
JP5488244B2 (ja) 2010-06-18 2014-05-14 富士電機株式会社 パワー半導体モジュール
JP6102297B2 (ja) 2013-02-06 2017-03-29 富士電機株式会社 半導体装置
CN105900328B (zh) * 2014-01-06 2018-11-06 东芝三菱电机产业***株式会社 功率转换装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127277A1 (en) * 2008-11-27 2010-05-27 Mitsubishi Electric Corporation Semiconductor module
US20120241953A1 (en) * 2010-01-05 2012-09-27 Fuji Electric Co., Ltd Unit for semiconductor device and semiconductor device
US20120119256A1 (en) * 2010-11-16 2012-05-17 Fuji Electric Co., Ltd. Power semiconductor module
CN203217042U (zh) * 2013-03-28 2013-09-25 北京格林科电技术有限公司 三电平逆变器双路实时绝缘检测电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107800303A (zh) * 2016-09-01 2018-03-13 富士电机株式会社 电力转换装置

Also Published As

Publication number Publication date
DE102015224431B4 (de) 2022-03-24
US10123443B2 (en) 2018-11-06
CN105742278B (zh) 2020-01-07
DE102015224431A1 (de) 2016-06-30
US20160192495A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
CN105742278A (zh) 半导体装置
EP3093974B1 (en) Three-level power conversion device
US11532538B2 (en) Component structure, power module and power module assembly structure
US8300443B2 (en) Semiconductor module for use in power supply
US7881086B2 (en) Power conversion device and fabricating method for the same
US6836006B2 (en) Semiconductor module
CN107644857B (zh) 多器件功率模块的信号引脚布局
JP6835144B2 (ja) 半導体ユニット、半導体装置および無停電電源装置
CN107493687B (zh) 电力转换装置
JP5132175B2 (ja) 電力変換装置
CN107155372A (zh) 半桥功率半导体模块及其制造方法
CN104205330A (zh) 电力用半导体模块以及电力变换装置
CN102110680A (zh) 具有降低电感的功率模块组件
CN111106098B (zh) 一种低寄生电感布局的功率模块
JP2018067657A (ja) 半導体モジュール
CN109428498B (zh) 组件结构、功率模块及功率模块组装结构
US20130280588A1 (en) Battery module having reduced total inductance
JP2016523069A (ja) パワーモジュール、電力変換装置及びパワーモジュールを備えた駆動装置
CN104124877A (zh) 三级变流器半桥
US20150326221A1 (en) Switching element unit
CN108701689B (zh) 功率半导体模块
US20160295690A1 (en) Semiconductor device
CN109768039A (zh) 一种双面散热功率模块
US10554123B2 (en) Power converter with a parallel flat plate conductor electrically connected with a capacitor and a power module
US10304770B2 (en) Semiconductor device with stacked terminals

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant