JP3149648B2 - 半導体変換装置 - Google Patents

半導体変換装置

Info

Publication number
JP3149648B2
JP3149648B2 JP28541893A JP28541893A JP3149648B2 JP 3149648 B2 JP3149648 B2 JP 3149648B2 JP 28541893 A JP28541893 A JP 28541893A JP 28541893 A JP28541893 A JP 28541893A JP 3149648 B2 JP3149648 B2 JP 3149648B2
Authority
JP
Japan
Prior art keywords
circuit
individual
potential line
wiring pattern
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28541893A
Other languages
English (en)
Other versions
JPH06237574A (ja
Inventor
徳保 寺沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP28541893A priority Critical patent/JP3149648B2/ja
Publication of JPH06237574A publication Critical patent/JPH06237574A/ja
Application granted granted Critical
Publication of JP3149648B2 publication Critical patent/JP3149648B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、ブリッジ回路構成さ
れた主回路に半導体スイッチング素子を備えている半導
体変換装置に係わり、半導体スイッチング素子にスイッ
チング動作を行わせる駆動信号を送出する駆動回路の回
路構成と、駆動回路をプリント配線基板上に搭載する際
に用いられる配線パターンの構成に関する。
【0002】
【従来の技術】ブリッジ回路構成された主回路に半導体
スイッチング素子を備えて、直流および交流を相互に変
換して負荷に供給する半導体変換装置が、インバータ等
として電力応用分野を初めとする広い分野ですでに使用
されている。このような半導体変換装置として、直流を
可変周波数の3相交流に変換する3相インバータの一般
の回路例を図3に示す。本例による3相インバータは、
3相ブリッジ回路構成を有し、直流の主電源(Vd)を
用いて電動機9に3相交流電圧を供給する半導体変換装
置である。この3相インバータは、3相交流電圧の高電
位側を制御する上側辺回路部10と、3相交流電圧の低
電位側を制御する下側辺回路部30とから構成されてい
る。
【0003】上側辺回路部10は、主回路と駆動回路と
を備えている。回路部10の主回路は、U,V,Wの各
辺にそれぞれ設けられた半導体スイッチング素子として
の周知のバイポーラ型のトランジスタ20〜22で構成
されている。回路部10の駆動回路は、それぞれのトラ
ンジスタ20〜22にスイッチング動作を行わせるため
の駆動信号を、それぞれ個別に送出する個別駆動回路1
4〜16(図中には、DU 〜DW の符号を付した。)で
構成されている。それぞれの個別駆動回路14〜16に
は、外部からそれぞれ互いに絶縁された直流補助電源1
7〜19、および、図示しない制御信号等が入力され
る。
【0004】下側辺回路部30も上側辺回路部10とほ
ぼ同様の構成を備えている。回路部30の主回路は、
X,Y,Zの各辺にそれぞれ設けられた半導体スイッチ
ング素子としての周知のバイポーラ型のトランジスタ4
0〜42で構成されている。回路部30の駆動回路は、
それぞれのトランジスタ40〜42にスイッチング動作
を行わせるための駆動信号を、それぞれ個別に送出する
個別駆動回路34〜36(図中には、DX 〜DZ の符号
を付した。)で構成されている。個別駆動回路34〜3
6には、外部から共通の直流補助電源37、および、図
示しない制御信号等が入力される。
【0005】この回路構成を備える図3に示した3相イ
ンバータには、直流主電源(Vd)から正極側の主回路
ライン100および負極側の主回路ライン101を通
し、直流側主電流(IC )が供給される。トランジスタ
20〜22および40〜42がスイッチング動作を行う
ことで、直流側主電流(IC )は、直流主電源(Vd)
の正極→主回路ライン100→トランジスタ20〜22
の内のいずれかのトランジスタ→電動機9→トランジス
タ40〜42の内のいずれかのトランジスタ→主回路ラ
イン101→直流主電源(Vd)の負極、の経路で通流
し、電動機9に3相交流電圧を供給するのである。
【0006】このような回路構成の3相インバータは、
図4に示すような2枚の回路基板を用いて構成されるこ
とが多い。すなわち、トランジスタ20〜22および4
0〜42による主回路は、これらの機能を有する半導体
チップ4が搭載された主回路基板3に構成される。ま
た、個別駆動回路14〜16および34〜36は、これ
らの個別駆動回路が一体に搭載された回路基板である駆
動回路基板5に構成される。主回路基板3と駆動回路基
板5は、共に、ケース1および良好な熱伝導性を備える
ベース2を備えて構成された容器の内部に収容される。
これ等の主回路基板3と駆動回路基板5との間は、内部
接続リード6により相互に接続される。また、駆動回路
基板5には外部接続リード7を介して、外部から制御信
号および補助電源17〜19、37が供給される。
【0007】ところで、従来例の3相インバータでは、
駆動回路基板5は、図5に示すように構成されることが
多い。すなわち、駆動回路基板5は、両面プリント配線
基板を用い、個別駆動回路14〜16および個別駆動回
路34〜36は、共に、駆動回路基板5の表面5a側に
搭載されている。ところで、個別駆動回路14〜16で
は、それぞれの接地電位は、上側辺回路部10の備える
トランジスタ20〜22のそれぞれのエミッタに接続さ
れている。このために、個別駆動回路14〜16を搭載
する配線パターン11〜13は、両面プリント配線基板
の箔状をした表面5a側の導体に、それぞれ別個の配線
パターンとして形成される。その際、個別駆動回路1
4,15に対する配線パターン11,12は、接続リー
ド6,7と接続し合う端子部も含めて一体に形成され
る。しかし、個別駆動回路16に対する配線パターン1
3は、接続リード6,7と接続し合う端子部につながる
部分を、配線パターン51として構造上分離して形成し
ている。そして、配線パターン51は、両面プリント配
線基板の箔状をした裏面5b側の導体を用いて形成して
いる。
【0008】また、個別駆動回路34〜36では、それ
ぞれの接地電位は、下側辺回路部30が備えるトランジ
スタ40〜42のそれぞれのエミッタが共に接続されて
いるライン45に接続されている。このライン45は、
負極側の共通の基準電位である接地電位を規定するため
の、共通の接地電位ラインである。このために、個別駆
動回路34〜36は、共通の配線パターン31に搭載さ
れている。配線パターン31は、また、両面プリント配
線基板の箔状をした表面5a側の導体を用いて形成され
ている。その際、配線パターン31は、接続リード6,
7と接続し合う端子部につながる部分を、配線パターン
52として構造上分離して形成している。配線パターン
52は、両面プリント配線基板の箔状をした裏面5b側
の導体を用いて形成されている。
【0009】すなわち、図5に示した従来例の駆動回路
基板5は、その両面5a,5bに配線パターンを配置し
ている。しかし、両面プリント配線基板を用いているの
で、それぞれの個別駆動回路14〜16の相互間、およ
び、個別駆動回路14〜16と配線パターン31で一括
された個別駆動回路34〜36との間は、必要な電気絶
縁は十分に保持されている。
【0010】ところで、図3による回路構成を備える3
相インバータは、直流主電源(Vd)を3相交流に変換
するために、上側辺のトランジスタ20〜22および下
側辺のトランジスタ40〜42は、制御信号に対応する
周期により、交互にスイッチング動作を行う。その際、
上側辺のそれぞれのトランジスタ20〜22は、3相交
流を平衡3相交流とするために、互いに120°の電気
角に相当する時間差でスイッチング動作を行うのが一般
である。また、下側辺のそれぞれのトランジスタ40〜
42の間でも同様に動作を行う。さらに、上側辺のトラ
ンジスタ20〜22の群と、下側辺のトランジスタ40
〜42の群との間は、相対するトランジスタ同志、例え
ばトランジスタ20とトランジスタ40は、同時にオン
動作をさせないようにするために、互いに180°の電
気角に相当する時間差でスイッチング動作を行なう必要
がある。
【0011】
【発明が解決しようとする課題】ところで、半導体変換
装置を構成する際において最も重要なことの1つは、各
半導体スイッチング素子の誤動作を防止することであ
る。半導体スイッチング素子が誤動作すると、アーム短
絡が発生して過大な電流が通流されることになる等によ
り、半導体スイッチング素子の破壊、あるいは電動機な
どの被駆動機器の破壊等、大事故につながる恐れがある
からである。
【0012】近年,半導体技術が発展したために、半導
体スイッチング素子自体が原因となって発生する半導体
スイッチング素子の誤動作の発生頻度は、非常に少なく
なり、半導体変換装置の信頼性は向上している。しか
し、半導体スイッチング素子以外にも、半導体スイッチ
ング素子に誤動作を発生させる原因となりえるものが幾
つか考えられる。その1つは、駆動回路基板の構成に由
来するものである。3相インバータでは、トランジスタ
20〜22のエミッタ電位は、トランジスタ20〜2
2、および40〜42の前述したスイッチング動作に応
じて異なるタイミングで変化する。このために、3相イ
ンバータが備える駆動回路基板においては、トランジス
タ20〜22のエミッタに接続されているそれぞれの配
線パターンの電位は、常時変動している。
【0013】前述した従来例の3相インバータが備える
駆動回路基板5の持つ構成の場合には、個別駆動回路1
6が搭載されている配線パターン13と、これに電気的
に接続されている配線パターン51とが、特に注目され
る。それは、図5中に示したとおり、配線パターン13
は配線パターン52と、また、配線パターン51は配線
パターン12と、それぞれ両面プリント配線基板の絶縁
基板を挟んで、互いに対向する部分を持っているからで
ある。この互いに対向する部分は、コンデンサと同等の
構成を備えることになるので、比較的に大きな値の寄生
キャパシタンスが存在することになる。高周波電流は、
この大きな値の寄生キャパシタンス中を容易に通流す
る。このため、トランジスタ22のエミッタの電位が急
峻に変動すると、配線パターン13,51からこの寄生
キャパシタンスを介して、配線パターン31,12中に
高周波電流が通流される可能性がある。そして、この高
周波電流がノイズ源となり、配線パターン12,31上
に搭載されている個別駆動回路15および34〜36に
より駆動されるトランジスタ21および40〜42は、
誤動作を起こす可能性があるのである。
【0014】また、配線パターン31は、その上に個別
駆動回路34〜36を一体に搭載しているために、配線
パターン11〜13と比較して長い配線パターンとなっ
ている。また、配線パターン52は、配線パターン31
の範囲をカバーし、さらに接続リード6,7と接続し合
う端子部につなげる必要から、配線パターン31よりも
さらに長い配線パターンとなっている。ところで、配線
パターン52中には、共通の接地電位ライン45に対す
る配線パターン52aも形成されている。この配線パタ
ーン52aは、図7中に示すように、配線パターン52
の周縁部に、配線パターン52の領域を囲むように形成
されている。前記の接地電位ライン45は、個別駆動回
路34〜36に共通の基準電位を与えると共に、それぞ
れのトランジスタ40〜42のエミッタ、および補助電
源37の負極側にも電気的に接続されている。したがっ
て、この接地電位ライン45には、それぞれのトランジ
スタ40〜42のエミッタと、主回路ライン101が電
気的に接続されることになる。
【0015】このために、直流側主電流(IC )の一部
は、主回路ライン101から分流して接地電位ライン4
5にも流れる。特に、直流側主電流(IC )に高周波成
分が含まれている場合には、主回路ライン101の持つ
インダクタンスのために、この高周波成分の接地電位ラ
イン45に分流する割合は増加する。図6中に、接地電
位ライン45の要部が、その周辺の回路と共に示されて
いる。図6を用いて上記のことを詳しく説明する。図6
中に示したごとく、トランジスタ41がスイッチオンす
ると、トランジスタ41のエミッタが接続されている主
回路ライン101には、直流主電源(Vd)の負極側に
向かう直流側主電流(ICY)の通流が開始される。トラ
ンジスタ41のスイッチオン直後には、直流側主電流
(ICY)の値は急峻に増大するので、その高周波成分の
割合は極めて大きい。また、主回路ライン101のトラ
ンジスタ41のエミッタが接続されている部位と、トラ
ンジスタ40のエミッタが接続されている部位との間
の、主回路ライン101には、寄生インダクタンス(L
1)が意図しなくても必ず存在する。この寄生インダク
タンス(L1)が存在することにより、次記するように
分流(Il1)が接地電位ライン45に流れる。すなわ
ち、分流(Il1)は、主回路ライン101→トランジス
タ41のエミッタとの接続点→接地電位ライン45→ト
ランジスタ40のエミッタとの接続点→主回路ライン1
01、を経由する中で、接地電位ライン45中を通流す
る。この分流(Il1)は、接地電位ライン45が持つ寄
生インダクタンス(L2、L3、L4等)に高周波電圧
を発生させる。このために、それ等の間に接地電位を接
続した回路素子(個別駆動回路34,35を構成してい
る図示しない回路素子である。)は、その接地電位に差
異を生じることとなる。接地電位に差異が生じると、接
地電位の本来の役目を果たさなくなる可能性があり、こ
れにより前記の回路素子が誤動作を起こす可能性があ
る。この場合には、個別駆動回路34,35が誤った駆
動信号を送出するので、トランジスタ40,41に、恐
れている誤動作が発生することが考えられる。なお、こ
のことはトランジスタ42に対する個別駆動回路36に
も当てはまることである。
【0016】この発明においては上記の問題点に鑑み
て、インバータ等の半導体変換装置に用いられる駆動回
路基板の配線パターンを見直し、誤動作のより少ない半
導体変換装置を提供することを目的としている。
【0017】
【課題を解決するための手段】この発明では前述の目的
は、1) ブリッジ回路構成を有し、そのブリッジ回路構成の
少なくとも2つの上側辺と,少なくとも2つの下側辺と
のそれぞれに半導体スイッチング素子が備えられた主回
路と、プリント配線基板が持つ箔状の導体による配線パ
ターン上に搭載されて,前記半導体スイッチング素子に
スイッチング動作を行わせるべく駆動するよう,それぞ
れの前記半導体スイッチング素子に対応させて設けられ
た個別駆動回路を有する駆動回路とを備えた装置であっ
て、前記個別駆動回路は、専用の基準電位を規定する個
別基準電位ラインを個別に備え、前記駆動回路は、上側
辺または下側辺の個別駆動回路毎に共通の基準電位を規
定する共通基準電位ラインを備え、それぞれの個別基
電位ラインは、対応する辺の共通基準電位ラインに対し
て1個所で接続されてなる構成とすること、また2) 3相ブリッジ回路構成を有し、その3相ブリッジ回
路構成の上側の各辺と下側の各辺とのそれぞれに半導体
スイッチング素子が備えられた主回路と、プリント配線
基板が持つ箔状の導体による配線パターン上に搭載され
て,前記半導体スイッチング素子にスイッチング動作を
行わせるべく駆動するよう,それぞれの前記半導体スイ
ッチング素子に対応させて設けられた個別駆動回路を有
する駆動回路とを備えた装置であって、前記個別駆動回
路は、専用の基準電位を規定する個別基準電位ラインを
個別に備え、前記駆動回路は、上側辺または下側辺の個
別駆動回路毎に共通の基準電位を規定する共通基準電位
ラインを備え、それぞれの個別基準電位ラインは、対応
する辺の共通基準電位ラインに対して1個所で接続され
てなる構成とすること、により達成される。
【0018】
【作用】この発明においては、 前述のように、駆動回
路は、上側辺または下側辺の個別駆動回路毎に共通の基
準電位を規定する共通基準電位ラインを備え、しかも、
上側辺または下側辺のそれぞれの半導体スイッチング素
子を駆動するそれぞれの個別駆動回路は、専用の基準電
位を規定する個別基準電位ラインを個別に備えるように
し、前記の個別基準電位ラインは、対応する辺の共通基
準電位ラインに対して1個所で接続された構成とするこ
とにより、直流主電源(Vd)から半導体変換装置の主
回路に供給される直流側主電流(IC )の分流が、前記
の共通基準電位ラインに通流した際に、それぞれの個
準電位ラインの電位は、共通基準電位ラインと接続さ
れた点の電位になる。この電位は、それぞれの個別基
電位ラインの中では一様である。これにより、個別駆動
回路内において基準電位に差異が生じることが無くな
る。この結果、個別駆動回路内における基準電位の差異
が原因となって、個別駆動回路から誤った駆動信号が送
出されることは解消される。
【0019】
【実施例】以下に図面を参照して、本発明の実施例を詳
細に説明する。参考例 ;図1は、この発明の参考例に係わる3相インバ
ータの、駆動回路基板の構成を示す説明図である。本例
による3相インバータは、先に図3に基づき説明した従
来例と同一の回路構成を備えているので、その回路動作
の説明を省略する。そして、本例による3相インバータ
は、先に図4に基づき説明したものと同様の構成を持つ
主回路基板3と、個別駆動回路14〜16および34〜
36が一体に搭載された本例による駆動回路基板5とで
構成されている。
【0020】図1に示した本例の駆動回路基板5におい
ては、個別駆動回路14〜16に対するそれぞれ独立し
た配線パターン11〜13は、全て、接続リード6,7
と接続し合う端子部も含めて一体に、基板5の表面5a
側に形成されている。これにより、従来例が備えていた
配線パターン51は存在しない。また、個別駆動回路3
4〜36に対する共通の配線パターン31も、従来例に
おいて配線パターン52が備えていた部分も含めて一体
に、基板5の表面5a側に形成されている。これによ
り、接続リード6,7と接続し合う端子部や、接地電位
ライン45のための配線パターン52aも、基板5の表
面5a側に形成されることになる。したがって、これら
の配線パターン11〜13および31には、従来例のご
とく両面プリント配線基板の絶縁基板を挟んで対向し合
う位置関係には存在している部分は一切無いのである。
【0021】このように、相互に対向し合う配線パター
ンが形成されていないことにより、配線パターン11〜
13および31間に形成される寄生キャパシタンスの値
は極めて小さくなる。このため、配線パターン間の寄生
キャパシタンスを通って異なる配線パターンに通流する
高周波のノイズ電流の値は極めて小さくなる。これによ
り、高周波のノイズ電流により引き起こされる個別駆動
回路15および34〜36の誤動作の発生、および、ト
ランジスタ21および40〜42が誤動作する可能性は
大幅に削減される。したがって、非常に信頼性の高い3
相インバータを実現することができる。
【0022】なお、今までの参考例の説明では、両面プ
リント配線基板を用いて構成された駆動回路基板5によ
り説明したが、これに限定されるものでは無い。すなわ
ち、3相ブリッジ回路構成の主回路に備えられたそれぞ
れのトランジスタを駆動する個別駆動回路を持つ3相イ
ンバータにおいて、駆動回路基板に用いるプリント配線
基板は、片面プリント配線基板であっても、また、多層
プリント配線基板であっても、個別駆動回路を搭載する
配線パターンが、互いに対向し合う配線パターンが設け
られていないように配設されれば、誤動作の非常に少な
い3相インバータを実現できることは勿論である。
【0023】さらにまた、今までの参考例の説明では
導体スイッチング素子に周知のNPN形によるバイポ
ーラ型のトランジスタを使用した3相インバータとして
説明したが、これに限定されるものでは無い。半導体ス
イッチング素子に、PNP形によるバイポーラ型のトラ
ンジスタ、MOSFET,IGBT等適宜の形式の電圧
駆動型のトランジスタ、適宜の形式のサイリスタ等を用
いる場合であっても同様の作用・効果を得ることができ
る。
【0024】なおまた今まで参考例の説明では、接地電
位ライン45のための配線パターン52aは、配線パタ
ーン52の周縁部に、配線パターン52の領域を囲むよ
うに形成されるとしたが、これに限定されるものでは無
い。配線パターン52aは、両面,あるいは多層のプリ
ント配線基板を用いる場合には、配線パターン52と分
離し、例えば裏面5b側等の、配線パターン52が形成
されている導体とは異なる層の導体に形成されてもよ
い。この場合に配線パターン52aは、例えば、端子部
を除いた部分の配線パターン52と同一形状にし、配線
パターン52と対向させて形成することが好ましいもの
である。これにより、配線パターン52aは、導体の断
面積が広くなることで、接地電位の変動の原因となる寄
生インダクタンスおよび抵抗の値を低減させることが可
能となる。
【0025】実施例;図2は、請求項1,2に対応する
この発明の一実施例に係る3相インバータの要部の接地
電位ラインの構成を周辺回路と共に示す説明図である。
本例の3相インバータは、図2に示すように、下側辺の
トランジスタ40,41に駆動信号を送出する個別駆動
回路34,35には、負極側の基準電位である接地電位
を個別に規定するための個別接地電位ライン46,47
を備えている。また、本例の3相インバータが備える駆
動回路基板5には、個別接地電位ライン46,47に対
応する図示しない配線パターンがそれぞれ形成されてい
る。これ等の個別接地電位ライン46,47は、それぞ
れ接続線46a,47aの1個所で、接地電位ライン4
5に接続されている。なお、図2中には示していない
が、下側辺のトランジスタ42に駆動信号を送出する個
別駆動回路36にも、個別接地電位ラインが形成されて
おり、しかもこの個別接地電位ラインが1個所で接地電
位ライン45に接続されていることは、個別駆動回路3
4,35の場合と同様である。
【0026】このように、個別駆動回路34〜36に、
それぞれ個別に専用の個別接地電位ラインが設けられて
いる本例の駆動回路では、直流主電源(Vd)から3相
インバータの主回路に供給される直流側主電流(IC
の分流〔図2中には、分流(Il1)のみを示した。〕
が、接地電位ライン45に通流した際に、個別接地電位
ライン46,47等の接地電位は、接続線46a,47
a等で接続された点の共通の接地電位ライン45の電位
になる。そして、この電位は、個別接地電位ライン4
6,47等の相互間では異なる可能性は有るが、同一の
個別接地電位ライン46,47等の内部では一様であ
る。これにより、接地電位ライン45が持つ寄生インダ
クタンス(L2、L3、L4)等に分流が通流すること
が原因となり、接地電位の差異が生じたとしても、各個
別駆動回路46,47等の内部においては接地電位に差
異が生じることが無くなる。したがって、各個別駆動回
路46,47等の内部における接地電位の差異が原因と
なり、個別駆動回路46,47等が誤った駆動信号を送
出することを解消することが可能となるのである。
【0027】なお、実施例における今までの説明では、
半導体スイッチング素子としてNPN形によるバイポー
ラ型のトランジスタを使用する場合を例にして説明して
きた。しかし、少なくとも上側辺回路部にPNP形のト
ランジスタ等を使用した場合の3相インバータは、上側
辺回路部でもこれに備えられるトランジスタのエミッタ
の電位が共通となるので、上記と同様に、個別駆動回路
毎にエミッタ電位を設定する専用の個別の基準電位ライ
ンを設けることにより、個別駆動回路における誤動作の
発生を低減させることが可能となる。
【0028】さらに、実施例における今までの説明で
は、半導体変換装置はインバータであるとしてきたが、
これに限定されるものでは無い。すなわち、ブリッジ回
路構成をした主回路に半導体スイッチング素子を備えた
半導体変換装置であるならば、交流を直流に変換するコ
ンバータであっても差し支えないものである。
【0029】
【発明の効果】この発明に係る半導体変換装置において
は、以上において説明したように、 基準電位との接続
を要する個別駆動回路では、それぞれの個別駆動回路に
専用の、個別に接地電位等の基準電位を規定する個別
準電位ラインを設け、上側辺または下側辺の対応する辺
の共通基準電位ラインに対して1個所で接続することに
より、個別駆動回路内の基準電位を一様にできる。これ
により、個別駆動回路内の基準電位が一様でないことに
よる個別駆動回路の誤動作の発生を防止することが可能
となる。
【0030】さらに、で述べたような半導体変換装
置は、例えば、電動機に可変周波数の交流電圧を供給し
て、電動機を制御するインバータに適用することがで
き、個別駆動回路の誤動作が低減されることで、その信
頼性が向上され、アーム短絡等の大事故につながる危険
を排除することが可能となるとの効果がある。
【図面の簡単な説明】
【図1】の発明の参考例に係わる3相インバータの駆
動回路基板の構成を示す説明図
【図2】請求項1,2に対応するこの発明の一実施例に
係る3相インバータの要部の接地電位ラインの構成を周
辺回路と共に示す説明図
【図3】3相インバータの一般の回路構成を示す回路図
【図4】3相インバータの一般の構成を示す断面図
【図5】従来例の3相インバータの駆動回路基板の構成
を示す説明図
【図6】従来例の3相インバータの要部の接地電位ライ
ンの構成を周辺回路と共に示す説明図
【図7】従来例の3相インバータの駆動回路基板が備え
る接地電位ラインの配線パターンの要部の配置を示す説
明図
【符号の説明】
5 駆動回路基板 5a 表面 11 配線パターン 12 配線パターン 13 配線パターン 14 個別駆動回路 15 個別駆動回路 16 個別駆動回路 31 配線パターン 34 個別駆動回路 35 個別駆動回路 36 個別駆動回路 45 基準電位ライン 46 基準電位ライン 47 基準電位ライン

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】ブリッジ回路構成を有し、そのブリッジ回
    路構成の少なくとも2つの上側辺と,少なくとも2つの
    下側辺とのそれぞれに半導体スイッチング素子が備えら
    れた主回路と、プリント配線基板が持つ箔状の導体によ
    る配線パターン上に搭載されて,前記半導体スイッチン
    グ素子にスイッチング動作を行わせるべく駆動するよ
    う,それぞれの前記半導体スイッチング素子に対応させ
    て設けられた個別駆動回路を有する駆動回路とを備えた
    装置であって、前記 個別駆動回路は、専用の基準電位を規定する個別基
    準電位ラインを個別に備え、前記駆動回路は、上側辺ま
    たは下側辺の個別駆動回路毎に共通の基準電位を規定す
    る共通基準電位ラインを備え、それぞれの個別基準電位
    ラインは、対応する辺の共通基準電位ラインに対して1
    個所で接続されてなることを特徴とする半導体変換装
    置。
  2. 【請求項2】3相ブリッジ回路構成を有し、その3相ブ
    リッジ回路構成の上側の各辺と下側の各辺とのそれぞれ
    に半導体スイッチング素子が備えられた主回路と、プリ
    ント配線基板が持つ箔状の導体による配線パターン上に
    搭載されて,前記半導体スイッチング素子にスイッチン
    グ動作を行わせるべく駆動するよう,それぞれの前記
    導体スイッチング素子に対応させて設けられた個別駆動
    回路を有する駆動回路とを備えた装置であって、前記 個別駆動回路は、専用の基準電位を規定する個別基
    準電位ラインを個別に備え、前記駆動回路は、上側辺ま
    たは下側辺の個別駆動回路毎に共通の基準電位を規定す
    る共通基準電位ラインを備え、それぞれの個別基準電位
    ラインは、対応する辺の共通基準電位ラインに対して1
    個所で接続されてなることを特徴とする半導体変換装
    置。
JP28541893A 1992-11-18 1993-11-16 半導体変換装置 Expired - Fee Related JP3149648B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28541893A JP3149648B2 (ja) 1992-11-18 1993-11-16 半導体変換装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30739792 1992-11-18
JP28541893A JP3149648B2 (ja) 1992-11-18 1993-11-16 半導体変換装置
JP4-307397 1993-11-18

Publications (2)

Publication Number Publication Date
JPH06237574A JPH06237574A (ja) 1994-08-23
JP3149648B2 true JP3149648B2 (ja) 2001-03-26

Family

ID=26555879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28541893A Expired - Fee Related JP3149648B2 (ja) 1992-11-18 1993-11-16 半導体変換装置

Country Status (1)

Country Link
JP (1) JP3149648B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010252490A (ja) * 2009-04-14 2010-11-04 Toshiba Corp ゲート駆動基板及び電力変換装置
US10314169B2 (en) 2015-08-21 2019-06-04 Renesas Electronics Corporation Electronic device
JP6759874B2 (ja) * 2016-09-01 2020-09-23 富士電機株式会社 電力変換装置
JP6922175B2 (ja) * 2016-09-01 2021-08-18 富士電機株式会社 電力変換装置

Also Published As

Publication number Publication date
JPH06237574A (ja) 1994-08-23

Similar Documents

Publication Publication Date Title
US5077595A (en) Semiconductor device
US5296735A (en) Power semiconductor module with multiple shielding layers
KR100323867B1 (ko) 단안정게이트구동장치용부트스트랩다이오드와직렬로연결된저항을갖는전력회로
US7385278B2 (en) Strobe light control circuit and IGBT device
US10601417B2 (en) Switching circuit and method of manufacturing switching circuit
US11050358B2 (en) Power module with built-in drive circuit
WO2001089090A1 (fr) Composant a semiconducteur de puissance
US6266258B1 (en) Power substrate element topology
JP3149648B2 (ja) 半導体変換装置
CN115995952B (zh) 一种高压集成电路及智能功率模块
JPH06101636B2 (ja) 半導体装置
EP0598563B1 (en) Semiconductor conversion device
US7154196B2 (en) Printed circuit board for a three-phase power device having embedded directional impedance control channels
JP2600516B2 (ja) 半導体装置
JP3791393B2 (ja) インバータ回路
JP2902993B2 (ja) 混成集積回路
JPH11346477A (ja) インバータ装置
WO2023145144A1 (ja) パワー半導体モジュール
JP2000069764A (ja) インバータ装置
JPH0758757B2 (ja) 混成集積回路
US20210384163A1 (en) Power module
JP2614599B2 (ja) 混成集積回路
JP2023028645A (ja) パワー半導体モジュール、並びにそれを用いたモータ駆動システム
JPH0750876Y2 (ja) インバータ装置
JPH0433362A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees