JP7095462B2 - ゲート駆動回路および電力変換装置 - Google Patents

Description

この発明は、ゲート駆動回路および電力変換装置に関する。

従来、スイッチング部のゲート端子に接続されたゲート配線を含むゲート駆動回路および電力変換装置が知られている（たとえば、特許文献１参照）。

上記特許文献１には、スイッチング素子に接続された信号線を備える電力変換装置が開示されている。この電力変換装置は、ブリッジ回路と、駆動回路と、ブリッジ回路と駆動回路とを接続する信号線とを備える。ブリッジ回路の各相には、電力出力端子（接続点）において互いに直列接続された２つのスイッチング素子からなる直列回路が、２つ設けられている。この２つの直列回路は、電力出力端子同士が互いに接続されていることにより、並列接続されている。そして、駆動回路は、２つの直列回路のうちの一方の直列回路の上アーム側のスイッチング素子（以下、「第１の素子」とする）と、他方の直列回路の上アーム側のスイッチング素子（以下、「第２の素子」とする）とに対して、同一の駆動信号を出力するように構成されている。そして、信号線は、駆動回路と第１の素子とを接続する信号線（以下、「第１の信号線」とする）と、駆動回路と第２の素子とを接続する信号線（以下、「第２の信号線」とする）とを含む。第１の信号線および第２の信号線は、配線長さおよび配線の断面積を同一にするか、または、第１の信号線または第２の信号線のいずれかの途中にインダクタが配置されている。これにより、この電力変換装置では、第１の信号線と第２の信号線とが同一のインダクタンスを有することによって、信号線における電圧振動の発生に起因するスイッチング素子の誤動作およびスイッチング素子の破損が抑制されている。

特許第５５５９２６５号公報

上記特許文献１の電力変換装置では、信号線における電圧振動の発生に起因するスイッチング素子の誤動作を抑制するために、第１の信号線の配線長さと第２の信号線の配線長さとを同一にするとともに第１の信号線の配線の断面積と第２の信号線の配線の断面積とを同一にするか、または、第１の信号線または第２の信号線のいずれかの途中にインダクタが配置されている。

ここで、上記特許文献１のような電力変換装置を、より小型化して構成することが考えられる。しかしながら、この小型化された電力変換装置では、電力変換装置の内部スペースが小さくなることによって、第１の信号線および第２の信号線が引き回される位置が限られる場合があること、および、比較的大きなインダクタを配置することが困難な場合があると考えられる。このような場合、第１の信号線と第２の信号線との配線長さまたは断面積を同一にすることが困難で、かつ、第１の信号線または第２の信号線の途中に第１の信号線のインダクタンスと第２の信号線のインダクタンスとを同一するような比較的大きなインダクタを配置することが困難な場合があると考えられる。すなわち、ゲート駆動回路では、電力変換装置の構造上、第１の信号線のインダクタンスと第２の信号線のインダクタンスとを同一にすることができない場合がある。この場合、第１の信号線のインダクタンスと第２の信号線のインダクタンスとが異なることに起因して、第１の信号線が接続されたスイッチング素子の動作タイミングと、第２の信号線が接続されたスイッチング素子の動作タイミングとがずれるという不都合がある。これにより、先にターンオンするスイッチング素子、または、後にターンオフするスイッチング素子に流れる電流が集中し、電流が集中したスイッチング素子において、電力損失が多くなって発熱が大きくなること、または、大電流遮断によるサージ電圧が発生することによって、スイッチング素子が破損しやすくなると考えられる。

したがって、上記のような従来の電力変換装置（ゲート駆動回路）では、互いに並列接続（または直接接続）された複数のスイッチング素子（スイッチング部）に接続された第１の信号線（ゲート配線）のインダクタンスと、第２の信号線（ゲート配線）のインダクタンスとを同一にすることができない場合に、スイッチング素子が破損しやすくなるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、互いに並列接続または直列接続された複数のスイッチング部に接続された複数のゲート配線同士のインダクタンスを同一にすることができない場合にも、スイッチング部が破損することを抑制することが可能なゲート駆動回路および電力変換装置を提供することである。

上記目的を達成するために、本願発明者は、ゲート駆動回路内（ゲート配線を含む駆動信号伝達部）を、抵抗値Ｒ、インダクタンスＬ、および、キャパシタンス（電気容量）ＣからなるＲＬＣ直列回路として捉え、ゲート駆動信号の駆動を、このＲＬＣ直列回路のパルス電圧駆動として捉えることにより、以下の構成を見出した。すなわち、この発明の第１の局面によるゲート駆動回路は、ゲート端子に入力されるゲート駆動信号に基づいてオンオフするとともに、互いに並列接続または直列接続された複数のスイッチング部のゲート端子に接続され、インダクタンスが互いに異なる複数のゲート配線を含む、複数の駆動信号伝達部と、複数のゲート配線の各々に、入力パルス信号を入力する信号入力部とを備え、複数の駆動信号伝達部は、複数の駆動信号伝達部のうちの少なくとも１つの駆動信号伝達部の抵抗値、キャパシタンス、および、インダクタンスのうちの少なくとも１つが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている。本願明細書では、「共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなる」とは、共振周波数が互いに等しくなること、および、減衰係数が互いに等しくなることに加えて、共振周波数が互いに近傍値（たとえば、誤差率が２０％以下の値）であること、および、減衰係数が互いに近傍値（たとえば、誤差率が３０％以下の値）であることも含むものとして記載している。なお、「誤差率」とは、一の共振周波数（減衰係数）と他の共振周波数（減衰係数）との差分値を、一の共振周波数（減衰係数）と他の共振周波数（減衰係数）との和算値によって、除算した値を意味するものとして記載している。

この発明の第１の局面によるゲート駆動回路では、上記のように、複数の駆動信号伝達部のうちの少なくとも１つの駆動信号伝達部の抵抗値Ｒ、キャパシタンスＣ、および、インダクタンスＬのうちの少なくとも１つが調整されていることにより、共振周波数ωが互いに略等しくなるとともに、減衰係数ξが互いに略等しくなるように、複数の駆動信号伝達部を構成する。これにより、共振周波数ωおよび減衰係数ξにより決定される、複数のスイッチング部のゲート端子に入力される電圧ｖｏ（ｔ）同士が略一致するので、複数のスイッチング部の動作タイミングを略同一にすることができる。このため、複数のスイッチング部のうちの一部のスイッチング部に電流が集中するのを抑制することができる。この結果、電流が集中したスイッチング部において、発熱が大きくなることを抑制することができるとともに、大電流遮断によるサージ電圧が発生することを抑制することができるので、スイッチング部が破損するのを抑制することができる。したがって、互いに並列接続または直列接続された複数のスイッチング部に接続された複数のゲート配線同士のインダクタンスを同一にすることができない場合にも、スイッチング部が破損することを抑制することができる。なお、本願明細書では、「動作タイミングが略同一」とは、ゲート駆動信号の電圧値の変化開始時点が同一であることのみならず、立下り波形または立下り波形が略同一の波形となることを意味するものとして記載している。

上記第１の局面によるゲート駆動回路において、好ましくは、複数のゲート配線は、複数のゲート配線の配線長さが互いに異なることにより、複数のゲート配線のインダクタンスが互いに異なるように構成されており、複数の駆動信号伝達部は、複数の駆動信号伝達部のうちの少なくとも１つの駆動信号伝達部のキャパシタンスが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている。このように構成すれば、共振周波数ω（＝｛１／（√ＬＣ）｝）および減衰係数ξ（＝Ｒ／２×√Ｃ／√Ｌ）には、キャパシタンスＣの成分が含まれているので、キャパシタンスＣを調整することにより、複数の駆動信号伝達部の共振周波数ω同士および減衰係数ξ同士が略等しくなるように、ゲート駆動回路を容易に構成することができる。この結果、複数のゲート配線の配線長さが互いに異なりインダクタンスＬが互いに異なる場合にも、スイッチング部が破損することを容易に抑制することができる。

この場合、好ましくは、複数の駆動信号伝達部は、複数の駆動信号伝達部のうちの少なくとも１つの駆動信号伝達部の抵抗値およびキャパシタンスが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている。このように構成すれば、キャパシタンスＣを調整することによって共振周波数ωを調整した後に、共振周波数ωには含まれず減衰係数ξに含まれる抵抗値Ｒの成分を調整することにより、複数の駆動信号伝達部の共振周波数ω同士および減衰係数ξ同士を略等しくなるように、ゲート駆動回路をより一層容易に構成することができる。

上記キャパシタンスが調整されているゲート駆動回路において、好ましくは、複数の駆動信号伝達部のうちの少なくとも１つの駆動信号伝達部には、スイッチング部の入力側寄生キャパシタと、入力側寄生キャパシタとは別個に構成された付加キャパシタとが設けられており、複数の駆動信号伝達部は、入力側寄生キャパシタと付加キャパシタとにより合成されたキャパシタンスが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている。このように構成すれば、駆動信号伝達部に、入力側寄生キャパシタのキャパシタンスを調整するためにスイッチング部に含まれる半導体デバイス自体を構成（設計）し直す場合に比べて、付加キャパシタのキャパシタンスを調整することにより、駆動信号伝達部のキャパシタンス（合成されたキャパシタンス）を容易に調整することができる。

上記キャパシタンスが調整されているゲート駆動回路において、好ましくは、複数の駆動信号伝達部のうちの少なくとも１つの駆動信号伝達部は、複数の半導体素子が設けられている複数のスイッチング部の複数の半導体素子の入力側寄生キャパシタを含み、複数の駆動信号伝達部は、複数の半導体素子の入力側寄生キャパシタ同士の合成されたキャパシタンスが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている。このように構成すれば、複数の半導体素子（半導体チップ）の数を調整することにより、駆動信号伝達部のキャパシタンス（合成されたキャパシタンス）を容易に調整することができる。

上記第１の局面によるゲート駆動回路において、好ましくは、複数の駆動信号伝達部は、複数の駆動信号伝達部の共振周波数が互いに略等しくなるとともに、複数の駆動信号伝達部の減衰係数が互いに略等しくなるように構成されていることにより、複数のスイッチング部の各々に、略同一の電圧立上り波形または略同一の電圧立下り波形を有するゲート駆動信号を伝達するように構成されている。このように構成すれば、複数のスイッチング部の各々に、略同一の電圧立上り波形または略同一の電圧立下り波形を有するゲート駆動信号が伝達されるので、複数のスイッチング部の動作タイミングを容易に揃えることができる。この結果、スイッチング部が破損することをより一層抑制することができる。

この発明の第２の局面による電力変換装置は、ゲート端子に入力されるゲート駆動信号に基づいてオンオフするとともに、互いに並列接続または直列接続された複数のスイッチング部と、スイッチング部のゲート端子に接続され、インダクタンスが互いに異なる複数のゲート配線を含む、複数の駆動信号伝達部と、複数のゲート配線の各々に、入力パルス信号を入力する信号入力部とを備え、複数の駆動信号伝達部は、複数の駆動信号伝達部のうちの少なくとも１つの駆動信号伝達部の抵抗値、キャパシタンス、および、インダクタンスのうちの少なくとも１つが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている。

この発明の第２の局面による電力変換装置では、上記のように構成することにより、第１の局面によるゲート駆動回路と同様に、互いに並列接続または直列接続された複数のスイッチング部に接続された複数のゲート配線同士のインダクタンスを同一にすることができない場合にも、スイッチング部が破損することを抑制することが可能な電力変換装置を提供することができる。

本発明によれば、上記のように、互いに並列接続または直列接続された複数のスイッチング部に接続された複数のゲート配線同士のインダクタンスを同一にすることができない場合にも、スイッチング部が破損することを抑制することができる。

本発明の第１実施形態による電力変換装置（ゲート駆動回路）の全体構成を示すブロック図である。 本発明の第１実施形態による電力変換装置（ゲート駆動回路）の構成を説明するための回路図である。 本発明の第１実施形態による第１駆動信号伝達部、第２駆動信号伝達部、第１スイッチング部および第２スイッチング部の構成を説明するための回路図である。 本発明の第１実施形態による（ａ）第１駆動信号伝達部および（ｂ）第２駆動信号伝達部の等価回路図である。 本発明の第１実施形態によるゲート駆動回路の抵抗値およびキャパシタンスの（ａ）調整前および（ｂ）調整後の例を説明するための図である。 本発明の第１実施形態によるゲート駆動回路のゲート駆動信号の電圧立上り波形（ターンオン時波形）および電圧立下り波形（ターンオフ時波形）を説明するための図である。 比較例によるゲート駆動回路のゲート駆動信号の電圧立上り波形（ターンオン時波形）および電圧立下り波形（ターンオフ時波形）を説明するための図である。 本発明の第２実施形態のゲート駆動回路の構成を示す回路図である。 本発明の第２実施形態による（ａ）第１駆動信号伝達部および（ｂ）第２駆動信号伝達部の等価回路図である。 本発明の第２実施形態によるゲート駆動回路の抵抗値およびキャパシタンスの（ａ）調整前および（ｂ）調整後の例を説明するための図である。 本発明の第１および第２実施形態の変形例による電力変換装置の構成を示す図である。

以下、本発明を具体化した実施形態を図面に基づいて説明する。

［第１実施形態］
（電力変換装置の構成）
図１～図４を参照して、第１実施形態による電力変換装置１００（ゲート駆動回路１）の構成について説明する。

図１に示すように、電力変換装置１００は、ゲート駆動回路１とブリッジ回路２とを備える。第１実施形態では、電力変換装置１００は、たとえば、無停電電源装置用、系統連系用、および、鉄道車両用等の電力変換装置（電源装置）として構成されている。ゲート駆動回路１は、ブリッジ回路２に設けられた複数のスイッチング部３０の各々に、ゲート駆動信号Ｇｓ（図２参照）を入力するように構成されている。ゲート駆動回路１は、複数の駆動信号伝達部１０（以下、「伝達部１０」とする）とゲートドライブユニット２０（以下、「ＧＤＵ２０」とする）とを含む。なお、ＧＤＵ２０は、特許請求の範囲の「信号入力部」の一例である。

図２に示すように、ブリッジ回路２は、たとえば、３相（Ｕ相、Ｖ相、および、Ｗ相）のブリッジ回路２Ｕ、２Ｖおよび２Ｗとして構成されている。ここで、ブリッジ回路２Ｕ、２Ｖおよび２Ｗは、互いに同様に構成されているため、以下の記載では、ブリッジ回路２Ｕについて説明し、ブリッジ回路２Ｖおよび２Ｗの説明を省略する。

ブリッジ回路２Ｕには、上アーム部２ａと下アーム部２ｂとが設けられている。上アーム部２ａには、正極端子Ｔｐに接続されているとともに、電力出力側端子Ｔｏ同士が接続されており、互いに並列接続された複数（たとえば、２つ）のスイッチング部３０が設けられている。下アーム部２ｂには、負極端子Ｔｎに接続されているとともに、電力出力側端子Ｔｏ同士が接続されており、互いに並列接続された複数（たとえば、２つ）のスイッチング部３０が設けられている。そして、上アーム部２ａと下アーム部２ｂとは、正極端子Ｔｐと負極端子Ｔｎとの間において、電力出力側端子Ｔｏを介して互いに接続（直列接続）されている。また、下記の説明では、上アーム部２ａおよび下アーム部２ｂは、互いに同様に構成されているため、上アーム部２ａのみについて説明し、下アーム部２ｂの説明を省略する。

図３に示すように、第１実施形態では、上アーム部２ａは、それぞれ半導体モジュールとして構成されている２つのスイッチング部３０を含む。スイッチング部３０は、たとえば、電界効果型トランジスタ（ＦＥＴ）または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等の半導体デバイス３１を含む。好ましくは、半導体デバイス３１は、炭化珪素（ＳｉＣ）を含む半導体素子（ＳｉＣ－ＭＯＳＦＥＴ）として構成されている。ここで、２つのスイッチング部３０のうちの一方を、第１スイッチング部３０ａとし、他方を第２スイッチング部３０ｂとする。

また、第１スイッチング部３０ａのゲート端子Ｇａは、後述する第１駆動信号伝達部１０ａ（以下、「第１伝達部１０ａ」とする）を介して、ＧＤＵ２０に接続されている。また、第２スイッチング部３０ｂのゲート端子Ｇｂは、後述する第２駆動信号伝達部１０ｂ（以下、「第２伝達部１０ｂ」とする）を介して、ＧＤＵ２０に接続されている。第１スイッチング部３０ａは、正極端子Ｔｐに接続されているドレイン端子Ｄａと、電力出力側端子Ｔｏに接続されているソース端子Ｓａとを含む。第２スイッチング部３０ｂは、正極端子Ｔｐに接続されているドレイン端子Ｄｂと、電力出力側端子Ｔｏに接続されているソース端子Ｓｂとを含む。そして、第１スイッチング部３０ａは、ゲート端子Ｇａに入力されるゲート駆動信号Ｇｓに基づいてオンオフするように構成されている。また、第２スイッチング部３０ｂは、ゲート端子Ｇｂに入力されるゲート駆動信号Ｇｓに基づいてオンオフするように構成されている。なお、「オンオフ」とは、ドレイン端子Ｄａ（またはＤｂ）とソース端子Ｓａ（またはＳｂ）との間を導通する状態と切断する状態とを切り替える動作を意味するものとして記載している。

（ゲート駆動回路の構成）
図１に示すように、ゲート駆動回路１の各伝達部１０は、ＧＤＵ２０からのゲート駆動信号Ｇｓを各スイッチング部３０に伝達する機能を有する。ＧＤＵ２０は、複数の伝達部１０の各々のゲート配線１１ａおよび１１ｂに、入力パルス信号ｖｉ（図２参照）を入力するように構成されている。

複数の伝達部１０は、複数のスイッチング部３０と同じ数、ゲート駆動回路１に設けられている。図３に示すように、複数の伝達部１０のうち、第１スイッチング部３０ａに接続される伝達部１０を第１伝達部１０ａとし、第２スイッチング部３０ｂに接続される伝達部１０を第２伝達部１０ｂとする。第１伝達部１０ａは、ゲート端子Ｇａに接続され、インダクタンスＬ１を有するゲート配線１１ａを含む。また、第２伝達部１０ｂは、ゲート端子Ｇｂに接続され、インダクタンスＬ２を有するゲート配線１１ｂを含む。

また、第１実施形態では、ゲート配線１１ａとゲート配線１１ｂとは、ゲート配線１１ａの配線長さＡ１とゲート配線１１ｂの配線長さＡ２とが互いに異なることにより、ゲート配線１１ａのインダクタンスＬ１とゲート配線１１ｂのインダクタンスＬ２との大きさが互いに異なるように構成されている。また、第１伝達部１０ａには、ソース端子ＳａとＧＤＵ２０の端子２２とを接続する信号線１１ｃが設けられている。第２伝達部１０ｂには、ソース端子ＳｂとＧＤＵ２０の端子２２とを接続する信号線１１ｄが設けられている。

図４（ａ）には、第１伝達部１０ａの等価回路が示されており、図４（ｂ）には、第２伝達部１０ｂの等価回路が示されている。ここで、第１実施形態では、第１伝達部１０ａおよび第２伝達部１０ｂは、第１伝達部１０ａおよび第２伝達部１０ｂのうちの少なくとも一方の抵抗値Ｒ１またはＲ２、キャパシタンスＣ１またはＣ２、および、インダクタンスＬ１またはＬ２のうちの少なくとも１つが調整されていることにより、共振周波数ω１とω２とが互いに略等しくなるとともに、減衰係数ξ１とξ２とが互いに略等しくなるように構成されている。

具体的には、図３および図４（ａ）に示すように、第１伝達部１０ａは、ゲート配線１１ａと、ゲート抵抗１２ａと、第１スイッチング部３０ａ（半導体デバイス３１）の入力側寄生キャパシタ３１ａとを含む。すなわち、第１伝達部１０ａは、抵抗値Ｒ１、インダクタンスＬ１、および、キャパシタンスＣ１のＲＬＣ直列回路の等価回路として表すことができる。ここで、抵抗値Ｒ１は、ゲート抵抗１２ａの抵抗値およびゲート配線１１ａの抵抗値を含む第１伝達部１０ａ全体の抵抗値である。インダクタンスＬ１は、ゲート配線１１ａのインダクタンスを含む第１伝達部１０ａ全体のインダクタンスである。キャパシタンスＣ１は、第１スイッチング部３０ａの入力側寄生キャパシタ３１ａのキャパシタンスＣ１１を含む第１伝達部１０ａ全体のキャパシタンスである。

ここで、伝達部１０におけるゲート駆動信号Ｇｓの電圧波形ｖｏ（ｔ）は、抵抗値Ｒ、インダクタンスＬ、および、キャパシタンスＣからなるＲＬＣ直列回路において、以下の式（１）が成立する。なお、入力パルス信号ｖｉの電圧をｖｉ（ｔ）（ラプラス変換後Ｖｉ（ｓ））、スイッチング部３０のゲート端子－ソース端子間の電圧をｖｏ（ｔ）（ラプラス変換後Ｖｏ（ｓ））および伝達関数をＧ（ｓ）とする。

ここで、伝達関数Ｇ（ｓ）を２次振動系の伝達関数とし、伝達部１０の共振周波数をωとし、減衰係数（ダンピングファクタ）をξとすると、以下の式（２）および（３）が成立する。

これにより、ゲート駆動信号Ｇｓの立上り波形としての電圧ｖｏ（ｔ）は、オン時のゲート電圧をＶｇｓｏｎとし、オフ時のゲート電圧をＶｇｓｏｆｆとした場合、以下の式（４）および（５）として表すことができる。

したがって、上記式（３）のＲにＲ１、ＣにＣ１、および、ＬにＬ１を代入すると、共振周波数ω１および減衰係数ξ１は、以下の式（６）となる。

ここで、図３に示すように、第１実施形態では、第２伝達部１０ｂは、ゲート配線１１ｂと、ゲート抵抗１２ｂと、第２スイッチング部３０ｂ（半導体デバイス３１）の入力側寄生キャパシタ３１ａと、入力側寄生キャパシタ３１ａとは別個に構成された付加キャパシタ１３とを含む。たとえば、付加キャパシタ１３は、入力側寄生キャパシタ３１ａに並列接続されている。ここで、図４（ｂ）に示すように、第２伝達部１０ｂは、第１伝達部１０ａと同様に、抵抗値Ｒ２、インダクタンスＬ２、および、キャパシタンスＣ２のＲＬＣ直列回路の等価回路として表すことができる。すなわち、上記式（３）のＲにＲ２、ＣにＣ２、および、ＬにＬ２を代入すると、共振周波数ω２および減衰係数ξ２は、以下の式（７）となる。

ここで、第１実施形態では、ゲート駆動回路１は、第２伝達部１０ｂのキャパシタンスＣ２が調整されていることにより（好ましくは、第２伝達部１０ｂの抵抗値Ｒ２およびキャパシタンスＣ２の両方が調整されていることにより）、共振周波数ω１とω２とが互いに略等しくなるとともに、減衰係数ξ１とξ２が互いに略等しくなるように構成されている。「共振周波数ω１とω２とが互いに略等しい」とは、たとえば、共振周波数ω１およびω２が、以下の式（８）に示す範囲内であることを意味するものとし、「減衰係数ξ１とξ２とが互いに略等しい」とは、たとえば、減衰係数ξ１およびξ２が、以下の式（９）に示す範囲内であることを意味するものとする。すなわち、共振周波数ω１およびω２が、以下の式（８）に示す範囲内であるとともに、減衰係数ξ１およびξ２が、以下の式（９）に示す範囲内であれば、第１スイッチング部３０ａおよび第２スイッチング部３０ｂのうちの一方に、電流が集中するのが抑制される。

具体的には、図４に示すように、ゲート駆動回路１では、共振周波数ω１とω２とが略等しくなるように、インダクタンスＬ１とインダクタンスＬ２との差異に基づいて、キャパシタンスＣ２が調整（設定）されている。第１実施形態では、キャパシタンスＣ２は、入力側寄生キャパシタ３１ａのキャパシタンスＣ２１と付加キャパシタ１３のキャパシタンスＣ２２とが合成されたキャパシタンス（Ｃ２１＋Ｃ２２）である。また、第１実施形態のゲート駆動回路１では、共振周波数ω１およびω２が互いに略等しくなるとともに、減衰係数ξ１およびξ２が互いに略等しくなるように、入力側寄生キャパシタ３１ａと付加キャパシタ１３とにより合成されたキャパシタンスＣ２が調整されている。なお、付加キャパシタ１３は、キャパシタンスＣ２２（合成されたキャパシタンスＣ２）を調整するために、キャパシタンスが固定値となるコンデンサにより構成されていてもよいし、容量可変のコンデンサとして構成されていてもよい。

また、ゲート駆動回路１では、減衰係数ξ１とξ２とが略等しくなるように、抵抗値Ｒ２の値が調整（設定）されている。たとえば、ゲート駆動回路１では、抵抗値Ｒ１（たとえば、ゲート抵抗１２ａの抵抗値）と抵抗値Ｒ２（たとえば、ゲート抵抗１２ｂの抵抗値）とが異なる値に設定されている。なお、ゲート抵抗１２ａおよび１２ｂは、抵抗値が固定値となる抵抗器として構成されていることに限られず、ゲート抵抗１２ａの抵抗値とゲート抵抗１２ｂの抵抗値とが互いに異なる値に設定可能に可変抵抗器により構成されていてもよいし、抵抗器の数が変更されていてもよい。

ＧＤＵ２０は、たとえば、発振器、ＣＰＵ（中央演算処理装置）等を含む。そして、図２に示すように、ＧＤＵ２０のパルス出力部２１には、第１伝達部１０ａおよび第２伝達部１０ｂが接続されている。そして、図４に示すように、ＧＤＵ２０は、パルス出力部２１から第１伝達部１０ａおよび第２伝達部１０ｂの各々に同一の入力パルス信号ｖｉ（矩形信号）を入力するように構成されている。

これにより、図６に示すように、第１伝達部１０ａおよび第２伝達部１０ｂは、共振周波数ω１とω２とが互いに略等しくなるとともに、減衰係数ξ１およびξ２が互いに略等しくなるように構成されていることにより、第１スイッチング部３０ａおよび第２スイッチング部３０ｂの各々に、略同一の電圧立上り波形（ターンオン時波形）、および、略同一の電圧立下り波形（ターンオフ時波形）を有するゲート駆動信号Ｇｓを伝達するように構成されている。すなわち、第１スイッチング部３０ａの動作タイミングと、第２スイッチング部３０ｂの動作タイミングとが、略一致するように、ゲート駆動回路１が構成されている。

（第１実施形態によるゲート駆動回路と比較例によるゲート駆動回路との比較結果）
次に、図５～図７を参照して、第１実施形態（調整後の例）によるゲート駆動回路１と比較例（調整前の例）によるゲート駆動回路との比較結果について、具体的に数値例を示して説明する。なお、比較例によるゲート駆動回路の構成とは、従来技術を意味するものではなく、第１実施形態によるゲート駆動回路１の抵抗値Ｒ２およびキャパシタンスＣ２が調整される前の状態を示す構成である。

図５（ａ）に示すように、比較例によるゲート駆動回路（調整前のゲート駆動回路）の第１駆動信号伝達部において、抵抗値Ｒ１ｃが５Ω、インダクタンスＬ１ｃが０．５μＨ、キャパシタンスＣ１ｃが１５ｎＦ、共振周波数ω１ｃが１１．５ＭＨｚ、および、減衰係数ξ１ｃが０．４３であるとする。また、比較例によるゲート駆動回路（調整前のゲート駆動回路）の第２駆動信号伝達部において、抵抗値Ｒ２ｃが５Ω、インダクタンスＬ２ｃが０．２５μＨ、キャパシタンスＣ２ｃが１５ｎＦ、共振周波数ω２ｃが１６．３ＭＨｚ、および、減衰係数ξ２ｃが０．６１であるとする。すなわち、比較例によるゲート駆動回路では、第１駆動信号伝達部と第２駆動信号伝達部とにおいて、インダクタンス、共振周波数および減衰係数の大きさがそれぞれ異なる。

図５（ｂ）に示すように、第１実施形態によるゲート駆動回路１の第１伝達部１０ａにおいて、抵抗値Ｒ１が５Ω、インダクタンスＬ１が０．５μＨ、キャパシタンスＣ１が１５ｎＦ、共振周波数ω１が１１．５ＭＨｚ、および、減衰係数ξ１が０．４３であるとする。ここで、第２伝達部１０ｂでは、抵抗値Ｒ２は、５ΩであるＲ２ｃから調整分Ｒａ（２．５Ω）調整（減少）されて２．５Ωであり、インダクタンスＬ２は０．２５μＨであり、キャパシタンスＣ２は、１５ｎＦであるＣ２１（Ｃ２ｃ）から調整分Ｃ２２（付加キャパシタ１３のキャパシタンスＣ２２分）、調整（増加）されて３０ｎＦであり、共振周波数ω２は１１．５ＭＨｚであり、減衰係数ξ２は、０．４３である。すなわち、第１実施形態によるゲート駆動回路１では、ω１＝ω２となり、ξ１＝ξ２となっている。

図６には第１実施形態によるゲート駆動回路１におけるゲート端子ＧａおよびＧ２におけるゲート電圧ｖｏ（ｔ）を示す波形（ターンオン時波形およびターンオフ時波形）を示し、図７には比較例によるゲート駆動回路におけるゲート端子におけるゲート電圧ｖｏ（ｔ）を示す波形（ターンオン時波形およびターンオフ時波形）を示す。

比較例によるゲート駆動回路では、第１駆動信号伝達部を介したゲート電圧ｖｏ（ｔ）（実線）と、第２駆動信号伝達部を介したゲート電圧ｖｏ（ｔ）（点線）とは、一致せず、第１駆動信号伝達部に接続された第１スイッチング部の動作タイミングと、第２駆動信号伝達部に接続された第２スイッチング部の動作タイミングとがずれることが判明した。たとえば、図７に示す例では、所定の電圧値Ｖｔに至るまでにΔｔの期間、第１スイッチング部の動作タイミングと第２スイッチング部の動作タイミングとがずれている。

第１実施形態によるゲート駆動回路１では、第１伝達部１０ａを介したゲート電圧ｖｏ（ｔ）と、第２伝達部１０ｂを介したゲート電圧ｖｏ（ｔ）とが、一致し、第１伝達部１０ａに接続された第１スイッチング部３０ａの動作タイミングと、第２伝達部１０ｂに接続された第２スイッチング部３０ｂの動作タイミングとが一致することが判明した。図６では、ターンオン時波形およびターンオフ時波形のそれぞれに、１つの実線に示す波形を示しているが、第１伝達部１０ａを介したゲート電圧ｖｏ（ｔ）の波形と第２伝達部１０ｂを介したゲート電圧ｖｏ（ｔ）の波形とが、一致していることを示している。

［第１実施形態の効果］
第１実施形態では、以下のような効果を得ることができる。

第１実施形態では、上記のように、第２伝達部１０ｂの抵抗値Ｒ、キャパシタンスＣ、および、インダクタンスＬのうちの少なくとも１つが調整されていることにより、共振周波数ωが互いに略等しくなるとともに、減衰係数ξが互いに略等しくなるように、第１伝達部１０ａおよび第２伝達部１０ｂを構成する。これにより、共振周波数ω１およびω２および減衰係数ξ１およびξ２により決定される、第１スイッチング部３０ａのゲート端子Ｇａおよび第２スイッチング部３０ｂのゲート端子Ｇｂに入力される電圧ｖｏ（ｔ）同士（図７参照）が略一致するので、第１スイッチング部３０ａおよび第２スイッチング部３０ｂの動作タイミングを略同一にすることができる。このため、第１スイッチング部３０ａおよび第２スイッチング部３０ｂのうちの一方に電流が集中するのを抑制することができる。この結果、電流が集中したスイッチング部３０において、発熱が大きくなることを抑制することができるとともに、大電流遮断によるサージ電圧が発生することを抑制することができるので、スイッチング部３０が破損するのを抑制することができる。したがって、互いに並列接続または直列接続された第１スイッチング部３０ａおよび第２スイッチング部３０ｂに接続された複数のゲート配線１１ａおよび１１ｂ同士のインダクタンスＬ１とＬ１２とを同一にすることができない場合にも、スイッチング部３０が破損することを抑制することができる。

また、第１実施形態では、上記のように、ゲート配線１１ａと１１ｂとが、配線長さＡ１とＡ２とが互いに異なることにより、インダクタンスＬ１とＬ２とが互いに異なるように構成されている。第２伝達部１０ｂのキャパシタンスＣ２を調整することにより、共振周波数ω１とω２とを互いに略等しくするとともに、減衰係数ξ１とξ２とを互いに略等しくするようにゲート駆動回路１を構成する。これにより、上記式（６）および（７）のように、共振周波数ω２と、減衰係数ξ２には、キャパシタンスＣ２の成分が含まれているので、キャパシタンスＣ２を調整することにより、第１伝達部１０ａおよび第２伝達部１０ｂの共振周波数ω１およびω２、および、減衰係数ξ１およびξ２が略等しくなるように、ゲート駆動回路１を容易に構成することができる。この結果、ゲート配線１１ａの配線長さＡ１とゲート配線１１ｂの配線長さＡ２とが互いに異なりインダクタンスＬ１とＬ２とで互いに異なる場合にも、スイッチング部３０が破損することを容易に抑制することができる。

また、第１実施形態では、上記のように、第２伝達部１０ｂの抵抗値Ｒ２およびキャパシタンスＣ２を調整することにより、共振周波数ω１とω２とを互いに略等しくするとともに、減衰係数ξ１とξ２とを互いに略等しくするようにゲート駆動回路１を構成する。これにより、上記式（６）および（７）のように、キャパシタンスＣ２を調整することによって共振周波数ω１とω２とを調整した後に、共振周波数ω２には含まれず減衰係数ξ２に含まれる抵抗値Ｒ２の成分を調整することにより、第１伝達部１０ａおよび第２伝達部１０ｂの共振周波数ω１およびω２、および、減衰係数ξ１およびξ２を略等しくなるように、ゲート駆動回路１をより一層容易に構成することができる。

また、第１実施形態では、上記のように、第２伝達部１０ｂには、第２スイッチング部３０ｂの入力側寄生キャパシタ３１ａと、入力側寄生キャパシタ３１ａとは別個に構成された付加キャパシタ１３とが設けられている。そして、第２伝達部１０ｂを、入力側寄生キャパシタ３１ａと付加キャパシタ１３とにより合成されたキャパシタンスＣ２が調整されていることにより、共振周波数ω１およびω２、および、減衰係数ξ１およびξ２を略等しくなるように、構成する。これにより、第１伝達部１０ａまたは第２伝達部１０ｂに、入力側寄生キャパシタ３１ａのキャパシタンスＣ２を調整するためにスイッチング部３０に含まれる半導体デバイス３１自体を構成（設計）し直す場合に比べて、付加キャパシタ１３のキャパシタンスＣ２２を調整することにより、伝達部１０のキャパシタンスＣ２（合成されたキャパシタンス）を容易に調整することができる。

また、第１実施形態では、上記のように、第１伝達部１０ａおよび第２伝達部１０ｂを、共振周波数ω１およびω２、および、減衰係数ξ１およびξ２が略等しくなるように、構成する。第１スイッチング部３０ａおよび第２スイッチング部３０ｂの各々に、略同一の電圧立上り波形または略同一の電圧立下り波形を有するゲート駆動信号Ｇｓを伝達するように構成されている。このように構成すれば、第１スイッチング部３０ａおよび第２スイッチング部３０ｂの各々に、略同一の電圧立上り波形または略同一の電圧立下り波形を有するゲート駆動信号Ｇｓが伝達されるので、複数のスイッチング部３０の動作タイミングを容易に揃えることができる。この結果、スイッチング部３０が破損することをより一層抑制することができる。

［第２実施形態］
次に、図１、図８および図９を参照して、第２実施形態の電力変換装置２００の構成について説明する。第２実施形態による電力変換装置２００では、付加キャパシタ１３を第２伝達部１０ｂに設けることにより、キャパシタンスＣ２が調整されていた第１実施形態と異なり、半導体素子２３１の数（半導体チップの数）を調整することにより、キャパシタンスＣ１０２ａおよびＣ１０２ｂが調整されている。なお、上記第１実施形態と同一の構成については、図中において同じ符号を付して図示し、その説明を省略する。

図１に示すように、第２実施形態では、電力変換装置２００は、ゲート駆動回路２０１とブリッジ回路２０２とを含む。また、ゲート駆動回路２０１は、第１駆動信号伝達部２１０ａ（以下、「第１伝達部２１０ａ」とする）と第２駆動信号伝達部２１０ｂ（以下、「第２伝達部２１０ｂ」とする）とを含む。図８に示すように、ブリッジ回路２０２は、第１スイッチング部２３０ａと、第２スイッチング部２３０ｂとを含む、１つの半導体モジュールとして構成されている。第１スイッチング部２３０ａおよび第２スイッチング部２３０ｂは、それぞれ、複数の半導体素子２３１（半導体チップ）が設けられた半導体チップ群として構成されている。半導体素子２３１は、それぞれ、スイッチング素子（たとえば、ＭＯＳＦＥＴ等）により構成されている。

そして、第１スイッチング部２３０ａを構成する複数の半導体素子２３１は、第１伝達部２１０ａのゲート配線２１１ａに接続されている。第２スイッチング部２３０ｂを構成する複数の半導体素子２３１は、第２伝達部２１０ｂのゲート配線２１１ｂに接続されている。すなわち、第１スイッチング部２３０ａを構成する複数の半導体素子２３１には、略同一の動作タイミングでゲート駆動信号Ｇｓが入力される。また、第２スイッチング部２３０ｂを構成する複数の半導体素子２３１には、略同一の動作タイミングでゲート駆動信号Ｇｓが入力される。

ここで、第２実施形態では、第１伝達部２１０ａは、複数の半導体素子２３１が設けられている第１スイッチング部２３０ａのＮ１個の半導体素子２３１の入力側寄生キャパシタ２３１ａを含み、第２伝達部２１０ｂは、複数の半導体素子２３１が設けられている第２スイッチング部２３０ｂのＮ２個の半導体素子２３１の入力側寄生キャパシタ２３１ａを含む。第１伝達部２１０ａおよび第２伝達部２１０ｂは、複数の半導体素子２３１の入力側寄生キャパシタ２３１ａ同士の合成されたキャパシタンスＣ１０２ａおよびＣ１０２ｂが調整されていることにより、共振周波数ω１１とω１２とが互いに略等しくなるとともに、減衰係数ξ１とξ２とが互いに略等しくなるように構成されている。

具体的には、第１スイッチング部２３０ａに含まれる半導体素子２３１の数Ｎ１と、第２スイッチング部２３０ｂに含まれる半導体素子２３１の数Ｎ２とは、互いに異なる。また、半導体素子２３１の入力側寄生キャパシタ２３１ａのキャパシタンスはＣ１０２である。これにより、図９に示すように、第１伝達部２１０ａのＮ１個の半導体素子２３１の入力側寄生キャパシタ２３１ａ同士の合成されたキャパシタンスＣ１０２ａは、第２伝達部２１０ｂのＮ２個の半導体素子２３１の入力側寄生キャパシタ２３１ａ同士の合成されたキャパシタンスＣ１０２ｂとは、異なる値となる。

ここで、第２実施形態では、数Ｎ１と数Ｎ２とのうちの少なくとも一方（たとえば、数Ｎ１およびＮ２の両方）が調整されることにより、第１伝達部２１０ａのキャパシタンスＣ１０２ａと第２伝達部２１０ｂのキャパシタンスＣ１０２ｂとのうちの少なくとも一方（たとえば、キャパシタンスＣ１０２ａおよびＣ１０２ｂの両方）が調整されている。

また、図９に示すように、第１伝達部２１０ａは、抵抗値Ｒ１１と、インダクタンスＬ１１と、キャパシタンスＣ１０２ａとにより構成されたＲＬＣ直列回路である。第２伝達部２１０ｂは、抵抗値Ｒ１２と、インダクタンスＬ１２と、キャパシタンスＣ１０２ｂとにより構成されたＲＬＣ直列回路である。

そして、ゲート駆動回路２０１は、抵抗値Ｒ１１およびＲ１２の少なくとも一方と、キャパシタンスＣ１０２ａおよびＣ１０２ｂの少なくとも一方とが調整されていることにより、第１伝達部２１０ａの共振周波数ω１１と第２伝達部２１０ｂの共振周波数ω１２とが互いに略等しくなるとともに、第１伝達部２１０ａの減衰係数ξ１１と第２伝達部２１０ｂの減衰係数ξ１２とが互いに略等しくなるように構成されている。また、第２実施形態のその他の構成は、第１実施形態の構成と同様である。

（第２実施形態によるゲート駆動回路の抵抗値およびキャパシタンスの調整の例）
次に、図１０を参照して、第２実施形態によるゲート駆動回路２０１の抵抗値Ｒ１１、および、キャパシタンスＣ１０２ａおよびＣ１０２ｂの調整の例について説明する。

図１０（ａ）には、調整前のゲート駆動回路２０１の抵抗値等の数値例を示し、図１０（ｂ）には、調整後（第２実施形態）のゲート駆動回路２０１の抵抗値等の数値例を示している。たとえば、調整前の第１伝達部２１０ａの抵抗値Ｒ１１ｃおよび調整前の第２伝達部２１０ｂの抵抗値Ｒ１２ｃは、３Ωとする。また、調整前の第１伝達部２１０ａのインダクタンスＬ１１ｃは、０．０４μＨとし、調整前の第２伝達部２１０ｂのインダクタンスＬ１２ｃは、０．０２μＨとする。調整前の第１伝達部２１０ａのキャパシタンスＣ１１ｃおよび調整前の第２伝達部２１０ｂのキャパシタンスＣ１２ｃは、９ｎＦとする。この場合、調整前の第１伝達部２１０ａの共振周波数ω１１ｃは５２．７ＭＨｚとなり、調整前の第２伝達部２１０ｂの共振周波数ω１２ｃは７４．５ＭＨｚ（互いに異なる値）となる。また、調整前の第１伝達部２１０ａの減衰係数ξ１１ｃは０．７１となり、調整前の第２伝達部２１０ｂの減衰係数ξ１２ｃは１．０１（互いに異なる値）となる。

そして、たとえば、抵抗値Ｒ１１ｃからＲ１１に、キャパシタンスＣ１１ｃからＣ１０２ａに、キャパシタンスＣ１２ｃからＣ１０２ｂに、それぞれ、調整されることにより、第１伝達部２１０ａの共振周波数ω１１と第２伝達部２１０ｂの共振周波数ω１２とが互いに略等しくなるとともに、第１伝達部２１０ａの減衰係数ξ１１と第２伝達部２１０ｂの減衰係数ξ１２とが互いに略等しくなる。

具体的には、調整後の第１伝達部２１０ａの抵抗値Ｒ１１は、６Ωである。調整後の第２伝達部２１０ｂの抵抗値Ｒ１２は、３Ωである。調整後の第１伝達部２１０ａのインダクタンスＬ１１は、０．０４μＨであり、調整後の第２伝達部２１０ｂのインダクタンスＬ１２は、０．０２μＨである。調整後の第１駆動信号伝達部２１０ａのキャパシタンスＣ１０２ａは、半導体素子２３１の数をＮ１とすることにより、６ｎＦとなる。調整後の第２伝達部２１０ｂのキャパシタンスＣ１０２ｂは、半導体素子２３１の数をＮ２とすることにより、１２ｎＦとなる。これにより、調整後の第１伝達部２１０ａの共振周波数ω１１および調整後の第２伝達部２１０ｂの共振周波数ω１２は共に、６４．５ＭＨｚとなり、調整後の第１伝達部２１０ａの減衰係数ξ１１および調整後の第２伝達部２１０ｂの減衰係数ξ１２は共に、１．１６となる。

［第２実施形態の効果］
第２実施形態では、以下のような効果を得ることができる。

第２実施形態では、上記のように、第１伝達部２１０ａは、第１スイッチング部２３０ａ内のＮ１個の半導体素子２３１の入力側寄生キャパシタ２３１ａを含む。第２伝達部２１０ｂは、第２スイッチング部２３０ｂ内のＮ２個の半導体素子２３１の入力側寄生キャパシタ２３１ａを含む。第１伝達部２１０ａおよび第２伝達部２１０ｂを、複数の半導体素子２３１の入力側寄生キャパシタ２３１ａ同士の合成されたキャパシタンスＣ１０２ａおよびＣ１０２ｂが調整されていることにより、共振周波数ω１１とω１２とが互いに略等しくなるとともに、減衰係数ξ１１とξ１２とが互いに略等しくなるように構成する。これにより、複数の半導体素子２３１（半導体チップ）の数Ｎ１１および数Ｎ１２を調整することにより、キャパシタンスＣ１０２ａおよびＣ１０２ｂを容易に調整することができる。なお、第２実施形態のその他の効果は、第１実施形態の効果と同様である。

[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。

たとえば、上記第１および第２実施形態では、動作タイミングが揃えられる第１スイッチング部と第２スイッチング部とを互いに並列接続する例を示したが、本発明はこれに限られない。すなわち、図１１に示す変形例の電力変換装置３００のように、第１伝達部１０ａのゲート配線１１ａに接続された第１スイッチング部３３０ａと、第２伝達部１０ｂのゲート配線１１ｂに接続された第２スイッチング部３３０ｂとが、正極端子Ｔｐと電力出力側端子Ｔｏとの間において、互いに直列接続されていてもよい。このような電力変換装置３００は、たとえば、発電設備用、および、変電設備用等の高電圧の電力系統に接続される電力変換装置に適用することができる。このため、たとえば、直列接続される複数のスイッチング部（第１スイッチング部３３０ａおよび第２スイッチング部３３０ｂ）の数を増やしても、スイッチング部の動作タイミングを容易に揃えることができる。

また、上記第１および第２実施形態では、抵抗値、キャパシタンス、および、インダクタンスのうちの抵抗値およびキャパシタンスを調整することにより、第１駆動信号伝達部の共振周波数と第２駆動信号伝達部の共振周波数とを略等しくするとともに、第１駆動信号伝達部の減衰係数と第２駆動信号伝達部の減衰係数とを略等しくする例を示したが、本発明はこれに限られない。すなわち、抵抗値、キャパシタンス、および、インダクタンスのうちの少なくとも１つ（たとえば、キャパシタンスのみ、インダクタンスのみ、抵抗値とキャパシタンスとインダクタンスとの全て）を調整することにより、第１駆動信号伝達部の共振周波数と第２駆動信号伝達部の共振周波数とを略等しくするとともに、第１駆動信号伝達部の減衰係数と第２駆動信号伝達部の減衰係数とを略等しくしてもよい。

また、上記第１および第２実施形態では、複数のゲート配線の配線長さが互いに異なることにより、複数のゲート配線のインダクタンスが互いに異なるように構成する例を示したが、本発明はこれに限られない。すなわち、複数のゲート配線の横断面積が互いに異なることにより、複数のゲート配線のインダクタンスが互いに異なる場合にも、本発明を適用してもよい。

また、上記第１実施形態では、図４に示すように、付加キャパシタを入力側寄生キャパシタに並列接続するように第２駆動信号伝達部に設ける例を示したが、本発明はこれに限られない。すなわち、付加キャパシタを入力側寄生キャパシタに直列接続するように第１駆動信号伝達部または第２駆動信号伝達部に設けてもよい。

また、上記第２実施形態では、第１駆動信号伝達部の入力側寄生キャパシタの数（Ｎ１）と、第２駆動信号伝達部の入力側寄生キャパシタの数（Ｎ２）との両方を調整する例を示したが、本発明はこれに限られない。すなわち、Ｎ１またはＮ２のいずれか一方のみが調整されていてもよい。

また、上記実施形態では、スイッチング部（半導体デバイス）を、ＳｉＣ－ＭＯＳＦＥＴまたはＩＧＢＴから構成する例を示したが、本発明はこれに限られない。すなわち、ＳｉＣ－ＭＯＳＦＥＴおよびＩＧＢＴ以外の半導体素子（たとえば、Ｓｉ－ＭＯＳＦＥＴ）を用いてもよい。

１、２０１ ゲート駆動回路
１０ 駆動信号伝達部
１０ａ、２１０ａ 第１駆動信号伝達部
１０ｂ、２１０ｂ 第２駆動信号伝達部
１１ａ、１１ｂ、２１１ａ、２１１ｂ ゲート配線
１３ 付加キャパシタ
２０ ＧＤＵ（信号入力部）
３０ スイッチング部
３１ａ、２３１ａ 入力側寄生キャパシタ
３０ａ、２３０ａ 第１スイッチング部
３０ｂ、２３０ｂ 第２スイッチング部
１００、２００、３００ 電力変換装置
２３１ 半導体素子
Ｇａ、Ｇｂ ゲート端子

Claims (7)

1. ゲート端子に入力されるゲート駆動信号に基づいてオンオフするとともに、互いに並列接続または直列接続された複数のスイッチング部の前記ゲート端子に接続され、インダクタンスが互いに異なる複数のゲート配線を含む、複数の駆動信号伝達部と、
   前記複数のゲート配線の各々に、入力パルス信号を入力する信号入力部とを備え、
   前記複数の駆動信号伝達部は、前記複数の駆動信号伝達部のうちの少なくとも１つの前記駆動信号伝達部の抵抗値、キャパシタンス、および、インダクタンスのうちの少なくとも１つが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている、ゲート駆動回路。
2. 前記複数のゲート配線は、前記複数のゲート配線の配線長さが互いに異なることにより、前記複数のゲート配線の前記インダクタンスが互いに異なるように構成されており、
   前記複数の駆動信号伝達部は、前記複数の駆動信号伝達部のうちの少なくとも１つの前記駆動信号伝達部の前記キャパシタンスが調整されていることにより、前記共振周波数が互いに略等しくなるとともに、前記減衰係数が互いに略等しくなるように構成されている、請求項１に記載のゲート駆動回路。
3. 前記複数の駆動信号伝達部は、前記複数の駆動信号伝達部のうちの少なくとも１つの前記駆動信号伝達部の前記抵抗値および前記キャパシタンスが調整されていることにより、前記共振周波数が互いに略等しくなるとともに、前記減衰係数が互いに略等しくなるように構成されている、請求項２に記載のゲート駆動回路。
4. 前記複数の駆動信号伝達部のうちの少なくとも１つの前記駆動信号伝達部には、前記スイッチング部の入力側寄生キャパシタと、前記入力側寄生キャパシタとは別個に構成された付加キャパシタとが設けられており、
   前記複数の駆動信号伝達部は、前記入力側寄生キャパシタと前記付加キャパシタとにより合成された前記キャパシタンスが調整されていることにより、前記共振周波数が互いに略等しくなるとともに、前記減衰係数が互いに略等しくなるように構成されている、請求項２または３に記載のゲート駆動回路。
5. 前記複数の駆動信号伝達部のうちの少なくとも１つの前記駆動信号伝達部は、複数の半導体素子が設けられている前記複数のスイッチング部の前記複数の半導体素子の入力側寄生キャパシタを含み、
   前記複数の駆動信号伝達部は、前記複数の半導体素子の前記入力側寄生キャパシタ同士の合成された前記キャパシタンスが調整されていることにより、前記共振周波数が互いに略等しくなるとともに、前記減衰係数が互いに略等しくなるように構成されている、請求項２または３に記載のゲート駆動回路。
6. 前記複数の駆動信号伝達部は、前記複数の駆動信号伝達部の前記共振周波数が互いに略等しくなるとともに、前記複数の駆動信号伝達部の前記減衰係数が互いに略等しくなるように構成されていることにより、前記複数のスイッチング部の各々に、略同一の電圧立上り波形または略同一の電圧立下り波形を有する前記ゲート駆動信号を伝達するように構成されている、請求項１～５のいずれか１項に記載のゲート駆動回路。
7. ゲート端子に入力されるゲート駆動信号に基づいてオンオフするとともに、互いに並列接続または直列接続された複数のスイッチング部と、
   前記スイッチング部の前記ゲート端子に接続され、インダクタンスが互いに異なる複数のゲート配線を含む、複数の駆動信号伝達部と、
   前記複数のゲート配線の各々に、入力パルス信号を入力する信号入力部とを備え、
   前記複数の駆動信号伝達部は、前記複数の駆動信号伝達部のうちの少なくとも１つの前記駆動信号伝達部の抵抗値、キャパシタンス、および、インダクタンスのうちの少なくとも１つが調整されていることにより、共振周波数が互いに略等しくなるとともに、減衰係数が互いに略等しくなるように構成されている、電力変換装置。

Images