CN107492338A - 一种栅极驱动电路及显示装置 - Google Patents

一种栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN107492338A
CN107492338A CN201710952257.0A CN201710952257A CN107492338A CN 107492338 A CN107492338 A CN 107492338A CN 201710952257 A CN201710952257 A CN 201710952257A CN 107492338 A CN107492338 A CN 107492338A
Authority
CN
China
Prior art keywords
signal end
reference voltage
switching transistor
voltage signal
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710952257.0A
Other languages
English (en)
Inventor
栗峰
马禹
闫岩
桑琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710952257.0A priority Critical patent/CN107492338A/zh
Publication of CN107492338A publication Critical patent/CN107492338A/zh
Priority to US15/910,117 priority patent/US20190114951A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明公开了一种栅极驱动电路及显示装置，其中栅极驱动电路包括级联的多个移位寄存器；除第一级移位寄存器外，本级移位寄存器输出降噪模块的第二参考电压信号端与上一级移位寄存器输入模块的输入信号端相连。通过将输出降噪模块与第二参考电压信号端相连，使其在上一级移位寄存器中的输入信号端的信号的控制下对本级移位寄存器的信号输出端进行降噪，由于上一级移位寄存器的输入信号端的信号要比本级移位寄存器的输入信号端的信号要提前一行像素扫描的时间，因此，通过上一级移位寄存器的输入信号端的信号对本级移位寄存器的信号输出端进行降噪，可以更好的保证信号输出端所输出信号的稳定。

Description

一种栅极驱动电路及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种栅极驱动电路及显示装置。
背景技术
随着显示技术的飞速发展，显示器呈现出了高集成度和低成本的发展趋势。其中，GOA(Gate Driver on Array，阵列基板行驱动)技术将TFT(Thin Film Transistor，薄膜晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(IC，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制作工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。
一般的栅极驱动电路均是由多个级联的移位寄存器组成，各级移位寄存器的驱动信号输出端分别对应连接一条栅线，通过各级移位寄存器实现依次向显示面板上的各行栅线输入扫描信号。在现有的移位寄存器中，如图1所示，由于电容模块4的耦合作用较强致使信号输出端OUTPUT所输出的信号容易受到第一节点N1的影响，需要设置降噪模块3为信号输出端OUTPUT进行降噪以保证信号输出端OUTPUT所输出信号的稳定性。
但是，现有技术中的降噪模块4是在输入信号端INPUT的控制下对信号输出端OUTPUT进行降噪的，由于输入信号端INPUT所输入信号的上升沿的存在，在第一节点N1的电位升高时，输入信号端INPUT所输入信号还没有升至最高，从而导致降噪模块3对信号输出端INPUT的降噪能力较弱，从而影响输出信号的稳定性。
因此，如何提高降噪模块对信号输出端的降噪能力是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明实施例提供一种栅极驱动电路及显示装置，用以解决现有的栅极驱动电路中的移位寄存器的输出信号稳定的问题。
因此，本发明实施例提供了一种栅极驱动电路，包括级联的多个移位寄存器；其中，所述移位寄存器包括：输入模块、输出模块、输出降噪模块、电容模块和复位模块；其中，所述输出降噪模块分别与第二参考电压信号端、第一参考电压信号端以及信号输出端相连，所述输入模块分别与输入信号端和第一节点相连，除第一级移位寄存器外，本级移位寄存器的所述第二参考电压信号端与上一级移位寄存器的所述输入信号端相连。
具体地，在本发明实施例提供的栅极驱动电路中，所述输入模块用于在输入信号端的控制下将所述输入信号端的信号提供给第一节点；
所述输出模块用于在所述第一节点的电位的控制下将时钟信号端发出的时钟信号提供给所述信号输出端；
所述电容模块用于保持所述第一节点和所述信号输出端的电压差稳定；
所述输出降噪模块用于在所述第二参考电压信号端的控制下将所述第一参考电压信号端发出的第一参考电压信号提供给所述信号输出端；
所述复位模块用于在复位信号端的控制下将所述第一参考电压信号端的信号提供给所述第一节点。
可选地，在本发明实施例提供的栅极驱动电路中，所述输入模块包括：第一开关晶体管；其中，
所述第一开关晶体管的栅极和所述第一开关晶体管的第一极均与所述输入信号端相连，所述第一开关晶体管的第二极与所述第一节点相连。
可选地，在本发明实施例提供的栅极驱动电路中，所述输出模块包括：第二开关晶体管；其中，
所述第二开关晶体管的栅极与所述第一节点相连，所述第二开关晶体管的第一极与所述时钟信号端相连，所述第二开关晶体管的第二极与所述信号输出端相连。
可选地，在本发明实施例提供的栅极驱动电路中，所述输出降噪模块包括：第三开关晶体管；其中，
所述第三开关晶体管的栅极与所述第二参考电压信号端相连，所述第三开关晶体管的第一极与所述第一参考电压信号端相连，所述第三开关晶体管的第二极与所述信号输出端相连。
可选地，在本发明实施例提供的栅极驱动电路中，所述电容模块包括：第一电容；其中，
所述第一电容的第一电极与所述第一节点相连，所述第一电容的第二极与所述信号输出端相连。
可选地，在本发明实施例提供的栅极驱动电路中，所述复位模块包括：第四开关晶体管；其中，
所述第四开关晶体管的栅极与所述复位信号端相连，所述第四开关晶体管的第一极与所述第一电压参考信号端相连，所述第四开关晶体管的第二极与所述第一节点相连。
可选地，在本发明实施例提供的栅极驱动电路中，所述移位寄存器还包括：节点降噪模块；
所述节点降噪模块用于在帧起始信号端的控制下将所述第一参考电压信号端发出的所述第一参考电压信号提供给所述第一节点。
可选地，在本发明实施例提供的栅极驱动电路中，所述节点降噪模块包括：第五开关晶体管；其中，
所述第五开关晶体管的栅极与所述帧起始信号端相连，所述第五开关晶体管的第一极与所述第一参考电压信号端相连，所述第五开关晶体管的第二极与所述第一节点相连。
可选地，在本发明实施例提供的栅极驱动电路中，所述移位寄存器还包括：下拉控制模块和下拉模块；
所述下拉控制模块用于在所述输入信号端或所述第一节点的电位的控制下将所述第一参考电压信号端发出的第一参考电压信号提供给第二节点，或在第三参考电压信号端的控制下将所述第三参考电压信号端发出的第三参考电压信号提供给所述第二节点；
所述下拉模块用于在所述第二节点的电位的控制下将所述第一参考电压信号端发出的所述第一参考电压信号提供给所述第一节点或所述信号输出端。
可选地，在本发明实施例提供的栅极驱动电路中，所述下拉控制模块包括：第七开关晶体管、第八开关晶体管和第九开关晶体管；其中，
所述第七开关晶体管的栅极和第一极均与所述第三参考电压信号端相连，所述第七开关晶体管的第二极与所述第二节点相连；
所述第八开关晶体管的栅极与所述第一节点相连，所述第八开关晶体管的第一极与所述第一参考电压信号端相连，所述第八开关晶体管的第二极与所述第二节点相连；
所述第九开关晶体管的栅极与所述输入信号端相连，所述第九开关晶体管的第一极与所述第一参考电压信号端相连，所述第九开关晶体管的第二极与所述第二节点相连。
可选地，在本发明实施例提供的栅极驱动电路中，所述下拉模块包括：第十开关晶体管和第六开关晶体管；其中，
所述第十开关晶体管的栅极与所述第二节点相连，所述第十开关晶体管的第一极与所述第一参考电压信号端相连，所述第十开关晶体管的第二极与所述第一节点相连；
所述第六开关晶体管的栅极与所述第二节点相连，所述第六开关晶体管的第一极与所述第一参考电压信号端相连，所述第六开关晶体管的第二极与所述信号输出端相连。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种栅极驱动电路。
本发明有益效果如下：
本发明实施例提供的一种栅极驱动电路及显示装置，其中栅极驱动电路包括级联的多个移位寄存器；其中，所述移位寄存器包括：输入模块、输出模块、输出降噪模块、电容模块和复位模块；其中，所述输出降噪模块分别与第二参考电压信号端、第一参考电压信号端以及信号输出端相连，所述输入模块分别与输入信号端和第一节点相连，除第一级移位寄存器外，本级移位寄存器的所述第二参考电压信号端与上一级移位寄存器的所述输入信号端相连。通过将输出降噪模块与第二参考电压信号端相连，使其在上一级移位寄存器中的输入信号端的信号的控制下对本级移位寄存器的信号输出端进行降噪，由于上一级移位寄存器的输入信号端的信号要比本级移位寄存器的输入信号端的信号要提前一行像素扫描的时间，因此，通过上一级移位寄存器的输入信号端的信号对本级移位寄存器的信号输出端进行降噪，可以更好的保证信号输出端所输出信号的稳定。
附图说明
图1为现有技术中的移位寄存器的结构示意图；
图2为本发明实施例提供的移位寄存器的结构示意图之一；
图3为图2所提供的移位寄存器的具体结构示意图；
图4为本发明实施例提供的移位寄存器的结构示意图之二；
图5为图4所提供的移位寄存器的具体结构示意图；
图6为图3所提供的移位寄存器对应的时序图；
图7为本发明实施例提供的栅极驱动电路的结构示意图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的栅极驱动电路及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供了一种栅极驱动电路，包括级联的多个移位寄存器；如图2所示，该移位寄存器包括：输入模块1、输出模块2、输出降噪模块3、电容模块4和复位模块5；其中，输出降噪模块3分别与第二参考电压信号端VREF2、第一参考电压信号端VREF1以及信号输出端相连OUTPUT，输入模块1分别与输入信号端INPUT和第一节点N1相连，除第一级移位寄存器外，本级移位寄存器的第二参考电压信号端VREF2与上一级移位寄存器的输入信号端INPUT相连。
本发明实施例提供的一种栅极驱动电路，包括级联的多个移位寄存器；其中，移位寄存器包括：输入模块、输出模块、输出降噪模块、电容模块和复位模块；其中，所述输出降噪模块分别与第二参考电压信号端、第一参考电压信号端以及信号输出端相连，所述输入模块分别与输入信号端和第一节点相连，除第一级移位寄存器外，本级移位寄存器的所述第二参考电压信号端与上一级移位寄存器的所述输入信号端相连。通过将输出降噪模块与第二参考电压信号端相连，使其在上一级移位寄存器中的输入信号端的信号的控制下对本级移位寄存器的信号输出端进行降噪，由于上一级移位寄存器的输入信号端的信号要比本级移位寄存器的输入信号端的信号要提前一行像素扫描的时间，因此，通过上一级移位寄存器的输入信号端的信号对本级移位寄存器的信号输出端进行降噪，可以更好的保证信号输出端所输出信号的稳定。
需要说明的是，将本级移位寄存器中的第二参考电压信号端与上一级移位寄存器的输入信号端相连是为了使第二参考电压信号端的电压信号可以比本级移位寄存器的输入信号端的信号提前，从而避免由于本级移位寄存器的输入信号端的信号存在上升沿，需要一定的时间才能达到最高的电位，才能控制输出降噪模块对信号输出端进行降噪，由于时间的延迟导致对信号输出端的降噪能力较弱，影响信号输出的稳定性。
具体地，本发明实施例提供的上述栅极驱动电路，如图7所示，本级移位寄存器的第二参考电压信号端VREF2与上一级移位寄存器的输入信号端INPUT相连，从而无需再设置额外的布线来向第二参考电压信号端VREF2提供信号，节约了空间，减少了生产成本。
需要说明的是，本发明实施例提供的上述栅极驱动电路，如图7所示，对于第一级移位寄存器的第二参考电压信号端VREF2可以与额外增加新的电压信号端相连，只要保证第一级移位寄存器的第二参考电压信号端VREF2发处的第二参考电压信号比第一级移位寄存器的输入信号端INPUT的信号提前扫描一行像素所需的时间即可，具体连接在此不做限定。
具体地，在本发明实施例提供的上述栅极驱动电路中，如图2所示，输入模块1用于在输入信号端INPUT的控制下将输入信号端INPUT的信号提供给第一节点N1；
输出模块2用于在第一节点N1的电位的控制下将时钟信号端CLK发出的时钟信号提供给信号输出端OUTPUT；
电容模块4用于保持第一节点N1和信号输出端OUTPUT的电压差稳定；
输出降噪模块3用于在第二参考电压信号端VREF2的控制下将第一参考电压信号端VREF1发出的第一参考电压信号V1提供给信号输出端OUTPUT，其中，本级移位寄存器的第二参考电压信号端VREF2与上一级移位寄存器的输入信号端INPUT相连；
复位模块5用于在复位信号端RESET的控制下将第一参考电压信号端VREF1的信号提供给第一节点N1。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图2所示，输入模块1分别与输入信号端INPUT以及第一节点N1相连；复位模块5分别与复位信号端RESET、第一参考电压信号端VREF1以及第一节点N1相连；输出模块2分别与第一节点N1、时钟信号端CLK以及信号输出端OUTPUT相连；电容模块4分别与第一节点N1以及信号输出端OUTPUT相连；输出降噪模块3分别与第二参考电压信号端VREF2、第一参考电压信号端VREF1以及信号输出端OUTPUT相连。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例是为了更好的解释本发明，但不限制本发明。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图3所示，输入模块1包括：第一开关晶体管M1；其中，
第一开关晶体管M1的栅极和第一开关晶体管M1的第一极均与输入信号端INPUT相连，第一开关晶体管M1的第二极与第一节点N1相连。
以上仅是举例说明移位寄存器中输入模块的具体结构，在具体实施时，输入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图3所示，输出模块2包括：第二开关晶体管M2；其中，
第二开关晶体管M2的栅极与第一节点N1相连，第二开关晶体管M2的第一极与时钟信号端CLK相连，第二开关晶体管M2的第二极与信号输出端OUTPUT相连。
以上仅是举例说明移位寄存器中输出模块的具体结构，在具体实施时，输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图3所示，输出降噪模块3包括：第三开关晶体管M3；其中，
第三开关晶体管M3的栅极与第二参考电压信号端VREF2相连，第三开关晶体管M3的第一极与第一参考电压信号端VREF1相连，第三开关晶体管M3的第二极与信号输出端OUTPUT相连。
以上仅是举例说明移位寄存器中输出降噪模块的具体结构，在具体实施时，输出降噪模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图3所示，电容模块4包括：第一电容C1；其中，
第一电容C1的第一电极与第一节点N1相连，第一电容C1的第二极与信号输出端OUTPUT相连。
以上仅是举例说明移位寄存器中电容模块的具体结构，在具体实施时，电容模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图3所示，复位模块5包括：第四开关晶体管M4；其中，
第四开关晶体管M4的栅极与复位信号端RESET相连，第四开关晶体管M4的第一极与第一电压参考信号端相连，第四开关晶体管M4的第二极与第一节点N1相连。
以上仅是举例说明移位寄存器中复位模块的具体结构，在具体实施时，复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图4所示，移位寄存器还包括：节点降噪模块6；
节点降噪模块6用于在帧起始信号端STV的控制下将第一参考电压信号端VREF1发出的第一参考电压信号提供给第一节点N1。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，通过节点降噪模块的设置，可以在一帧开始扫描之前对第一节点进行放燥，防止上一帧的信号残留对本帧的扫描产生影响。
具体地，在本发明实施例提供的上述栅极驱动电路中，如图5所示，节点降噪模块6包括：第五开关晶体管M5；其中，
第五开关晶体管M5的栅极与帧起始信号端STV相连，第五开关晶体管M5的第一极与第一参考电压信号端VREF1相连，第五开关晶体管M5的第二极与第一节点N1相连。
以上仅是举例说明移位寄存器中节点降噪模块的具体结构，在具体实施时，节点降噪模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图4所示，移位寄存器还包括：下拉控制模块7和下拉模块8；
下拉控制模块7用于在输入信号端INPUT或第一节点N1的电位的控制下将第一参考电压信号端VREF1发出的第一参考电压信号提供给第二节点N2，或在第三参考电压信号端VREF3的控制下将第三参考电压信号端VREF3发出的第三参考电压信号提供给第二节点N2；
下拉模块8用于在第二节点N2的电位的控制下将第一参考电压信号端VREF1发出的第一参考电压信号提供给第一节点N1或信号输出端OUTPUT。
在具体实施时，在本发明上述实施例提供的栅极驱动电路中，下拉控制模块分别与输入信号端、第一节点、第一参考电压信号端、第二节点以及第三参考电压信号端相连。
具体地，在本发明上述实施例提供的栅极驱动电路中，如图5所示，下拉控制模块7包括：第七开关晶体管M7、第八开关晶体管M8和第九开关晶体管M9；其中，
第七开关晶体管M7的栅极和第一极均与第三参考电压信号端VREF3相连，第七开关晶体管M7的第二极与第二节点N2相连；
第八开关晶体管M8的栅极与第一节点N1相连，第八开关晶体管M8的第一极与第一参考电压信号端VREF1相连，第八开关晶体管M8的第二极与第二节点N2相连；
第九开关晶体管M9的栅极与输入信号端INPUT相连，第九开关晶体管M9的第一极与第一参考电压信号端VREF1相连，第九开关晶体管M9的第二极与第二节点N2相连。
需要说明的是，在本发明上述实施例提供的栅极驱动电路中，第七开关晶体管在第三参考电压信号端的控制下将第三参考电压信号端发出的第三参考电压信号提供给第二节点；第八开关晶体管在第一节点的电位的控制下将第一参考电压信号端发出的第一参考电压信号提供给第二节点；第九开关晶体管在输入信号端的控制下将第一参考电压信号端发出的第一参考电压信号提供给第二节点。
以上仅是举例说明移位寄存器中下拉控制模块的具体结构，在具体实施时，下拉控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明上述实施例提供的栅极驱动电路中，下拉模块分别与第二节点、第一参考电压信号端、第一节点以及信号输出端相连。
具体地，在本发明上述实施例提供的栅极驱动电路中，如图5所示，下拉模块8包括：第十开关晶体管M10和第六开关晶体管M6；其中，
第十开关晶体管M10的栅极与第二节点N2相连，第十开关晶体管M10的第一极与第一参考电压信号端VREF1相连，第十开关晶体管M10的第二极与第一节点N1相连；
第六开关晶体管M6的栅极与第二节点N2相连，第六开关晶体管M6的第一极与第一参考电压信号端VREF1相连，第六开关晶体管M6的第二极与信号输出端OUTPUT相连。
需要说明的是，在本发明上述实施例提供的栅极驱动电路中，第十开关晶体管在第二节点的电位的控制下，将第一参考电压信号端发出的第一参考电压信号提供给第一节点；第六开关晶体管在第二节点的控制下将第一参考电压信号端发出的第一参考电压信号提供给信号输出端。
以上仅是举例说明移位寄存器中下拉模块的具体结构，在具体实施时，下拉模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
为了降低制备工艺，在具体实施时，在本发明实施例提供的栅极驱动电路中，各移位寄存器中的所有开关晶体管均可以为N型开关晶体管，或者，所有开关晶体管也均可以为P型开关晶体管，在此不作限定。
进一步的，在具体实施时，在本发明实施例提供的上述移位寄存器中，N型的开关晶体管在高电位信号作用下导通，在低电位信号作用下截止；P型的开关晶体管在高电位信号作用下截止，在低电位信号作用下导通。
需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不做限定。在具体实施中，上述各开关晶体管的控制极作为其栅极，并且根据晶体管类型以及输入信号的不同，可以将第一极作为源极，第二极作为漏极；或者将第一极作为漏极，第二极作为源极，在此不做具体区分。
下面结合电路时序图对本发明实施例提供的上述栅极驱动电路中的移位寄存器的工作过程作以详细的描述。下述描述中以1表示高电位信号，0表示低电位信号，其中，1和0代表其逻辑电位，仅是为了更好的解释本发明实施例提供的上述移位寄存器的工作过程，而不是在具体实施时施加在各开关晶体管的栅极上的电位。
以图3所示的移位寄存器为例，所有晶体管均为N型晶体管；第一参考电压信号端VREF1的信号为低电位信号；对应的输入输出时序图如图6所示。具体地，选取如图6所示的输入输出时序图中的T1至T5五个阶段。
在T1阶段，INPUT＝0，VREF2＝1，CLK＝1，Reset＝0。
由于INPUT＝0，VREF2＝1，因此在输入信号端INPUT没有信号输入时，第二参考电压信号端VREF2就有了信号输入，并且第二参考电压信号端VREF2发出的第二参考电压信号V2为高电平，第三开关晶体管M3打开，将第一参考电压信号端VREF1发出的第一参考电压信号V1提供给信号输出端OUTPUT，对信号输出端OUTPUT进行放燥，由于第二参考电压信号V2存在上升沿，需要一定的时间才能达到最高电压值，因此信号输出端OUTPUT的电压存在短暂的上升，但是此时输入信号端INPUT并没有信号输入，并不会对信号输出端OUTPUT所输出的信号产生影响。
在T2阶段，INPUT＝1，VREF2＝1，CLK＝0，Reset＝0。
由于VREF2＝1，即仍然保持高电平，第三开关晶体管M3的保持打开的状态，持续对信号输出端OUTPUT进行放燥，此时第二参考电压信号端VREF2发出的第二参考电压信号V2已经达到最高值，因此在该阶段已经完成了对信号输出端OUTPUT的放燥，使信号输出端OUTPUT保持低电平。此时输入信号端INPUT＝1，对第一节点N1进行充电，使第一节点N1保持高电平，此时虽然第二开关晶体管M2打开，但是CLK＝0，因此信号输出端OUTPUT仍然保持低电平，没有信号输出。
在T3阶段，INPUT＝1，VREF2＝0，CLK＝0，Reset＝0。
由于上一阶段已经完成了对信号输出端OUTPUT的放燥，因此在该阶段VREF2＝0；此时INPUT＝1，仍然对第一节点N1进行充电，使第一节点N1保持高电位；此时虽然第二开关晶体管M2打开，但是CLK＝0，因此信号输出端OUTPUT仍然保持低电平，没有信号输出。
在T4阶段，INPUT＝0，VREF2＝0，CLK＝1，Reset＝0。
在该阶段INPUT＝0，第一开关晶体管M1截止，但是第一节点N1仍然保持上一阶段的高电位，第二开关晶体管M2打开，将时钟信号端CLK发出的时钟信号提供给信号输出端OUTPUT，进行信号输出；由于信号输出端OUTPUT的电位由低电平逐渐变为高电平，由于第一电容C1的耦合作用，也使第一节点N1的电位逐渐升高。
在T5阶段，INPUT＝0，VREF2＝0，CLK＝0，Reset＝1。
由于Reset＝1，第四开关晶体管M4打开，将第一参考电压信号端VREF1发出的第一参考电压信号V1提供给第一节点N1，对第一节点N1进行复位。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的任一种栅极驱动电路。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品的显示面板。该显示装置的实施可以参见上述栅极驱动电路的实施例，重复之处不再赘述。
本发明实施例提供的一种栅极驱动电路及显示装置，其中栅极驱动电路包括级联的多个移位寄存器；其中，所述移位寄存器包括：输入模块、输出模块、输出降噪模块、电容模块和复位模块；其中，所述输出降噪模块分别与第二参考电压信号端、第一参考电压信号端以及信号输出端相连，所述输入模块分别与输入信号端和第一节点相连，除第一级移位寄存器外，本级移位寄存器的所述第二参考电压信号端与上一级移位寄存器的所述输入信号端相连。通过将输出降噪模块与第二参考电压信号端相连，使其在上一级移位寄存器中的输入信号端的信号的控制下对本级移位寄存器的信号输出端进行降噪，由于上一级移位寄存器的输入信号端的信号要比本级移位寄存器的输入信号端的信号要提前一行像素扫描的时间，因此，通过上一级移位寄存器的输入信号端的信号对本级移位寄存器的信号输出端进行降噪，可以更好的保证信号输出端所输出信号的稳定。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种栅极驱动电路，包括级联的多个移位寄存器；其中，所述移位寄存器包括：输入模块、输出模块、输出降噪模块、电容模块和复位模块；其中，所述输出降噪模块分别与第二参考电压信号端、第一参考电压信号端以及信号输出端相连，所述输入模块分别与输入信号端和第一节点相连，其特征在于，除第一级移位寄存器外，本级移位寄存器的所述第二参考电压信号端与上一级移位寄存器的所述输入信号端相连。
2.如权利要求1所述的栅极驱动电路，其特征在于，所述输入模块用于在输入信号端的控制下将所述输入信号端的信号提供给第一节点；
所述输出模块用于在所述第一节点的电位的控制下将时钟信号端发出的时钟信号提供给所述信号输出端；
所述电容模块用于保持所述第一节点和所述信号输出端的电压差稳定；
所述输出降噪模块用于在所述第二参考电压信号端的控制下将所述第一参考电压信号端发出的第一参考电压信号提供给所述信号输出端；
所述复位模块用于在复位信号端的控制下将所述第一参考电压信号端的信号提供给所述第一节点。
3.如权利要求2所述的栅极驱动电路，其特征在于，所述输入模块包括：第一开关晶体管；其中，
所述第一开关晶体管的栅极和所述第一开关晶体管的第一极均与所述输入信号端相连，所述第一开关晶体管的第二极与所述第一节点相连。
4.如权利要求2所述的栅极驱动电路，其特征在于，所述输出模块包括：第二开关晶体管；其中，
所述第二开关晶体管的栅极与所述第一节点相连，所述第二开关晶体管的第一极与所述时钟信号端相连，所述第二开关晶体管的第二极与所述信号输出端相连。
5.如权利要求2所述的栅极驱动电路，其特征在于，所述输出降噪模块包括：第三开关晶体管；其中，
所述第三开关晶体管的栅极与所述第二参考电压信号端相连，所述第三开关晶体管的第一极与所述第一参考电压信号端相连，所述第三开关晶体管的第二极与所述信号输出端相连。
6.如权利要求2所述的栅极驱动电路，其特征在于，所述电容模块包括：第一电容；其中，
所述第一电容的第一电极与所述第一节点相连，所述第一电容的第二极与所述信号输出端相连。
7.如权利要求2所述的栅极驱动电路，其特征在于，所述复位模块包括：第四开关晶体管；其中，
所述第四开关晶体管的栅极与所述复位信号端相连，所述第四开关晶体管的第一极与所述第一电压参考信号端相连，所述第四开关晶体管的第二极与所述第一节点相连。
8.如权利要求2-7任一项所述的栅极驱动电路，其特征在于，所述移位寄存器还包括：节点降噪模块；
所述节点降噪模块用于在帧起始信号端的控制下将所述第一参考电压信号端发出的所述第一参考电压信号提供给所述第一节点。
9.如权利要求8所述的栅极驱动电路，其特征在于，所述节点降噪模块包括：第五开关晶体管；其中，
所述第五开关晶体管的栅极与所述帧起始信号端相连，所述第五开关晶体管的第一极与所述第一参考电压信号端相连，所述第五开关晶体管的第二极与所述第一节点相连。
10.如权利要求2-7任一项所述的栅极驱动电路，其特征在于，所述移位寄存器还包括：下拉控制模块和下拉模块；
所述下拉控制模块用于在所述输入信号端或所述第一节点的电位的控制下将所述第一参考电压信号端发出的第一参考电压信号提供给第二节点，或在第三参考电压信号端的控制下将所述第三参考电压信号端发出的第三参考电压信号提供给所述第二节点；
所述下拉模块用于在所述第二节点的电位的控制下将所述第一参考电压信号端发出的所述第一参考电压信号提供给所述第一节点或所述信号输出端。
11.如权利要求10所述的栅极驱动电路，其特征在于，所述下拉控制模块包括：第七开关晶体管、第八开关晶体管和第九开关晶体管；其中，
所述第七开关晶体管的栅极和第一极均与所述第三参考电压信号端相连，所述第七开关晶体管的第二极与所述第二节点相连；
所述第八开关晶体管的栅极与所述第一节点相连，所述第八开关晶体管的第一极与所述第一参考电压信号端相连，所述第八开关晶体管的第二极与所述第二节点相连；
所述第九开关晶体管的栅极与所述输入信号端相连，所述第九开关晶体管的第一极与所述第一参考电压信号端相连，所述第九开关晶体管的第二极与所述第二节点相连。
12.如权利要求10所述的栅极驱动电路，其特征在于，所述下拉模块包括：第十开关晶体管和第六开关晶体管；其中，
所述第十开关晶体管的栅极与所述第二节点相连，所述第十开关晶体管的第一极与所述第一参考电压信号端相连，所述第十开关晶体管的第二极与所述第一节点相连；
所述第六开关晶体管的栅极与所述第二节点相连，所述第六开关晶体管的第一极与所述第一参考电压信号端相连，所述第六开关晶体管的第二极与所述信号输出端相连。
13.一种显示装置，其特征在于，包括如权利要求1-12任一项所述的栅极驱动电路。
CN201710952257.0A 2017-10-13 2017-10-13 一种栅极驱动电路及显示装置 Pending CN107492338A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710952257.0A CN107492338A (zh) 2017-10-13 2017-10-13 一种栅极驱动电路及显示装置
US15/910,117 US20190114951A1 (en) 2017-10-13 2018-03-02 Gate driving circuits and display apparatuses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710952257.0A CN107492338A (zh) 2017-10-13 2017-10-13 一种栅极驱动电路及显示装置

Publications (1)

Publication Number Publication Date
CN107492338A true CN107492338A (zh) 2017-12-19

Family

ID=60653758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710952257.0A Pending CN107492338A (zh) 2017-10-13 2017-10-13 一种栅极驱动电路及显示装置

Country Status (2)

Country Link
US (1) US20190114951A1 (zh)
CN (1) CN107492338A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108053794A (zh) * 2018-01-02 2018-05-18 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN109785787A (zh) * 2019-03-21 2019-05-21 合肥鑫晟光电科技有限公司 移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN110728943A (zh) * 2019-10-30 2020-01-24 京东方科技集团股份有限公司 降噪电路、移位寄存器单元、栅极驱动电路和显示装置
CN111627486A (zh) * 2020-06-18 2020-09-04 武汉京东方光电科技有限公司 一种移位寄存器、其驱动方法、驱动电路
WO2022252092A1 (zh) * 2021-05-31 2022-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424554B (zh) * 2017-09-26 2020-06-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN110299116B (zh) * 2018-03-23 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN108492791B (zh) * 2018-03-26 2019-10-11 京东方科技集团股份有限公司 一种显示驱动电路及其控制方法、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705042A (zh) * 2004-05-31 2005-12-07 Lg.菲利浦Lcd株式会社 移位寄存器
CN101847445A (zh) * 2009-03-27 2010-09-29 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
CN103943054A (zh) * 2014-01-27 2014-07-23 上海中航光电子有限公司 栅极驱动电路、tft阵列基板、显示面板及显示装置
KR20140148235A (ko) * 2013-06-21 2014-12-31 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
KR20150003054A (ko) * 2013-06-28 2015-01-08 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
CN105096902A (zh) * 2015-09-28 2015-11-25 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105185339A (zh) * 2015-10-08 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动装置以及驱动方法
CN105528985A (zh) * 2016-02-03 2016-04-27 京东方科技集团股份有限公司 移位寄存器单元、驱动方法和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
TWI325132B (en) * 2006-02-10 2010-05-21 Au Optronics Corp Shift register capable of self feedback
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
CN102708818B (zh) * 2012-04-24 2014-07-09 京东方科技集团股份有限公司 一种移位寄存器和显示器
CN103426414B (zh) * 2013-07-16 2015-12-09 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
TWI512703B (zh) * 2014-03-06 2015-12-11 Au Optronics Corp 移位暫存電路及移位暫存器
CN106409207A (zh) * 2016-10-27 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705042A (zh) * 2004-05-31 2005-12-07 Lg.菲利浦Lcd株式会社 移位寄存器
CN101847445A (zh) * 2009-03-27 2010-09-29 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
KR20140148235A (ko) * 2013-06-21 2014-12-31 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
KR20150003054A (ko) * 2013-06-28 2015-01-08 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
CN103943054A (zh) * 2014-01-27 2014-07-23 上海中航光电子有限公司 栅极驱动电路、tft阵列基板、显示面板及显示装置
CN105096902A (zh) * 2015-09-28 2015-11-25 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105185339A (zh) * 2015-10-08 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动装置以及驱动方法
CN105528985A (zh) * 2016-02-03 2016-04-27 京东方科技集团股份有限公司 移位寄存器单元、驱动方法和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108053794A (zh) * 2018-01-02 2018-05-18 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN109785787A (zh) * 2019-03-21 2019-05-21 合肥鑫晟光电科技有限公司 移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN110728943A (zh) * 2019-10-30 2020-01-24 京东方科技集团股份有限公司 降噪电路、移位寄存器单元、栅极驱动电路和显示装置
CN111627486A (zh) * 2020-06-18 2020-09-04 武汉京东方光电科技有限公司 一种移位寄存器、其驱动方法、驱动电路
CN111627486B (zh) * 2020-06-18 2022-04-12 武汉京东方光电科技有限公司 一种移位寄存器、其驱动方法、驱动电路
WO2022252092A1 (zh) * 2021-05-31 2022-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
US20190114951A1 (en) 2019-04-18

Similar Documents

Publication Publication Date Title
CN107492338A (zh) 一种栅极驱动电路及显示装置
JP6778841B1 (ja) 半導体装置
CN108806611B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN105469738B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN105632562B (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
WO2018171133A1 (zh) 移位寄存器单元、栅极驱动电路以及驱动方法
CN106448536B (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN107039014A (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
CN108648705B (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN105551422B (zh) 一种移位寄存器、栅极驱动电路及显示面板
CN106782282A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN107633799A (zh) 一种移位寄存器、栅极驱动电路及显示装置
US9786241B2 (en) Liquid crystal display and gate driver on array circuit
CN106157874A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109920379B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN106228927A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107909959A (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN105528988A (zh) 一种栅极驱动电路、触控显示面板及显示装置
CN107093414A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN109785787A (zh) 移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN106683607A (zh) 一种移位寄存器、栅极驱动电路及显示面板
CN106910452A (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN107342038A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN106782413A (zh) 移位寄存器、栅极驱动电路及显示面板
CN106847159B (zh) 一种移位寄存器、栅极驱动电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171219