KR20150003054A - 쉬프트 레지스터와 이를 이용한 표시장치 - Google Patents

쉬프트 레지스터와 이를 이용한 표시장치 Download PDF

Info

Publication number
KR20150003054A
KR20150003054A KR1020130076036A KR20130076036A KR20150003054A KR 20150003054 A KR20150003054 A KR 20150003054A KR 1020130076036 A KR1020130076036 A KR 1020130076036A KR 20130076036 A KR20130076036 A KR 20130076036A KR 20150003054 A KR20150003054 A KR 20150003054A
Authority
KR
South Korea
Prior art keywords
terminal
node
pull
level voltage
noise
Prior art date
Application number
KR1020130076036A
Other languages
English (en)
Other versions
KR102051665B1 (ko
Inventor
조성현
정훈
유상희
공충식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130076036A priority Critical patent/KR102051665B1/ko
Publication of KR20150003054A publication Critical patent/KR20150003054A/ko
Application granted granted Critical
Publication of KR102051665B1 publication Critical patent/KR102051665B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 쉬프트 레지스터와 이를 이용한 표시장치에 관한 것이다. 본 발명의 실시 예에 따른 쉬프트 레지스터는 순차적으로 위상이 지연되는 클럭 신호들을 입력받아 순차적으로 출력을 발생하는 다수의 스테이지를 구비하고, 상기 스테이지는, 스타트 단자를 통해 입력되는 신호에 응답하여 풀-업 제어 노드를 제1 레벨 전압으로 충전하는 풀-업 제어 노드 충전부; 리셋 단자를 통해 입력되는 신호에 응답하여 상기 풀-업 제어 노드를 상기 제1 레벨 전압보다 낮은 제2 레벨 전압으로 방전하는 풀-업 제어 노드 방전부; 노이즈 제거단자들을 통해 입력되는 클럭 신호들에 응답하여 상기 풀-업 제어 노드를 상기 제2 레벨 전압으로 방전함으로써 상기 풀-업 제어 노드의 노이즈를 제거하는 풀-업 제어 노드 노이즈 제거부; 상기 노이즈 제거단자들을 통해 입력되는 클럭 신호들에 응답하여 출력 단자에 접속된 출력 노드를 상기 제2 레벨 전압으로 방전함으로써 상기 출력 노드의 노이즈를 제거하는 출력 노드 노이즈 제거부; 및 상기 풀-업 제어 노드의 상기 제1 레벨 전압에 응답하여 클럭 단자를 통해 입력되는 클럭 신호를 상기 출력 노드를 통해 상기 출력 단자로 출력하는 출력부를 구비하고, 상기 클럭 단자를 통해 입력되는 클럭 신호 및 상기 노이즈 제거단자들을 통해 입력되는 클럭 신호들은 서로 다른 위상을 갖는 것을 특징으로 한다.

Description

쉬프트 레지스터와 이를 이용한 표시장치{SHIFT REGISTER AND DISPLAY DEVICE USING THE SAME}
본 발명은 쉬프트 레지스터와 이를 이용한 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Display, FPD)이 개발 및 시판되고 있다. 예를 들어, 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러 가지 평판표시장치가 활용되고 있다.
이러한 평판 표시장치의 스캔 구동회로는 일반적으로, 게이트 쉬프트 레지스터를 이용하여 스캔라인들에 스캔펄스를 순차적으로 공급하고 있다. 스캔 구동회로의 게이트 쉬프트 레지스터는 다수의 박막트랜지스터들(Thin Film Transistor, 이하 "TFT"라 함)을 포함하는 스테이지들을 구비한다. 스테이지들은 종속적(cascade)으로 접속되어 출력을 순차적으로 발생한다.
도 1은 종래 스테이지 구조를 개략적으로 보여주는 도면이다. 도 1을 참조하면, 스테이지들 각각은 풀업 TFT(Pull-up Thin Film Transistor, Tup)를 제어하기 위한 Q 노드(Q), 풀다운 TFT(Pull-down Thin Film Transistor, Tpd)를 제어하기 위한 Q bar 노드(이하 "QB 노드"라 칭함)를 포함한다. 또한, 스테이지들 각각은 스타트신호가 입력되는 스타트 단자(START), 리셋신호가 입력되는 리셋 단자(RESET), 클럭신호에 응답하여 Q 노드와 QB 노드 전압을 서로 반대로 충방전시키는 스위치 TFT들을 포함한다. 일반적으로, 스타트신호는 전단 스테이지의 출력에 해당하는 전단 캐리신호(carry signal)이고, 리셋신호는 후단 스테이지의 출력에 해당하는 후단 캐리신호이다.
도 2는 도 1의 스테이지의 구동 타이밍을 보여주는 일 예시도면이다. 도 2를 참조하면, 스테이지는 스타트신호에 응답하여 Q 노드(Q)를 충전한 후, 클럭신호(CLK)가 입력될 때 Q 노드(Q)의 전위를 부트스트랩핑(bootstraping)하여 풀업 트랜지스터를 턴 온 시킴으로써 클럭신호(CLK)를 게이트 출력신호(Vg)로 출력한다. 이어서, 스테이지는 리셋신호에 응답하여 Q 노드(Q)의 전위를 충전 레벨(예컨대, 고전위 레벨)에서 방전 레벨(예컨대, 저전위 레벨)로 낮춘 후 대략 1 프레임 기간 동안 Q 노드(Q)의 전위를 저전위 레벨로 유지한다. QB 노드(QB)는 Q 노드와 반대로 충방전된다. 즉, Q 노드(Q)가 고전위 레벨을 가질때 QB 노드(QB)는 저전위 레벨(VL)을 가지고, Q 노드(Q)가 저전위 레벨로 유지될 때 QB 노드(QB)는 고전위 레벨(VH)로 유지된다. QB 노드(QB)는 한 프레임의 대부분 동안 고전위 레벨(VH)로 유지된다. 따라서, QB 노드(QB)의 전위에 따라 스위칭되는 TFT들(풀다운 TFT와 일부 스위치 TFT들)의 게이트 전극에는 포지티브 바이어스 스트레스(positive bias temperature stress, 이하 PBTS)가 누적된다. 이러한 PBTS는 구동시간의 경과에 비례하여 증가함으로써 해당 TFT들을 열화시킨다.
TFT들의 문턱전압은 PBTS의 누적량에 비례하여 (+) 방향으로 쉬프트된다. 이와 반대로 TFT들의 문턱전압은 NBTS(Negative bias temperature stress)의 누적량에 비례하여 (-) 방향으로 쉬프트된다. 한편, TFT는 비정질 실리콘 재질의 반도체층을 포함하는 a-Si:H TFT, 폴리 실리콘 재질의 반도체층을 포함하는 폴리 TFT가 알려져 있으며, 최근에는 수율, 공정 용이성 등의 여러 장점을 갖는 옥사이드(oxide) TFT가 많이 사용되고 있다. 옥사이드 TFT는 금속 산화물 반도체층을 포함하여 a-Si:H TFT에 비해 20~30배 빠른 전자 이동도를 나타내고 있다.
도 3은 종래의 또 다른 스테이지 구조를 개략적으로 보여주는 도면이다. 도 3과 같이 a-Si:H TFT를 이용한 스캔 구동회로에서 2 개의 QB 노드들(QB1, QB2)에 각각 접속된 2개의 풀다운 TFT들(Tpd1, Tpd2)을 교번적으로 구동시켜 TFT들의 열화를 줄이고 회로의 신뢰성을 개선하였다. 하지만, 옥사이드 TFT를 이용한 스캔 구동회로에서는 도 3과 같은 구조를 적용하여도 회로의 신뢰성이 개선되지 않는다. 왜냐하면, 휴지 구동기간 동안의 NBTS 상태에서, 옥사이드 TFT는 a-Si:H TFT에 비해 문턱전압의 (-) 쉬프트량이 매우 적어서 PBTS에 의한 문턱전압 쉬프트가 원래 상태로 회복되기 어렵기 때문이다.
도 4a는 a-Si:H TFT를 이용한 스캔 구동회로의 TFT들의 신뢰성 특성을 보여주는 도면이고, 도 4b는 옥사이드 TFT를 이용한 스캔 구동회로의 TFT들의 신뢰성 특성을 보여주는 도면이다. a-Si:H TFT를 이용하여 도 3과 같은 구조를 적용하면 도 4a와 같이 구동 시간이 경과하더라도 TFT들의 문턱전압이 일정치로 유지(Clamping Voltage Staturation)되는 데 반해, 옥사이드 TFT를 이용하여 도 3과 같은 구조를 적용하면 도 4b와 같이 구동 시간의 경과에 따라 TFT들의 문턱전압이 (+) 방향으로 쉬프트(Clamping Voltage Not Staturation)된다. 즉, 옥사이드 TFT는 회복(recovery) 특성이 좋지 않기 때문에 교번 구동을 하더라도 스캔 구동회로의 신뢰성이 낮아지는 문제가 있다.
본 발명은 TFT들의 포지티브 바이어스 스트레스(PBTS)를 최소화할 수 있는 쉬프트 레지스터와 이를 이용한 표시장치를 제공한다.
본 발명의 실시 예에 따른 쉬프트 레지스터는 순차적으로 위상이 지연되는 클럭 신호들을 입력받아 순차적으로 출력을 발생하는 다수의 스테이지를 구비하고, 상기 스테이지는, 스타트 단자를 통해 입력되는 신호에 응답하여 풀-업 제어 노드를 제1 레벨 전압으로 충전하는 풀-업 제어 노드 충전부; 리셋 단자를 통해 입력되는 신호에 응답하여 상기 풀-업 제어 노드를 상기 제1 레벨 전압보다 낮은 제2 레벨 전압으로 방전하는 풀-업 제어 노드 방전부; 노이즈 제거단자들을 통해 입력되는 클럭 신호들에 응답하여 상기 풀-업 제어 노드를 상기 제2 레벨 전압으로 방전함으로써 상기 풀-업 제어 노드의 노이즈를 제거하는 풀-업 제어 노드 노이즈 제거부; 상기 노이즈 제거단자들을 통해 입력되는 클럭 신호들에 응답하여 출력 단자에 접속된 출력 노드를 상기 제2 레벨 전압으로 방전함으로써 상기 출력 노드의 노이즈를 제거하는 출력 노드 노이즈 제거부; 및 상기 풀-업 제어 노드의 상기 제1 레벨 전압에 응답하여 클럭 단자를 통해 입력되는 클럭 신호를 상기 출력 노드를 통해 상기 출력 단자로 출력하는 출력부를 구비하고, 상기 클럭 단자를 통해 입력되는 클럭 신호 및 상기 노이즈 제거단자들을 통해 입력되는 클럭 신호들은 서로 다른 위상을 갖는 것을 특징으로 한다.
본 발명의 실시 예에 따른 표시장치는 데이터 라인들과 스캔 라인들을 포함하는 표시패널; 입력되는 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환하여 상기 데이터 라인들에 공급하는 데이터 구동회로; 및 상기 스캔 라인들에 스캔 신호를 순차적으로 출력하는 쉬프트 레지스터를 포함한 스캔 구동회로를 구비하고, 상기 쉬프트 레지스터는 순차적으로 위상이 지연되는 클럭 신호들을 입력받아 순차적으로 출력을 발생하는 다수의 스테이지를 구비하고, 상기 스테이지는, 스타트 단자를 통해 입력되는 신호에 응답하여 풀-업 제어 노드를 제1 레벨 전압으로 충전하는 풀-업 제어 노드 충전부; 리셋 단자를 통해 입력되는 신호에 응답하여 상기 풀-업 제어 노드를 상기 제1 레벨 전압보다 낮은 제2 레벨 전압으로 방전하는 풀-업 제어 노드 방전부; 노이즈 제거단자들을 통해 입력되는 클럭 신호들에 응답하여 상기 풀-업 제어 노드를 상기 제2 레벨 전압으로 방전함으로써 상기 풀-업 제어 노드의 노이즈를 제거하는 풀-업 제어 노드 노이즈 제거부; 상기 노이즈 제거단자들을 통해 입력되는 클럭 신호들에 응답하여 출력 단자에 접속된 출력 노드를 상기 제2 레벨 전압으로 방전함으로써 상기 출력 노드의 노이즈를 제거하는 출력 노드 노이즈 제거부; 및 상기 풀-업 제어 노드의 상기 제1 레벨 전압에 응답하여 클럭 단자를 통해 입력되는 클럭 신호를 상기 출력 노드를 통해 상기 출력 단자로 출력하는 출력부를 구비하고, 상기 클럭 단자를 통해 입력되는 클럭 신호 및 상기 노이즈 제거단자들을 통해 입력되는 클럭 신호들은 서로 다른 위상을 갖는 것을 특징으로 한다.
본 발명은 클럭 신호들 각각이 게이트 하이 전압을 갖는 제1 레벨 전압기간을 게이트 로우 전압을 갖는 제2 레벨 전압기간보다 짧게 구현한다. 그 결과, 본 발명은 제k 스테이지의 TFT들이 포지티브 바이어스 스트레스(positive bias temperature stress)에 노출되는 시간을 구동시간 대비 33% 이하로 줄일 수 있다. 그러므로, 본 발명은 제k 스테이지의 TFT들의 포지티브 바이어스 스트레스(PBTS)를 최소화할 수 있다.
또한, 본 발명은 풀-다운 기간 동안 노이즈 제거단자들을 통해 입력되는 클럭 신호들에 의해 풀-업 제어 노드를 게이트 로우 전압으로 방전한다. 그 결과, 본 발명은 풀-업 제어 노드의 노이즈를 제거함으로써, Q 노드를 안정적으로 제어할 수 있다.
나아가, 본 발명은 풀-업 기간과 풀-다운 기간 동안 노이즈 제거단자들을 통해 입력되는 클럭 신호들에 의해 출력 노드를 방전한다. 그 결과, 본 발명은 풀-업 기간 동안 출력 노드를 풀-다운함과 동시에 풀-다운 기간 동안 출력 노드의 노이즈를 제거할 수 있으므로, 제k 스테이지의 출력을 안정적으로 제어할 수 있다.
도 1은 종래 스테이지 구조를 개략적으로 보여주는 도면.
도 2는 도 1의 스테이지의 구동 타이밍을 보여주는 일 예시도면.
도 3은 종래의 또 다른 스테이지 구조를 개략적으로 보여주는 도면.
도 4a는 a-Si:H TFT를 이용한 스캔 구동회로의 신뢰성 특성을 보여주는 도면.
도 4b는 옥사이드 TFT를 이용한 스캔 구동회로의 신뢰성 특성을 보여주는 도면.
도 5는 본 발명의 제1 실시 예에 따른 쉬프트 레지스터를 보여주는 도면.
도 6은 도 5의 제k 스테이지의 회로 구성을 상세히 보여주는 회로도.
도 7은 도 6의 제k 스테이지의 입력 신호들, 출력 신호 및 Q 노드의 전압을 보여주는 파형도.
도 8a 내지 도 8e는 풀-업 기간 동안 제k 스테이지의 TFT들의 턴-온과 턴-오프를 보여주는 예시도면들.
도 9a 내지 도 9e는 풀-다운 기간 동안 제k 스테이지의 TFT들의 턴-온과 턴-오프를 보여주는 예시도면들.
도 10은 본 발명의 제2 실시 예에 따른 쉬프트 레지스터를 보여주는 도면.
도 11은 도 10의 제k 스테이지의 회로 구성을 상세히 보여주는 회로도.
도 12는 도 11의 제k 스테이지의 입력 신호들, 출력 신호 및 Q 노드의 전압을 보여주는 파형도.
도 13a는 도 12의 제6 기간 동안 제k 스테이지의 TFT들의 턴-온과 턴-오프를 보여주는 예시도면.
도 13b는 도 12의 제12 기간 동안 제k 스테이지의 TFT들의 턴-온과 턴-오프를 보여주는 예시도면.
도 14는 본 발명의 실시 예에 따른 표시장치를 개략적으로 보여주는 블록도.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
도 5는 본 발명의 제1 실시 예에 따른 쉬프트 레지스터를 보여주는 도면이다. 도 5를 참조하면, 본 발명의 제1 실시 예에 따른 쉬프트 레지스터는 종속적으로 접속된 다수의 스테이지들(STA(1)~STA(n), n은 스테이지의 개수)을 구비한다. 도 5에서는 설명의 편의를 제1 내지 제7 스테이지(STA(1)~STA(7))만을 예시하였다.
이하의 설명에서, "전단 스테이지"는 기준이 되는 스테이지의 상부에 위치하는 것을 말한다. 예컨대, 제k(1≤k≤n, k는 2 이상의 자연수) 스테이지(STA(k))를 기준으로, 전단 스테이지는 제1 스테이지(STA(1)) 내지 제k-1 스테이지(STA(k-1)) 중 어느 하나를 지시한다. "후단 스테이지"는 기준이 되는 스테이지의 하부에 위치하는 것을 말한다. 예컨대, 제k 스테이지(STA(k))를 기준으로, 후단 스테이지는 제k+1 스테이지(STA(k+1)) 내지 제k 스테이지(STA(n)) 중 어느 하나를 지시한다.
스테이지들(STA(1)~STA(n)) 각각은 초기화 단자(IT), 스타트 단자(ST), 클럭 단자(CT), 제1 노이즈 제거단자(NCT1), 제2 노이즈 제거단자(NCT2), 제3 노이즈 제거단자(NCT3), 리셋 단자(RT), 캐리신호 입력 단자(CIT), 출력 단자(OUT) 등을 구비한다. 스테이지들(STA(1)~STA(n)) 각각의 초기화 단자(IT)는 초기화 신호 라인(미도시)에 접속될 수 있다. 스테이지들(STA(1)~STA(n)) 각각의 초기화 단자(IT)에는 N(N은 자연수) 프레임 기간의 주기를 갖는 초기화 신호가 공급될 수 있다.
스테이지들(STA(1)~STA(n)) 각각의 스타트 단자(ST)는 스타트 신호(VST)가 공급되는 스타트 신호 라인(STL) 또는 전단 캐리신호가 공급되는 전단 스테이지의 출력 단자(OUT)에 접속된다. 따라서, 스테이지들(STA(1)~STA(n)) 각각의 스타트 단자(ST)에는 스타트 신호(VST) 또는 전단 캐리신호가 공급된다. 예를 들어, 도 5와 같이 제1 및 제2 스테이지들(STA(1)~STA(2))의 스타트 단자(ST)에는 스타트 신호(VST)가 입력되고, 제3 내지 제n 스테이지들(STA(3)~STA(n)) 각각의 스타트 단자(ST)에는 전단 캐리신호가 입력될 수 있다. 전단 캐리신호는 전단 스테이지의 출력 신호를 의미한다. 예를 들어, 도 5와 같이 제k 스테이지(STA(k))의 스타트 단자(ST)에는 제k-2 스테이지(STA(k-2))의 제k-2 출력 신호(GOUT(k-2))가 전단 캐리신호로서 입력될 수 있다. 한편, 스타트 신호(VST)는 1 프레임 기간을 주기로 발생할 수 있으며, 스타트 신호(VST)에 의해 스테이지들(STA(1)~STA(n)) 각각은 순차적으로 풀-업 되어 출력을 발생하게 된다.
스테이지들(STA(1)~STA(n)) 각각의 캐리신호 입력 단자(CIT)는 전단 캐리신호가 공급되는 전단 스테이지의 출력 단자(OUT)에 접속된다. 따라서, 스테이지들(STA(1)~STA(n)) 각각의 캐리신호 입력 단자(CIT)에는 전단 캐리신호가 공급된다. 다만, 스테이지들(STA(1)~STA(n)) 각각의 스타트 단자(ST)에 입력되는 전단 캐리신호는 캐리신호 입력 단자(CIT)에 입력되는 전단 캐리신호보다 전단 스테이지의 출력 신호일 수 있다. 예를 들어, 도 5와 같이 제k 스테이지(STA(k))의 스타트 단자(ST)에는 제k-2 스테이지(STA(k-2))의 제k-2 출력 신호(GOUT(k-2))가 전단 캐리신호로서 입력되고, 캐리신호 입력 단자(CIT)에는 제k-1 스테이지(STA(k-1))의 제k-1 출력 신호(GOUT(k-1))가 전단 캐리신호로서 입력될 수 있다. 또한, 제1 및 제2 스테이지들(STA(1), STA(2)) 각각의 캐리신호 입력 단자(CIT)에는 제1 스테이지(STA(1))의 전단에 위치하는 더미 스테이지의 출력 신호가 입력될 수 있다.
스테이지들(STA(1)~STA(n)) 각각의 리셋 단자(RT)는 후단 캐리신호가 공급되는 후단 스테이지의 출력 단자에 접속된다. 후단 캐리신호는 후단 스테이지의 출력단자(OUT)의 출력 신호를 의미한다. 예를 들어, 제k 스테이지(STA(k))의 리셋 단자(RT)에는 제k+2 스테이지(STA(k+2))의 제k+2 출력 신호(GOUT(k+2))가 후단 캐리신호로서 입력될 수 있다.
스테이지들(STA(1)~STA(n)) 각각의 클럭 단자(CT), 제1 노이즈 제거단자(NCT1), 제2 노이즈 제거단자(NCT2) 및 제3 노이즈 제거단자(NCT3)는 클럭 신호들(CLK1~CLK6)이 공급되는 클럭 라인들(CL1~CL6) 중 어느 하나에 접속된다. 클럭 신호들은 고속 구동시 충분한 충전시간 확보를 위해 순차적으로 위상이 지연되는 i(i는 4 이상의 자연수) 상 클럭 신호들로 구현되는 것이 바람직하다. 본 발명의 실시 예에서는 도 7과 같이 클럭 신호들이 소정 시간만큼 중첩되고 순차적으로 위상이 지연되는 6 상 클럭 신호들(CLK1~CLK6)인 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다. 클럭 신호들(CLK1~CLK6)은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 스윙한다.
스테이지들(STA(1)~STA(n)) 각각의 클럭 단자(CT), 제1 노이즈 제거단자(NCT1), 제2 노이즈 제거단자(NCT2) 및 제3 노이즈 제거단자(NCT3)는 서로 다른 클럭 라인들에 접속된다. 따라서, 스테이지들(STA(1)~STA(n)) 각각의 클럭 단자(CT), 제1 노이즈 제거단자(NCT1), 제2 노이즈 제거단자(NCT2) 및 제3 노이즈 제거단자(NCT3)에는 서로 다른 위상을 갖는 클럭 신호들(CLK1~CLK6)이 입력된다. 예를 들어, 도 5와 같이 제1 스테이지(STA(1))의 클럭 단자(CT)는 제1 클럭 라인(CL1)에 접속되고, 제1 노이즈 제거단자(NCT1)는 제6 클럭 라인(CL6)에 접속되며, 제2 노이즈 제거단자(NCT2)는 제5 클럭 라인(CL5)에 접속되고, 제3 노이즈 제거단자(NCT3)는 제3 클럭 라인(CL3)에 접속될 수 있다. 이 경우, 제1 스테이지(STA(1))의 클럭 단자(CT)에는 제1 클럭 신호(CLK1)가 입력되고, 제1 노이즈 제거단자(NCT1)에는 제6 클럭 신호(CLK6)가 입력되며, 제2 노이즈 제거단자(NCT2)에는 제5 클럭 신호(CLK5)가 입력되고, 제3 노이즈 제거단자(NCT3)에는 제3 클럭 신호(CLK3)가 입력될 수 있다.
또한, 스테이지들(STA(1)~STA(n))의 클럭 단자(CT), 제1 노이즈 제거단자(NCT1), 제2 노이즈 제거단자(NCT2) 및 제3 노이즈 제거단자(NCT3) 각각에는 클럭 신호들(CLK1~CLK8)이 순차적으로 공급된다. 예를 들어, 도 5와 같이 제1 스테이지(STA(1))의 클럭 단자(CT)에는 제1 클럭 신호(CLK1)가 입력되고, 제2 스테이지(STA(2))의 클럭 단자(CT)에는 제2 클럭 신호(CLK2)가 입력되며, 제3 스테이지(STA(3))의 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 입력된다. 또한, 제1 스테이지(STA(1))의 제1 노이즈 제거단자(NCT1)에는 제6 클럭 신호(CLK6)가 입력되고, 제2 스테이지(STA(2))의 제1 노이즈 제거단자(NCT1)에는 제1 클럭 신호(CLK1)가 입력되며, 제3 스테이지(STA(3))의 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 입력된다. 또한, 제1 스테이지(STA(1))의 제2 노이즈 제거단자(NCT2)에는 제5 클럭 신호(CLK5)가 입력되고, 제2 스테이지(STA(2))의 제2 노이즈 제거단자(NCT2)에는 제6 클럭 신호(CLK6)가 입력되며, 제3 스테이지(STA(3))의 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 입력된다. 제1 스테이지(STA(1))의 제3 노이즈 제거단자(NCT3)에는 제3 클럭 신호(CLK3)가 입력되고, 제2 스테이지(STA(2))의 제3 노이즈 제거단자(NCT3)에는 제4 클럭 신호(CLK4)가 입력되며, 제3 스테이지(STA(3))의 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 입력된다.
제k 스테이지(STA(k))의 출력단자(OUT)는 제k 출력 라인(Gk)에 접속된다. 제k 출력 라인(Gk)은 표시패널의 제k 스캔 라인에 접속될 수 있다. 제k 스테이지(STA(k))의 출력단자(OUT)는 제k 출력 라인(G(k))에 제k 출력 신호(GOUT(k))를 출력한다. 또한, 제k 스테이지(STA(k))의 출력단자(OUT)는 전단 스테이지의 리셋 단자(RT)에 접속되어 제k 출력 신호(GOUT(k))를 후단 캐리신호로서 공급한다. 예를 들어, 도 5와 같이 제k 스테이지(STA(k))의 출력단자(OUT)는 제k-2 스테이지(STA(k-2))의 리셋 단자(RT)에 접속되어 제k 출력 신호(GOUT(k))를 후단 캐리신호로서 공급할 수 있다. 또한, 제k 스테이지(STA(k))의 출력단자(OUT)는 후단 스테이지의 스타트 단자(ST)에 접속되어 제k 출력 신호(GOUT(k))를 전단 캐리신호로서 공급한다. 예를 들어, 도 5와 같이 제k 스테이지(STA(k))의 출력단자(OUT)는 제k+2 스테이지(STA(k+2))의 스타트 단자(ST)에 접속되어 제k 출력 신호(GOUT(k))를 전단 캐리신호로서 공급한다. 또한, 제k 스테이지(STA(k))의 출력단자(OUT)는 후단 스테이지의 캐리신호 입력단자(CIT)에 접속되어 제k 출력 신호(GOUT(k))를 전단 캐리신호로서 공급한다. 예를 들어, 도 5와 같이 제k 스테이지(STA(k))의 출력단자(OUT)는 제k+1 스테이지(STA(k+1))의 캐리신호 입력단자(CIT)에 접속되어 제k 출력 신호(GOUT(k))를 전단 캐리신호로서 공급한다.
스테이지들(STA(1)~STA(n)) 각각은 제1 레벨 전압이 공급되는 제1 레벨 전압 라인에 접속되는 제1 레벨 전압 단자(미도시), 제1 레벨 전압보다 낮은 제2 레벨 전압이 공급되는 제2 레벨 전압 라인에 접속되는 제2 레벨 전압 단자(미도시)를 더 포함할 수 있다. 이하에서는 설명의 편의를 위해 제1 레벨 전압이 고전위 전압(VDD), 제2 레벨 전압이 저전위 전압(VSS)인 것을 중심으로 설명하였다. 고전위 전압(VDD)은 게이트 하이 전압(VGH)으로 설정될 수 있고, 저전위 전압(VSS)은 게이트 로우 전압(VGL)으로 설정될 수 있다. 게이트 하이 전압(VGH)은 스테이지들(STA(1)~STA(n)) 각각의 TFT(thin film transistor)들을 턴-온시킬 수 있는 전압으로 설정되고, 게이트 로우 전압(VGL)은 상기 TFT들을 턴-오프시킬 수 있는 전압으로 설정될 수 있다.
도 6은 도 5의 제k 스테이지의 회로 구성을 상세히 보여주는 회로도이다. 도 6에서는 설명의 편의를 위해 풀-업 제어 노드는 Q 노드인 것을 중심으로 설명하였다. 도 6을 참조하면, 제k 스테이지(STA(k))는 Q 노드 충전부(10), Q 노드 방전부(20), Q 노드 노이즈 제거부(30), 출력 노드 노이즈 제거부(40), 출력부(50) 및 초기화부(60)를 포함한다.
Q 노드 충전부(10)는 스타트 단자(ST)를 통해 입력되는 스타트 신호 또는 전단 캐리신호에 응답하여 Q 노드를 게이트 하이 전압(VGH)으로 충전한다. 스타트 단자(ST)를 통해 입력되는 전단 캐리신호는 제k-2 스테이지(STA(k-2))의 출력 신호(GOUT(k-2))일 수 있다. Q 노드 충전부(10)는 제1 스위치 TFT(T1)를 포함할 수 있다. 제1 스위치 TFT(T1)는 스타트 단자(ST)를 통해 입력되는 스타트 신호 또는 전단 캐리신호의 게이트 하이 전압(VGH)에 의해 턴-온되어 Q 노드를 스타트 단자(ST)에 접속시킨다. 제1 스위치 TFT(T1)의 게이트 전극과 소스 전극은 스타트 단자(ST)에 접속되며, 드레인 전극은 Q 노드에 접속된다.
Q 노드 방전부(20)는 리셋 단자(RT)를 통해 입력되는 후단 캐리신호에 응답하여 Q 노드를 게이트 로우 전압(VGL)으로 방전한다. 리셋 단자(RT)를 통해 입력되는 후단 캐리신호는 제k+2 스테이지(STA(k+2))의 출력 신호(STA(k+2))일 수 있다. Q 노드 방전부(20)는 제2 스위치 TFT(T2)를 포함할 수 있다. 제2 스위치 TFT(T2)는 리셋 단자(RT)를 통해 입력되는 후단 캐리신호의 게이트 하이 전압(VGH)에 의해 턴-온되어 Q 노드를 게이트 로우 전압(VGL)이 공급되는 저전위 전압 단자(VSST)에 접속시킨다. 제2 스위치 TFT(T2)의 게이트 전극은 리셋 단자(RT)에 접속되고, 소스 전극은 저전위 전압 단자(VSST)에 접속되며, 드레인 전극은 Q 노드에 접속된다.
Q 노드 노이즈 제거부(30)는 제1 내지 제3 노이즈 제거단자들(NCT1, NCT2, NCT3) 각각을 통해 입력되는 클럭 신호에 응답하여 Q 노드를 게이트 로우 전압(VGL)으로 방전함으로써, Q 노드의 노이즈를 제거한다. Q 노드 노이즈 제거부(30)는 제3 내지 제5 스위치 TFT들(T3, T4, T5)를 포함할 수 있다.
제3 스위치 TFT(T3)는 제1 노이즈 제거단자(NCT1)를 통해 입력되는 클럭 신호의 게이트 하이 전압(VGH)에 의해 턴-온되어 Q 노드를 캐리신호 입력단자(CIT)에 접속시킨다. 제3 스위치 TFT(T3)의 게이트 전극은 제1 노이즈 제거단자(NCT1)에 접속되고, 소스 전극은 캐리신호 입력단자(CIT)에 접속되며, 드레인 전극은 Q 노드에 접속된다. 제4 스위치 TFT(T4)는 제2 노이즈 제거단자(NCT2)를 통해 입력되는 클럭 신호의 게이트 하이 전압(VGH)에 의해 턴-온되어 Q 노드를 스타트 단자(ST)에 접속시킨다. 제4 스위치 TFT(T4)의 게이트 전극은 제2 노이즈 제거단자(NCT2)에 접속되고, 소스 전극은 스타트 단자(ST)에 접속되며, 드레인 전극은 Q 노드에 접속된다. 제5 스위치 TFT(T5)는 제3 노이즈 제거단자(NCT3)를 통해 입력되는 클럭 신호의 게이트 하이 전압(VGH)에 의해 턴-온되어 Q 노드를 저전위 전압 단자(VSST)에 접속시킨다. 제5 스위치 TFT(T5)의 게이트 전극은 제3 노이즈 제거단자(NCT3)에 접속되고, 소스 전극은 저전위 전압 단자(VSST)에 접속되며, 드레인 전극은 Q 노드에 접속된다.
출력 노드 노이즈 제거부(40)는 제2 및 제3 노이즈 제거 단자들(NCT2, NCT3) 각각을 통해 입력되는 클럭 신호에 응답하여 출력 노드(NO)를 게이트 로우 전압(VGL)으로 방전함으로써, 출력 노드(NO)의 노이즈를 제거한다. 출력 노드(NO)는 출력 단자(OUT)에 접속된 노드를 지시한다.
출력 노드 노이즈 제거부(40)는 제7-1 스위치 TFT(T7-1)와 제7-2 스위치 TFT(T7-2)를 포함한다. 제7-1 스위치 TFT(T7-1)는 제2 노이즈 제거 단자(NCT2)를 통해 입력되는 클럭 신호의 게이트 하이 전압(VGH)에 의해 턴-온되어 출력 노드(NO)를 저전위 전압 단자(VSST)에 접속시킨다. 제7-1 스위치 TFT(T7-1)의 게이트 전극은 제2 노이즈 제거단자(NCT2)에 접속되고, 소스 전극은 저전위 전압 단자(VSST)에 접속되며, 드레인 전극은 출력 노드(NO)에 접속된다. 제7-2 스위치 TFT(T7-2)는 제3 노이즈 제거 단자(NCT3)를 통해 입력되는 클럭 신호의 게이트 하이 전압(VGH)에 의해 턴-온되어 출력 노드(NO)를 저전위 전압 단자(VSST)에 접속시킨다. 제7-2 스위치 TFT(T7-2)의 게이트 전극은 제3 노이즈 제거단자(NCT3)에 접속되고, 소스 전극은 저전위 전압 단자(VSST)에 접속되며, 드레인 전극은 출력 노드(NO)에 접속된다.
출력부(50)는 Q 노드의 게이트 하이 전압(VGH)에 응답하여 출력 노드(NO)를 클럭 단자(CT)를 통해 입력되는 클럭 신호로 충전한다. 출력부(50)는 풀-업 TFT(TU)와 제8 스위치 TFT(T8)를 포함한다. 풀-업 TFT(TU)는 Q 노드의 게이트 하이 전압(VGH)에 의해 턴-온되어 출력 노드(NO)를 클럭 단자(CT)에 접속시킨다. 풀-업 TFT(TU)의 게이트 전극은 Q 노드에 접속되고, 소스 전극은 출력 노드(NO)에 접속되며, 드레인 전극은 클럭 단자(CT)에 접속된다. 제8 스위치 TFT(T8)는 출력 노드(NO)의 게이트 하이 전압(VGH)에 의해 턴-온되어 출력 노드(NO)를 클럭 단자(CT)에 접속시킨다. 제8 스위치 TFT(T8)의 게이트 전극과 소스 전극은 출력 노드(NO)에 접속되고, 드레인 전극은 클럭 단자(CT)에 접속된다.
초기화부(60)는 초기화 단자(IT)를 통해 입력되는 초기화 신호(미도시)에 응답하여 Q 노드를 게이트 로우 전압(VGL)으로 방전함으로써, Q 노드를 초기화한다. 초기화 신호(미도시)는 N 프레임 기간을 주기로 가지므로, 초기화부(60)는 N 프레임 기간마다 Q 노드를 초기화하게 된다. 초기화부(60)는 제9 스위치 TFT(T9)를 포함할 수 있다. 제9 스위치 TFT(T9)는 초기화 단자(IT)를 통해 입력되는 초기화 신호(미도시)의 게이트 하이 전압(VGH)에 의해 턴-온되어 Q 노드를 저전위 전압 단자(VSST)에 접속시킨다. 제9 스위치 TFT(T9)의 게이트 전극은 초기화 단자(IT)에 접속되고, 소스 전극은 저전위 전압 단자(VSST)에 접속되며, 드레인 전극은 Q 노드에 접속된다.
부스팅 캐패시터(CB)는 출력 노드(NO)와 Q 노드 사이에 접속된다. 제1, 제2, 제3, 제4, 제5, 제7-1, 제7-2, 제8 및 제9 스위치 TFT(T1, T2, T3, T4, T5, T7-1, T7-2, T8, T9)와, 풀-업 TFT(TU)의 반도체 층은 oxide로 구현되는 것이 바람직하다. 하지만, 이에 한정되지 않으며, a-Si 또는 Poly-Si으로도 형성될 수 있다. 또한, 도 6에서는 제1, 제2, 제3, 제4, 제5, 제7-1, 제7-2, 제8 및 제9 스위치 TFT(T1, T2, T3, T4, T5, T7-1, T7-2, T8, T9)와, 풀-업 TFT(TU)가 N 타입 MOS-FET으로 구현된 것을 중심으로 설명하였지만, 이에 한정되지 않으며 P 타입 MOS-FET으로도 구현될 수 있다. 제1, 제2, 제3, 제4, 제5, 제7-1, 제7-2, 제8 및 제9 스위치 TFT(T1, T2, T3, T4, T5, T7-1, T7-2, T8, T9)와, 풀-업 TFT(TU)가 P 타입 MOS-FET으로 구현되는 경우, P 타입 MOS-FET의 특성에 맞도록 도 7의 신호들은 수정되어야 할 것이다.
도 7은 도 6의 제k 스테이지의 입력 신호들, 출력 신호 및 Q 노드의 전압을 보여주는 파형도이다. 도 7에는 제k 스테이지(STA(k))의 클럭 단자(CT), 제1 내지 제3 노이즈 제거단자들(NCT1~NCT3)에 입력되는 클럭 신호들(CLK1~CLK6)가 나타나 있다. 또한, 도 7에는 제k 스테이지(STA(k))의 Q 노드의 전압(VQ(k))와, 제k-2 내지 제k+2 스테이지들(STA(k-2)~STA(k+2))의 출력 신호들(GOUT(k-2)~GOUT(k+2))이 나타나 있다.
도 7을 참조하면, 클럭 신호들(CLK1~CLK6)은 소정의 기간만큼 중첩되고 순차적으로 위상이 지연되는 6 상으로 구현된 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다. 예를 들어, 클럭 신호들(CLK1~CLK6)은 도 12와 같이 8 상으로 구현되거나, 4 상, 10 상 또는 12 상으로 구현될 수 있음에 주의하여야 한다.
클럭 신호들(CLK1~CLK8)은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 스윙한다. 클럭 신호들(CLK1~CLK8) 각각의 펄스 폭은 2 수평기간(2H)으로 구현될 수 있다. 즉, 클럭 신호들(CLK1~CLK8) 각각이 게이트 하이 전압(VGH)을 갖는 제1 레벨 전압기간(vt1)은 2 수평기간(2H), 게이트 로우 전압(VGL)을 갖는 제2 레벨 전압기간(vt2)은 4 수평기간(4H)으로 구현될 수 있다. 결국, 클럭 신호들(CLK1~CLK8) 각각의 제1 레벨 전압기간(vt1)은 제2 레벨 전압기간(vt2)보다 짧게 구현된다. 또한, 클럭 신호들(CLK1~CLK8) 각각은 1 수평기간(1H)만큼 서로 중첩될 수 있다. 또한, 스테이지들(STA(1)~STA(n))은 도 7과 같이 1 수평기간(1H)만큼 쉬프트되며 순차적으로 출력을 발생할 수 있다. 1 수평기간(1H)은 표시패널(10)의 어느 한 스캔 라인에 접속된 화소들에 데이터 전압들이 공급되는 1 수평 라인 스캐닝 기간을 지시한다.
한편, 제k 스테이지(ST(k))의 동작 기간은 도 7과 같이 풀-업 기간(put)과 풀-다운 기간으로 구분될 수 있다. 풀-업 기간(put)은 제k 스테이지(ST(k))의 풀-업 노드인 Q 노드가 게이트 하이 전압(VGH)으로 충전되어 제k 스테이지(ST(k))가 게이트 하이 전압(VGH)으로 출력을 발생하는 기간을 의미한다. 풀-다운 기간(pdt)은 제k 스테이지(ST(k))의 풀-업 노드인 Q 노드가 게이트 로우 전압(VGL)으로 방전되어 제k 스테이지(ST(k))가 게이트 하이 전압(VGH)으로 출력을 발생하지 않는 기간을 의미한다. 풀-업 기간(put)은 제1 내지 제5 기간들(t1~t5)을 포함하고, 풀-다운 기간(pdt)은 제6 내지 제10 기간들(t6~t10)을 포함한다. 이하에서, 도 8a 내지 도 8e를 결부하여 풀-업 기간 동안 제k 스테이지(STA(k))의 동작에 대해 상세히 설명하고, 도 9a 내지 도 9e를 결부하여 풀-다운 기간 동안 제k 스테이지(STA(k))의 동작에 대해 상세히 설명한다.
도 8a 내지 도 8e는 풀-업 기간 동안 제k 스테이지의 TFT들의 턴-온과 턴-오프를 보여주는 예시도면들이다. 이하에서, 도 7 및 도 8a 내지 도 8e를 결부하여 풀-업 기간(put) 동안 제k 스테이지(ST(k))의 동작을 구체적으로 설명한다.
이때, 제k 스테이지(STA(k))의 스타트 단자(ST)에는 전단 캐리신호인 제k-2 스테이지(STA(k-2))의 출력 신호(GOUT(k-2))가 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(STA(k-1))의 출력 신호(GOUT(k-1))가 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(STA(k+2))의 출력신호(GOUT(k+2))가 후단 캐리신호로서 입력되는 것을 중심으로 설명한다. 또한, 제k 스테이지(STA(k))의 클럭 단자(CLK)에는 제3 클럭 신호(CLK3)가 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)이 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 입력되는 것을 중심으로 설명한다.
첫 번째로, 제1 기간(t1) 동안 스타트 단자(ST)에는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))가 게이트 하이 전압(VGH)으로 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(ST(k-1))의 출력신호(GOUT(k-1))가 게이트 로우 전압(VGL)으로 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제1 기간(t1) 동안 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 게이트 로우 전압(VGL)으로 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 게이트 로우 전압(VGL)으로 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 게이트 하이 전압(VGH)으로 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 게이트 로우 전압(VGL)으로 입력된다.
제1 기간(t1) 동안 제2, 제3, 제5, 제6, 제7-2, 제8 및 제9 스위치 TFT(T2, T3, T5, T6, T7-2, T8, T9)는 턴-오프된다. 제1 스위치 TFT(T1)는 스타트 단자(ST)를 통해 공급되는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제1 스위치 TFT(T1)의 턴-온으로 인해, Q 노드는 게이트 하이 전압(VGH)으로 충전된다. 제4 스위치 TFT(T4)는 제2 노이즈 제거단자(NCT2)를 통해 공급되는 제1 클럭 신호(CLK1)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제4 스위치 TFT(T4)의 턴-온으로 인해, Q 노드는 게이트 하이 전압(VGH)으로 충전된다. 제7-1 스위치 TFT(T7-1)는 제2 노이즈 제거단자(NCT2)를 통해 공급되는 제1 클럭 신호(CLK1)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제7-1 스위치 TFT(T7-1)의 턴-온으로 인해, 출력 노드(NO)는 게이트 로우 전압(VGL)으로 방전된다.
풀-업 TFT(TU)는 Q 노드의 게이트 하이 전압(VGH)에 의해 턴-온된다. 풀-업 TFT(TU)의 턴-온으로 인해 출력 노드(NO)는 제3 클럭(CLK3)의 게이트 로우 전압(VGL)으로 방전된다. 따라서, 제1 기간(t1) 동안 제k 스테이지(STA(k))의 출력 단자(OUT)는 출력 신호(GOUT(k))를 게이트 로우 전압(VGL)으로 출력한다.
두 번째로, 제2 기간(t2) 동안 스타트 단자(ST)에는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))가 게이트 하이 전압(VGH)으로 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(ST(k-1))의 출력신호(GOUT(k-1))가 게이트 하이 전압(VGH)으로 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제2 기간(t2) 동안 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 게이트 로우 전압(VGL)으로 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 게이트 하이 전압(VGH)으로 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 게이트 하이 전압(VGH)으로 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 게이트 로우 전압(VGL)으로 입력된다.
제2 기간(t2) 동안 제2, 제5, 제6, 제7-2, 제8 및 제9 스위치 TFT(T2, T5, T6, T7-2, T8, T9)는 턴-오프된다. 제1 스위치 TFT(T1)는 스타트 단자(ST)를 통해 공급되는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제1 스위치 TFT(T1)의 턴-온으로 인해, Q 노드는 게이트 하이 전압(VGH)으로 충전된다. 제3 스위치 TFT(T3)는 제1 노이즈 제거단자(NCT1)를 통해 공급되는 제2 클럭 신호(CLK2)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제3 스위치 TFT(T3)의 턴-온으로 인해, Q 노드는 게이트 하이 전압(VGH)으로 충전된다. 제4 스위치 TFT(T4)는 제2 노이즈 제거단자(NCT2)를 통해 공급되는 제1 클럭 신호(CLK1)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제4 스위치 TFT(T4)의 턴-온으로 인해, Q 노드는 게이트 하이 전압(VGH)으로 충전된다. 제7-1 스위치 TFT(T7-1)는 제2 노이즈 제거단자(NCT2)를 통해 공급되는 제1 클럭 신호(CLK1)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제7-1 스위치 TFT(T7-1)의 턴-온으로 인해, 출력 노드(NO)는 게이트 로우 전압(VGL)으로 방전된다.
풀-업 TFT(TU)는 Q 노드의 게이트 하이 전압(VGH)에 의해 턴-온된다. 풀-업 TFT(TU)의 턴-온으로 인해 출력 노드(NO)는 제3 클럭(CLK3)의 게이트 로우 전압(VGL)으로 방전된다. 따라서, 제2 기간(t2) 동안 제k 스테이지(STA(k))의 출력 단자(OUT)는 출력 신호(GOUT(k))를 게이트 로우 전압(VGL)으로 출력한다.
세 번째로, 제3 기간(t3) 동안 스타트 단자(ST)에는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))가 게이트 로우 전압(VGL)으로 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(ST(k-1))의 출력신호(GOUT(k-1))가 게이트 하이 전압(VGH)으로 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제3 기간(t3) 동안 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 게이트 하이 전압(VGH)으로 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 게이트 하이 전압(VGH)으로 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 게이트 로우 전압(VGL)으로 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 게이트 로우 전압(VGL)으로 입력된다.
제3 기간(t3) 동안 제1, 제2, 제4, 제5, 제7-1, 제7-2 및 제9 스위치 TFT(T1, T2, T4, T5, T7-1, T7-2, T9)는 턴-오프된다. 제3 스위치 TFT(T3)는 제1 노이즈 제거단자(NCT1)를 통해 공급되는 제2 클럭 신호(CLK2)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제3 스위치 TFT(T3)의 턴-온으로 인해, Q 노드는 게이트 하이 전압(VGH)으로 충전된다. 풀-업 TFT(TU)는 Q 노드의 게이트 하이 전압(VGH)에 의해 턴-온된다. 풀-업 TFT(TU)의 턴-온으로 인해, 출력 노드(NO)는 게이트 하이 전압(VGH)으로 충전된다. 제8 스위치 TFT(T8)는 출력 노드(NO)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제8 스위치 TFT(T8)의 턴-온으로 인해, 출력 노드(NO)는 게이트 하이 전압(VGH)으로 충전된다.
한편, 풀-업 TFT(TU)의 턴-온으로 인해, 클럭 단자(CT)를 통해 공급되는 제3 클럭(CLK3)의 게이트 하이 전압(VGH)이 부스팅 캐패시터(CB)에 의해 부트스트래핑(bootstraping)되므로, Q 노드는 게이트 하이 전압(VGH)보다 높은 레벨의 전압(VGH')으로 상승한다. 이 경우, 풀-업 TFT(TU)는 Q 노드의 게이트 하이 전압(VGH)보다 높은 레벨의 전압(VGH')에 의해 완전히 턴-온되므로, 출력 노드(NO)는 제3 클럭(CLK3)의 게이트 하이 전압(VGH)으로 충전된다. 따라서, 제3 기간(t3) 동안 제k 스테이지(STA(k))는 출력 신호(GOUT(k))를 게이트 하이 전압(VGH)으로 출력한다.
네 번째로, 제4 기간(t4) 동안 스타트 단자(ST)에는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))가 게이트 로우 전압(VGL)으로 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(ST(k-1))의 출력신호(GOUT(k-1))가 게이트 로우 전압(VGL)으로 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제4 기간(t4) 동안 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 게이트 하이 전압(VGH)으로 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 게이트 로우 전압(VGL)으로 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 게이트 로우 전압(VGL)으로 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 게이트 로우 전압(VGL)으로 입력된다.
제4 기간(t4) 동안 제1, 제2, 제3, 제4, 제5, 제7-1, 제7-2 및 제9 스위치 TFT(T1, T2, T3, T4, T5, T7-1, T7-2, T9)는 턴-오프된다. 풀-업 TFT(TU)는 Q 노드의 게이트 하이 전압(VGH)보다 높은 레벨의 전압(VGH')에 의해 턴-온된다. 제8 스위치 TFT(T8)는 출력 노드(NO)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 풀-업 TFT(TU)는 Q 노드의 게이트 하이 전압(VGH)보다 높은 레벨의 전압(VGH')에 의해 완전히 턴-온되므로, 출력 노드(NO)는 제3 클럭(CLK3)의 게이트 하이 전압(VGH)으로 충전된다. 따라서, 제4 기간(t4) 동안 제k 스테이지(STA(k))는 출력 신호(GOUT(k))를 게이트 하이 전압(VGH)으로 출력한다.
다섯 번째로, 제5 기간(t5) 동안 스타트 단자(ST)에는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))가 게이트 로우 전압(VGL)으로 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(ST(k-1))의 출력신호(GOUT(k-1))가 게이트 로우 전압(VGL)으로 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))가 게이트 하이 전압(VGH)으로 입력된다. 또한, 제5 기간(t5) 동안 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 게이트 로우 전압(VGL)으로 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 게이트 로우 전압(VGL)으로 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 게이트 로우 전압(VGL)으로 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 게이트 하이 전압(VGH)으로 입력된다.
제5 기간(t5) 동안 제1, 제3, 제4, 제7-1, 제8 및 제9 스위치 TFT(T1, T3, T4, T7-1, T8, T9)는 턴-오프된다. 제2 스위치 TFT(T2)는 리셋 단자(RT)를 통해 공급되는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제2 스위치 TFT(T2)의 턴-온으로 인해, Q 노드는 게이트 로우 전압(VGL)으로 방전된다. 제5 스위치 TFT(T5)는 제5 클럭 신호(CLK5)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제5 스위치 TFT(T5)의 턴-온으로 인해, Q 노드는 게이트 로우 전압(VGL)으로 방전된다. 풀-업 TFT(TU)는 Q 노드의 게이트 로우 전압(VGL)에 의해 턴-오프된다. 제7-2 스위치 TFT(T7-2)는 제5 클럭 신호(CLK5)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제7-2 스위치 TFT(T7-2)의 턴-온으로 인해, 출력 노드(NO)는 게이트 로우 전압(VGL)으로 방전된다. 즉, 출력 노드(NO)는 제7-2 스위치 TFT(T7-2)에 의해 풀-다운된다. 따라서, 제5 기간(t5) 동안 제k 스테이지(STA(k))는 출력 신호(GOUT(k))를 게이트 로우 전압(VGL)으로 출력한다.
이상에서 살펴본 바와 같이, 본 발명의 제1 실시 예는 풀-업 기간(put) 동안 스타트 단자(ST)를 통해 입력되는 스타트 신호 또는 전단 캐리신호에 의해 풀-업되고, 클럭 단자(CT)를 통해 입력되는 클럭 신호(CLK)를 출력하며, 리셋 단자(RT)를 통해 입력되는 후단 캐리신호에 의해 풀-다운된다.
도 9a 내지 도 9e는 풀-다운 기간 동안 제k 스테이지의 TFT들의 턴-온과 턴-오프를 보여주는 예시도면들. 이하에서, 도 7 및 도 9a 내지 도 9e를 결부하여 풀-다운 기간(pdt) 동안 제k 스테이지(ST(k))의 동작을 구체적으로 설명한다.
이때, 제k 스테이지(STA(k))의 클럭 단자(CT)를 통해 입력되는 클럭 신호 및 제1 내지 제3 노이즈 제거단자들(NCT1, NCT2, NCT3)을 통해 입력되는 클럭 신호들은 서로 다른 위상을 갖는다. 특히, 제k 스테이지(STA(k))의 클럭 단자(CT)를 통해 입력되는 클럭 신호의 제1 레벨 전압기간, 제2 노이즈 제거단자(NCT2)를 통해 입력되는 클럭 신호의 제1 레벨 전압기간 및 제3 노이즈 제거단자(NCT3)를 통해 입력되는 클럭 신호의 제1 레벨 전압기간은 서로 중첩되지 않는다. 따라서, 제k 스테이지(STA(k))의 스타트 단자(ST)에는 전단 캐리신호인 제k-2 스테이지(STA(k-2))의 출력 신호(GOUT(k-2))가 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(STA(k-1))의 출력 신호(GOUT(k-1))가 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(STA(k+2))의 출력신호(GOUT(k+2))가 후단 캐리신호로서 입력되는 것을 중심으로 설명한다. 또한, 제k 스테이지(STA(k))의 클럭 단자(CLK)에는 제3 클럭 신호(CLK3)가 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)이 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 입력되는 것을 중심으로 설명한다.
첫 번째로, 제6 기간(t6) 동안 스타트 단자(ST)에는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))가 게이트 로우 전압(VGL)으로 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(ST(k-1))의 출력신호(GOUT(k-1))가 게이트 로우 전압(VGL)으로 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제1 기간(t1) 동안 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 게이트 로우 전압(VGL)으로 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 게이트 로우 전압(VGL)으로 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 게이트 하이 전압(VGH)으로 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 게이트 로우 전압(VGL)으로 입력된다.
제1 기간(t1) 동안 제1, 제2, 제3, 제5, 제7-2, 제8 및 제9 스위치 TFT(T1, T2, T3, T5, T7-2, T8, T9)는 턴-오프된다. 제4 스위치 TFT(T4)는 제2 노이즈 제거단자(NCT2)를 통해 공급되는 제1 클럭 신호(CLK1)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제4 스위치 TFT(T4)의 턴-온으로 인해, Q 노드는 게이트 로우 전압(VGL)으로 방전된다. 본 발명의 제1 실시 예는 제6 기간(t6) 동안 제4 스위치 TFT(T4)에 의해 Q 노드를 게이트 로우 전압(VGL)으로 방전함으로써, Q 노드의 노이즈(noise)를 제거할 수 있다. Q 노드의 노이즈(noise)는 풀-업 TFT(TU)의 게이트 전극과 드레인 전극 간의 기생 용량에 의해 클럭 신호의 전압 변동이 Q 노드에 반영되는 경우에 발생할 수 있다.
풀-업 TFT(TU)는 Q 노드의 게이트 로우 전압(VGL)에 의해 턴-오프된다. 제7-1 스위치 TFT(T7-1)는 제2 노이즈 제거단자(NCT2)를 통해 공급되는 제1 클럭 신호(CLK1)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제7-1 스위치 TFT(T7-1)의 턴-온으로 인해, 출력 노드(NO)는 게이트 로우 전압(VGL)으로 방전된다. 따라서, 제1 기간(t1) 동안 제k 스테이지(STA(k))의 출력 단자(OUT)는 출력 신호(GOUT(k))를 게이트 로우 전압(VGL)으로 출력한다.
두 번째로, 제7 기간(t7) 동안 스타트 단자(ST)에는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))가 게이트 로우 전압(VGL)으로 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(ST(k-1))의 출력신호(GOUT(k-1))가 게이트 로우 전압(VGL)으로 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제2 기간(t2) 동안 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 게이트 로우 전압(VGL)으로 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 게이트 하이 전압(VGH)으로 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 게이트 하이 전압(VGH)으로 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 게이트 로우 전압(VGL)으로 입력된다.
제7 기간(t7) 동안 제1, 제2, 제5, 제7-2, 제8 및 제9 스위치 TFT(T1, T2, T5, T7-2, T8, T9)는 턴-오프된다. 제3 스위치 TFT(T3)는 제1 노이즈 제거단자(NCT1)를 통해 공급되는 제2 클럭 신호(CLK2)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제3 스위치 TFT(T3)의 턴-온으로 인해, Q 노드는 게이트 로우 전압(VGL)으로 방전된다. 제4 스위치 TFT(T4)는 제2 노이즈 제거단자(NCT2)를 통해 공급되는 제1 클럭 신호(CLK1)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제4 스위치 TFT(T4)의 턴-온으로 인해, Q 노드는 게이트 로우 전압(VGL)으로 방전된다. 본 발명의 제1 실시 예는 제7 기간(t7) 동안 제3 및 제4 스위치 TFT(T3, T4)에 의해 Q 노드를 게이트 로우 전압(VGL)으로 방전함으로써, Q 노드의 노이즈(noise)를 제거할 수 있다.
풀-업 TFT(TU)는 Q 노드의 게이트 로우 전압(VGL)에 의해 턴-오프된다. 제7-1 스위치 TFT(T7-1)는 제2 노이즈 제거단자(NCT2)를 통해 공급되는 제1 클럭 신호(CLK1)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제7-1 스위치 TFT(T7-1)의 턴-온으로 인해, 출력 노드(NO)는 게이트 로우 전압(VGL)으로 방전된다. 따라서, 제7 기간(t7) 동안 제k 스테이지(STA(k))의 출력 단자(OUT)는 출력 신호(GOUT(k))를 게이트 로우 전압(VGL)으로 출력한다.
세 번째로, 제8 기간(t8) 동안 스타트 단자(ST)에는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))가 게이트 로우 전압(VGL)으로 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(ST(k-1))의 출력신호(GOUT(k-1))가 게이트 로우 전압(VGL)으로 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제8 기간(t8) 동안 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 게이트 하이 전압(VGH)으로 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 게이트 하이 전압(VGH)으로 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 게이트 로우 전압(VGL)으로 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 게이트 로우 전압(VGL)으로 입력된다.
제8 기간(t8) 동안 제1, 제2, 제4, 제5, 제7-1, 제7-2, 제8 및 제9 스위치 TFT(T1, T2, T4, T5, T7-1, T7-2, T8, T9)는 턴-오프된다. 제3 스위치 TFT(T3)는 제1 노이즈 제거단자(NCT1)를 통해 공급되는 제2 클럭 신호(CLK2)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제3 스위치 TFT(T3)의 턴-온으로 인해, Q 노드는 게이트 로우 전압(VGL)으로 방전된다. 특히, 제8 기간(t8) 동안 풀-업 TFT(TU)의 게이트 전극과 드레인 전극 간의 기생 용량에 의해 제3 클럭 신호(CLK3)의 전압 변동이 Q 노드에 반영될 수 있는데, 본 발명의 제1 실시 예는 제3 스위치 TFT(T3)에 의해 Q 노드를 게이트 로우 전압(VGL)으로 방전하여 Q 노드의 노이즈(noise)를 제거할 수 있다.
풀-업 TFT(TU)는 Q 노드의 게이트 로우 전압(VGL)에 의해 턴-오프된다. 풀-업 TFT(TU)의 턴-오프로 인해, 출력 노드(NO)는 게이트 로우 전압(VGL)을 유지한다. 따라서, 제8 기간(t8) 동안 제k 스테이지(STA(k))의 출력 단자(OUT)는 출력 신호(GOUT(k))를 게이트 로우 전압(VGL)으로 출력한다.
네 번째로, 제9 기간(t9) 동안 스타트 단자(ST)에는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))가 게이트 로우 전압(VGL)으로 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(ST(k-1))의 출력신호(GOUT(k-1))가 게이트 로우 전압(VGL)으로 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제9 기간(t9) 동안클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 게이트 하이 전압(VGH)으로 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 게이트 로우 전압(VGL)으로 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 게이트 로우 전압(VGL)으로 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 게이트 로우 전압(VGL)으로 입력된다.
제9 기간(t9) 동안 제1, 제2, 제3, 제4, 제5, 제7-1, 제7-2, 제8 및 제9 스위치 TFT(T1, T2, T3, T4, T5, T7-1, T7-2, T8, T9)는 턴-오프된다. 또한, Q 노드는 게이트 로우 전압(VGL)을 유지하며, 풀-업 TFT(TU)는 Q 노드의 게이트 로우 전압(VGL)에 의해 턴-오프된다. 따라서, 제9 기간(t9) 동안 제k 스테이지(STA(k))의 TFT들은 모두 턴-오프되며, 제k 스테이지(STA(k))의 출력 단자(OUT)는 출력 신호(GOUT(k))를 게이트 로우 전압(VGL)으로 출력한다.
다섯 번째로, 제10 기간(t10) 동안 스타트 단자(ST)에는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))가 게이트 로우 전압(VGL)으로 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(ST(k-1))의 출력신호(GOUT(k-1))가 게이트 로우 전압(VGL)으로 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제10 기간(t10) 동안 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 게이트 로우 전압(VGL)으로 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 게이트 로우 전압(VGL)으로 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 게이트 로우 전압(VGL)으로 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 게이트 하이 전압(VGH)으로 입력된다.
제10 기간(t10) 동안 제1, 제2, 제3, 제4, 제7-1, 제8 및 제9 스위치 TFT(T1, T2, T3, T4, T7-1, T8, T9)는 턴-오프된다. 제5 스위치 TFT(T5)는 제5 클럭 신호(CLK5)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제5 스위치 TFT(T5)의 턴-온으로 인해, Q 노드는 게이트 로우 전압(VGL)으로 방전된다. 특히, 제10 기간(t10) 동안 풀-업 TFT(TU)의 게이트 전극과 드레인 전극 간의 기생 용량에 의해 제3 클럭 신호(CLK3)의 전압 변동이 Q 노드에 반영될 수 있는데, 본 발명의 제1 실시 예는 제5 스위치 TFT(T5)에 의해 Q 노드를 게이트 로우 전압(VGL)으로 방전하여 Q 노드의 노이즈(noise)를 제거할 수 있다.
풀-업 TFT(TU)는 Q 노드의 게이트 로우 전압(VGL)에 의해 턴-오프된다. 제7-2 스위치 TFT(T7-2)는 제5 클럭 신호(CLK5)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제7-2 스위치 TFT(T7-2)의 턴-온으로 인해, 출력 노드(NO)는 게이트 로우 전압(VGL)으로 방전된다. 따라서, 제10 기간(t10) 동안 제k 스테이지(STA(k))는 출력 신호(GOUT(k))를 게이트 로우 전압(VGL)으로 출력한다.
한편, 풀-다운 기간(pdt) 동안 제6 내지 제10 기간(t6~t10)은 반복되므로, 풀-다운 기간(pdt) 동안 제k 스테이지(STA(k))의 동작은 위에서 설명한 제6 내지 제10 기간(t6~t10) 동안 제k 스테이지(STA(k))의 동작의 반복임에 주의하여야 한다.
이상에서 살펴본 바와 같이, 본 발명의 제1 실시 예는 클럭 신호들(CLK1~CLK6) 각각이 게이트 하이 전압(VGH)을 갖는 제1 레벨 전압기간(vt1)을 게이트 로우 전압(VGL)을 갖는 제2 레벨 전압기간(vt2)보다 짧게 구현한다. 예를 들어, 본 발명의 제1 실시 예는 도 7과 같이 클럭 신호들(CLK1~CLK6)을 6 상으로 구현하고, 제1 레벨 전압기간(vt1)을 2 수평기간(2H), 제2 레벨 전압 기간(vt2)을 4 수평기간(4H)으로 구현한다. 그 결과, 본 발명의 제1 실시 예는 제k 스테이지(ST(k))의 TFT들이 포지티브 바이어스 스트레스(positive bias temperature stress, 이하 PBTS)에 노출되는 시간을 구동시간 대비 33%로 줄일 수 있다. 즉, 본 발명의 제1 실시 예는 제k 스테이지(ST(k))의 TFT들의 PBTS를 최소화할 수 있다.
또한, 본 발명의 제1 실시 예는 풀-다운 기간(pdt) 동안 제1 내지 제3 노이즈 제거단자들(NCT1, NCT2, NCT3)을 통해 입력되는 클럭 신호들에 의해 Q 노드를 게이트 로우 전압(VGL)으로 방전한다. 그 결과, 본 발명의 제1 실시 예는 Q 노드의 노이즈를 제거함으로써, 풀-다운 기간(pdt) 동안 Q 노드를 안정적으로 제어할 수 있다.
나아가, 본 발명의 제1 실시 예는 풀-업 기간(pdt)과 풀-다운 기간(pdt) 동안 제2 및 제3 노이즈 제거단자들(NCT2, NCT3)을 통해 입력되는 클럭 신호들에 의해 출력 노드(NO)를 방전한다. 그 결과, 본 발명의 제1 실시 예는 풀-업 기간(pdt) 동안 출력 노드(NO)를 풀-다운함과 동시에 풀-다운 기간(pdt) 동안 출력 노드(NO)의 노이즈를 제거할 수 있으므로, 제k 스테이지(ST(k))의 출력을 안정적으로 제어할 수 있다.
도 10은 본 발명의 제2 실시 예에 따른 쉬프트 레지스터를 보여주는 도면이다. 도 10을 참조하면, 본 발명의 제2 실시 예에 따른 쉬프트 레지스터는 종속적으로 접속된 다수의 스테이지들(STA(1)~STA(n), n은 스테이지의 개수)을 구비한다. 도 10에서는 설명의 편의를 제1 내지 제7 스테이지(STA(1)~STA(7))만을 예시하였다.
본 발명의 제2 실시 예에 따른 쉬프트 레지스터의 스테이지들(STA(1)~STA(n)) 각각은 초기화 단자(IT), 스타트 단자(ST), 클럭 단자(CT), 제1 노이즈 제거단자(NCT1), 제2 노이즈 제거단자(NCT2), 제3 노이즈 제거단자(NCT3), 제4 노이즈 제거단자(NCT4), 리셋 단자(RT), 캐리신호 입력 단자(CIT), 출력 단자(OUT) 등을 구비한다. 본 발명의 제2 실시 예에 따른 스테이지들(STA(1)~STA(n)) 각각의 초기화 단자(IT), 스타트 단자(ST), 리셋 단자(RT), 캐리신호 입력 단자(CIT), 출력 단자(OUT)는 도 5를 결부하여 설명한 본 발명의 제1 실시 예에 따른 쉬프트 레지스터와 실질적으로 동일하므로, 이들에 대한 자세한 설명은 생략하기로 한다.
이하에서는 스테이지들(STA(1)~STA(n)) 각각의 클럭 단자(CT), 제1 노이즈 제거단자(NCT1), 제2 노이즈 제거단자(NCT2) 및 제3 노이즈 제거단자(NCT3)를 상세히 설명한다.
스테이지들(STA(1)~STA(n)) 각각의 제4 노이즈 제거단자(NCT4)는 클럭 신호들(CLK1~CLK6)이 공급되는 클럭 라인들(CL1~CL6) 중 어느 하나에 접속된다. 클럭 신호들은 고속 구동시 충분한 충전시간 확보를 위해 순차적으로 위상이 지연되는 i(i는 4 이상의 자연수) 상 클럭 신호들로 구현되는 것이 바람직하다. 본 발명의 실시 예에서는 도 12와 같이 클럭 신호들이 소정 시간만큼 중첩되고 순차적으로 위상이 지연되는 8 상 클럭 신호들(CLK1~CLK8)인 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다. 클럭 신호들(CLK1~CLK8)은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 스윙한다.
스테이지들(STA(1)~STA(n)) 각각의 클럭 단자(CT), 제1 노이즈 제거단자(NCT1), 제2 노이즈 제거단자(NCT2), 제3 노이즈 제거단자(NCT3) 및 제4 노이즈 제거단자(NCT4)는 서로 다른 클럭 라인들에 접속된다. 따라서, 스테이지들(STA(1)~STA(n)) 각각의 클럭 단자(CT), 제1 노이즈 제거단자(NCT1), 제2 노이즈 제거단자(NCT2), 제3 노이즈 제거단자(NCT3) 및 제4 노이즈 제거단자(NCT4)에는 서로 다른 위상을 갖는 클럭 신호들(CLK1~CLK8)이 입력된다. 예를 들어, 도 10과 같이 제1 스테이지(STA(1))의 클럭 단자(CT)는 제1 클럭 라인(CL1)에 접속되고, 제1 노이즈 제거단자(NCT1)는 제8 클럭 라인(CL8)에 접속되며, 제2 노이즈 제거단자(NCT2)는 제7 클럭 라인(CL7)에 접속되고, 제3 노이즈 제거단자(NCT3)는 제3 클럭 라인(CL3)에 접속되며, 제4 노이즈 제거단자(NCT4)는 제5 클럭 단자(CL5)에 접속될 수 있다. 이 경우, 제1 스테이지(STA(1))의 클럭 단자(CT)에는 제1 클럭 신호(CLK1)가 입력되고, 제1 노이즈 제거단자(NCT1)에는 제8 클럭 신호(CLK8)가 입력되며, 제2 노이즈 제거단자(NCT2)에는 제7 클럭 신호(CLK7)가 입력되고, 제3 노이즈 제거단자(NCT3)에는 제3 클럭 신호(CLK3)가 입력되며, 제4 노이즈 제거단자(NCT4)에는 제5 클럭 신호(CLK5)가 입력될 수 있다.
또한, 스테이지들(STA(1)~STA(n))의 클럭 단자(CT), 제1 노이즈 제거단자(NCT1), 제2 노이즈 제거단자(NCT2), 제3 노이즈 제거단자(NCT3) 및 제4 노이즈 제거단자(NCT4) 각각에는 클럭 신호들(CLK1~CLK8)이 순차적으로 공급된다. 예를 들어, 도 10과 같이 제1 스테이지(STA(1))의 클럭 단자(CT)에는 제1 클럭 신호(CLK1)가 입력되고, 제2 스테이지(STA(2))의 클럭 단자(CT)에는 제2 클럭 신호(CLK2)가 입력되며, 제3 스테이지(STA(3))의 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 입력된다. 또한, 제1 스테이지(STA(1))의 제1 노이즈 제거단자(NCT1)에는 제8 클럭 신호(CLK8)가 입력되고, 제2 스테이지(STA(2))의 제1 노이즈 제거단자(NCT1)에는 제1 클럭 신호(CLK1)가 입력되며, 제3 스테이지(STA(3))의 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 입력된다. 또한, 제1 스테이지(STA(1))의 제2 노이즈 제거단자(NCT2)에는 제7 클럭 신호(CLK7)가 입력되고, 제2 스테이지(STA(2))의 제2 노이즈 제거단자(NCT2)에는 제8 클럭 신호(CLK8)가 입력되며, 제3 스테이지(STA(3))의 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 입력된다. 또한, 제1 스테이지(STA(1))의 제3 노이즈 제거단자(NCT3)에는 제3 클럭 신호(CLK3)가 입력되고, 제2 스테이지(STA(2))의 제3 노이즈 제거단자(NCT3)에는 제4 클럭 신호(CLK4)가 입력되며, 제3 스테이지(STA(3))의 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 입력된다. 또한, 제1 스테이지(STA(1))의 제4 노이즈 제거단자(NCT4)에는 제5 클럭 신호(CLK5)가 입력되고, 제2 스테이지(STA(2))의 제4 노이즈 제거단자(NCT4)에는 제6 클럭 신호(CLK6)가 입력되며, 제3 스테이지(STA(3))의 제4 노이즈 제거단자(NCT4)에는 제7 클럭 신호(CLK7)가 입력된다.
도 11은 도 10의 제k 스테이지의 회로 구성을 상세히 보여주는 회로도이다. 도 11에서는 설명의 편의를 위해 풀-업 제어 노드는 Q 노드인 것을 중심으로 설명하였다. 도 11을 참조하면, 제k 스테이지(STA(k))는 Q 노드 충전부(10), Q 노드 방전부(20), Q 노드 노이즈 제거부(30), 출력 노드 노이즈 제거부(40), 출력부(50) 및 초기화부(60)를 포함한다.
도 11에 도시된 제k 스테이지(STA(k))의 Q 노드 충전부(10), Q 노드 방전부(20), 출력부(50) 및 초기화부(60)는 도 6을 결부하여 설명한 바와 실질적으로 동일하므로, 이들에 대한 자세한 설명은 생략하기로 한다. 이하에서는 도 11에 도시된 제k 스테이지(STA(k))의 Q 노드 노이즈 제거부(30) 및 출력 노드 노이즈 제거부(40)를 상세히 설명한다.
Q 노드 노이즈 제거부(30)는 제1 내지 제4 노이즈 제거단자들(NCT1, NCT2, NCT3, NCT4) 각각을 통해 입력되는 클럭 신호에 응답하여 Q 노드를 게이트 로우 전압(VGL)으로 방전함으로써, Q 노드의 노이즈를 제거한다. Q 노드 노이즈 제거부(30)는 제3 내지 제6 스위치 TFT들(T3, T4, T5, T6)을 포함할 수 있다. 제3 내지 제5 스위치 TFT들(T3, T4, T5)은 도 6을 결부하여 설명한 바와 실질적으로 동일하므로, 이들에 대한 자세한 설명은 생략하기로 한다. 제6 스위치 TFT(T6)는 제4 노이즈 제거단자(NCT4)를 통해 입력되는 클럭 신호의 게이트 하이 전압(VGH)에 의해 턴-온되어 Q 노드를 저전위 전압 단자(VSST)에 접속시킨다. 제6 스위치 TFT(T6)의 게이트 전극은 제4 노이즈 제거단자(NCT4)에 접속되고, 소스 전극은 저전위 전압 단자(VSST)에 접속되며, 드레인 전극은 Q 노드에 접속된다.
출력 노드 노이즈 제거부(40)는 제2 내지 제4 노이즈 제거 단자들(NCT2, NCT3, NCT4) 각각을 통해 입력되는 클럭 신호에 응답하여 출력 노드(NO)를 게이트 로우 전압(VGL)으로 방전함으로써, 출력 노드(NO)의 노이즈를 제거한다. 출력 노드(NO)는 출력 단자(OUT)에 접속된 노드를 지시한다.
출력 노드 노이즈 제거부(40)는 제7-1 스위치 TFT(T7-1), 제7-2 스위치 TFT(T7-2) 및 제7-3 스위치 TFT(T7-3)를 포함한다. 제7-1 및 제7-2 스위치 TFT들(T7-1, T7-2)은 도 6을 결부하여 설명한 바와 실질적으로 동일하므로, 이들에 대한 자세한 설명은 생략하기로 한다. 제7-3 스위치 TFT(T7-3)는 제4 노이즈 제거 단자(NCT4)를 통해 입력되는 클럭 신호의 게이트 하이 전압(VGH)에 의해 턴-온되어 출력 노드(NO)를 저전위 전압 단자(VSST)에 접속시킨다. 제7-3 스위치 TFT(T7-3)의 게이트 전극은 제4 노이즈 제거단자(NCT4)에 접속되고, 소스 전극은 저전위 전압 단자(VSST)에 접속되며, 드레인 전극은 출력 노드(NO)에 접속된다.
제1, 제2, 제3, 제4, 제5, 제6, 제7-1, 제7-2, 제7-3, 제8 및 제9 스위치 TFT(T1, T2, T3, T4, T5, T6, T7-1, T7-2, T7-3, T8, T9)와, 풀-업 TFT(TU)의 반도체 층은 oxide로 구현되는 것이 바람직하다. 하지만, 이에 한정되지 않으며, a-Si 또는 Poly-Si으로도 형성될 수 있다. 또한, 도 10에서는 제1, 제2, 제3, 제4, 제5, 제6, 제7-1, 제7-2, 제7-3, 제8 및 제9 스위치 TFT(T1, T2, T3, T4, T5, T6, T7-1, T7-2, T7-3, T8, T9)와, 풀-업 TFT(TU)가 N 타입 MOS-FET으로 구현된 것을 중심으로 설명하였다. 하지만, 이에 한정되지 않으며 P 타입 MOS-FET으로도 구현될 수 있다. 제1, 제2, 제3, 제4, 제5, 제6, 제7-1, 제7-2, 제7-3, 제8 및 제9 스위치 TFT(T1, T2, T3, T4, T5, T6, T7-1, T7-2, T7-3, T8, T9)와, 풀-업 TFT(TU)가 P 타입 MOS-FET으로 구현되는 경우, P 타입 MOS-FET의 특성에 맞도록 도 12의 신호들은 수정되어야 할 것이다.
도 12는 도 11의 제k 스테이지의 입력 신호들, 출력 신호 및 Q 노드의 전압을 보여주는 파형도이다. 도 12에는 제k 스테이지(STA(k))의 클럭 단자(CT), 제1 내지 제4 노이즈 제거단자들(NCT1~NCT4)에 입력되는 클럭 신호들(CLK1~CLK8)가 나타나 있다. 또한, 도 12에는 제k 스테이지(STA(k))의 Q 노드의 전압(VQ(k))와, 제k-2 내지 제k+2 스테이지들(STA(k-2)~STA(k+2))의 출력 신호들(GOUT(k-2)~GOUT(k+2))이 나타나 있다.
도 12를 참조하면, 클럭 신호들(CLK1~CLK8)은 소정의 기간만큼 중첩되고 순차적으로 위상이 지연되는 8 상으로 구현된 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다. 예를 들어, 클럭 신호들(CLK1~CLK8)은 도 7과 같이 6 상으로 구현되거나, 4 상, 10 상 또는 12 상으로 구현될 수 있음에 주의하여야 한다.
클럭 신호들(CLK1~CLK8)은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 스윙한다. 클럭 신호들(CLK1~CLK8) 각각의 펄스 폭은 2 수평기간(2H)으로 구현될 수 있다. 즉, 클럭 신호들(CLK1~CLK8) 각각이 게이트 하이 전압(VGH)을 갖는 제1 레벨 전압기간(vt1)은 2 수평기간(2H), 게이트 로우 전압(VGL)을 갖는 제2 레벨 전압기간(vt2)은 6 수평기간(6H)으로 구현될 수 있다. 결국, 클럭 신호들(CLK1~CLK8) 각각의 제1 레벨 전압기간(vt1)은 제2 레벨 전압기간(vt2)보다 짧게 구현된다. 또한, 클럭 신호들(CLK1~CLK8) 각각은 1 수평기간(1H)만큼 서로 중첩될 수 있다. 또한, 스테이지들(STA(1)~STA(n))은 도 12와 같이 1 수평기간(1H)만큼 쉬프트되며 순차적으로 출력을 발생할 수 있다. 1 수평기간(1H)은 표시패널(10)의 어느 한 스캔 라인에 접속된 화소들에 데이터 전압들이 공급되는 1 수평 라인 스캐닝 기간을 지시한다.
한편, 제k 스테이지(ST(k))의 동작 기간은 도 12와 같이 풀-업 기간(put)과 풀-다운 기간(pdt)으로 구분될 수 있다. 풀-업 기간(put)은 제k 스테이지(ST(k))의 풀-업 노드인 Q 노드가 게이트 하이 전압(VGH)으로 충전되어 제k 스테이지(ST(k))가 게이트 하이 전압(VGH)으로 출력을 발생하는 기간을 의미한다. 풀-다운 기간(pdt)은 제k 스테이지(ST(k))의 풀-업 노드인 Q 노드가 게이트 로우 전압(VGL)으로 방전되어 제k 스테이지(ST(k))가 게이트 하이 전압(VGH)으로 출력을 발생하지 않는 기간을 의미한다. 풀-업 기간(put)은 제1 내지 제6 기간들(t1~t6)을 포함하고, 풀-다운 기간(pdt)은 제7 내지 제12 기간들(t7~t12)을 포함한다.
이때, 풀-업 기간(put)의 제1 내지 제5 기간들(t1~t5) 동안 제k 스테이지(ST(k))의 동작은 도 8a 내지 도 8e를 결부하여 설명한 바와 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략한다. 다만, 풀-업 기간(put)의 제6 기간(t6) 동안 제k 스테이지(ST(k))의 동작은 도 13a를 결부하여 상세히 설명한다. 또한, 풀-다운 기간(pdt)의 제7 내지 제11 기간들(t7~t11) 동안 제k 스테이지(ST(k))의 동작은 도 9a 내지 도 9e를 결부하여 설명한 바와 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략한다. 다만, 풀-다운 기간(pdt)의 제12 기간(t12) 동안 제k 스테이지(ST(k))의 동작은 도 13b를 결부하여 상세히 설명한다.
도 13a는 도 12의 제6 기간 동안 제k 스테이지의 TFT들의 턴-온과 턴-오프를 보여주는 예시도면이다. 이하에서, 도 12 및 도 13a를 결부하여 제6 기간(t6) 동안 제k 스테이지(ST(k))의 동작을 구체적으로 설명한다.
이때, 제k 스테이지(STA(k))의 클럭 단자(CT)를 통해 입력되는 클럭 신호 및 제1 내지 제4 노이즈 제거단자들(NCT1, NCT2, NCT3, NCT4)을 통해 입력되는 클럭 신호들은 서로 다른 위상을 갖는다. 특히, 제k 스테이지(STA(k))의 클럭 단자(CT)를 통해 입력되는 클럭 신호의 제1 레벨 전압기간, 제2 노이즈 제거단자(NCT2)를 통해 입력되는 클럭 신호의 제1 레벨 전압기간, 제3 노이즈 제거단자(NCT3)를 통해 입력되는 클럭 신호의 제1 레벨 전압기간 및 제4 노이즈 제거단자(NCT4)를 통해 입력되는 클럭 신호의 제1 레벨 전압기간은 서로 중첩되지 않는다. 따라서, 제k 스테이지(STA(k))의 스타트 단자(ST)에는 전단 캐리신호인 제k-2 스테이지(STA(k-2))의 출력 신호(GOUT(k-2))가 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(STA(k-1))의 출력 신호(GOUT(k-1))가 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(STA(k+2))의 출력신호(GOUT(k+2))가 후단 캐리신호로서 입력되는 것을 중심으로 설명한다. 또한, 제k 스테이지(STA(k))의 클럭 단자(CLK)에는 제3 클럭 신호(CLK3)가 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)이 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 입력되며, 제4 노이즈 제거단자(NCT4)에는 제7 클럭 신호(CLK7)가 입력되는 것을 중심으로 설명한다.
제1 내지 제5 기간(t1~t5) 동안 제4 노이즈 제거단자(NCT4)에는 제7 클럭 신호(CLK7)가 게이트 로우 전압(VGL)으로 입력된다. 따라서, 제6 및 제7-3 스위치 TFT(T6, T7-3)는 제1 내지 제5 기간(t1~t5) 동안 턴-오프된다.
제6 기간(t6) 동안 스타트 단자(ST)에는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))가 게이트 로우 전압(VGL)으로 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(ST(k-1))의 출력신호(GOUT(k-1))가 게이트 로우 전압(VGL)으로 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제6 기간(t6) 동안 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 게이트 로우 전압(VGL)으로 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 게이트 로우 전압(VGL)으로 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제6 기간(t6) 동안 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 게이트 로우 전압(VGL)으로 입력되고, 제4 노이즈 제거단자(NCT4)에는 제7 클럭 신호(CLK7)가 게이트 하이 전압(VGH)으로 입력된다.
제6 기간(t6) 동안 제1, 제2, 제3, 제4, 제5, 제7-1, 제7-2, 제8 및 제9 스위치 TFT(T1, T2, T3, T4, T5, T7-1, T7-2, T8, T9)는 턴-오프된다. 제6 스위치 TFT(T6)는 제4 노이즈 제거단자(NCT4)를 통해 공급되는 제7 클럭 신호(CLK7)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제6 스위치 TFT(T)의 턴-온으로 인해, Q 노드는 게이트 로우 전압(VGL)으로 방전된다.
풀-업 TFT(TU)는 Q 노드의 게이트 로우 전압(VGL)에 의해 턴-오프된다. 제7-3 스위치 TFT(T7-3)는 제4 노이즈 제거단자(NCT4)를 통해 공급되는 제7 클럭 신호(CLK1)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제7-3 스위치 TFT(T7-3)의 턴-온으로 인해, 출력 노드(NO)는 게이트 로우 전압(VGL)으로 방전된다. 따라서, 제6 기간(t6) 동안 제k 스테이지(STA(k))의 출력 단자(OUT)는 출력 신호(GOUT(k))를 게이트 로우 전압(VGL)으로 출력한다.
이상에서 살펴본 바와 같이, 본 발명의 제2 실시 예는 풀-업 기간(put) 동안 스타트 단자(ST)를 통해 입력되는 스타트 신호 또는 전단 캐리신호에 의해 풀-업되고, 클럭 단자(CT)를 통해 입력되는 클럭 신호(CLK)를 출력하며, 리셋 단자(RT)를 통해 입력되는 후단 캐리신호에 의해 풀-다운된다.
도 13b는 도 12의 제12 기간 동안 제k 스테이지의 TFT들의 턴-온과 턴-오프를 보여주는 예시도면이다. 이하에서, 도 12 및 도 13b를 결부하여 제12 기간(t12) 동안 제k 스테이지(ST(k))의 동작을 구체적으로 설명한다.
이때, 제k 스테이지(STA(k))의 스타트 단자(ST)에는 전단 캐리신호인 제k-2 스테이지(STA(k-2))의 출력 신호(GOUT(k-2))가 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(STA(k-1))의 출력 신호(GOUT(k-1))가 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(STA(k+2))의 출력신호(GOUT(k+2))가 후단 캐리신호로서 입력되는 것을 중심으로 설명한다. 또한, 제k 스테이지(STA(k))의 클럭 단자(CLK)에는 제3 클럭 신호(CLK3)가 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)이 입력되고, 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 입력되며, 제4 노이즈 제거단자(NCT4)에는 제7 클럭 신호(CLK7)가 입력되는 것을 중심으로 설명한다.
제7 내지 제11 기간(t7~t11) 동안 제4 노이즈 제거단자(NCT4)에는 제7 클럭 신호(CLK7)가 게이트 로우 전압(VGL)으로 입력된다. 따라서, 제6 및 제7-3 스위치 TFT(T6, T7-3)는 제7 내지 제11 기간(t7~t11) 동안 턴-오프된다.
제12 기간(t12) 동안 스타트 단자(ST)에는 제k-2 스테이지(ST(k-2))의 출력신호(GOUT(k-2))가 게이트 로우 전압(VGL)으로 입력되고, 캐리신호 입력단자(CIT)에는 제k-1 스테이지(ST(k-1))의 출력신호(GOUT(k-1))가 게이트 로우 전압(VGL)으로 입력되며, 리셋 단자(RT)에는 제k+2 스테이지(ST(k+2))의 출력신호(GOUT(k+2))가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제12 기간(t12) 동안 클럭 단자(CT)에는 제3 클럭 신호(CLK3)가 게이트 로우 전압(VGL)으로 입력되고, 제1 노이즈 제거단자(NCT1)에는 제2 클럭 신호(CLK2)가 게이트 로우 전압(VGL)으로 입력되며, 제2 노이즈 제거단자(NCT2)에는 제1 클럭 신호(CLK1)가 게이트 로우 전압(VGL)으로 입력된다. 또한, 제12 기간(t12) 동안 제3 노이즈 제거단자(NCT3)에는 제5 클럭 신호(CLK5)가 게이트 로우 전압(VGL)으로 입력되고, 제4 노이즈 제거단자(NCT4)에는 제7 클럭 신호(CLK7)가 게이트 하이 전압(VGH)으로 입력된다.
제12 기간(t12) 동안 제1, 제2, 제3, 제4, 제5, 제7-1, 제7-2, 제8 및 제9 스위치 TFT(T1, T2, T3, T4, T5, T7-1, T7-2, T8, T9)는 턴-오프된다. 제6 스위치 TFT(T6)는 제4 노이즈 제거단자(NCT4)를 통해 공급되는 제7 클럭 신호(CLK7)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제6 스위치 TFT(T)의 턴-온으로 인해, Q 노드는 게이트 로우 전압(VGL)으로 방전된다. 본 발명의 제2 실시 예는 제12 기간(t12) 동안 제6 스위치 TFT(T6)에 의해 Q 노드를 게이트 로우 전압(VGL)으로 방전함으로써, Q 노드의 노이즈(noise)를 제거할 수 있다. Q 노드의 노이즈(noise)는 풀-업 TFT(TU)의 게이트 전극과 드레인 전극 간의 기생 용량에 의해 클럭 신호의 전압 변동이 Q 노드에 반영되는 경우에 발생할 수 있다.
풀-업 TFT(TU)는 Q 노드의 게이트 로우 전압(VGL)에 의해 턴-오프된다. 제7-3 스위치 TFT(T7-3)는 제4 노이즈 제거단자(NCT4)를 통해 공급되는 제7 클럭 신호(CLK1)의 게이트 하이 전압(VGH)에 의해 턴-온된다. 제7-3 스위치 TFT(T7-3)의 턴-온으로 인해, 출력 노드(NO)는 게이트 로우 전압(VGL)으로 방전된다. 따라서, 제12 기간(t12) 동안 제k 스테이지(STA(k))의 출력 단자(OUT)는 출력 신호(GOUT(k))를 게이트 로우 전압(VGL)으로 출력한다.
한편, 풀-다운 기간(pdt) 동안 제7 내지 제12 기간(t7~t12)은 반복되므로, 풀-다운 기간(pdt) 동안 제k 스테이지(STA(k))의 동작은 위에서 설명한 제7 내지 제12 기간(t7~t12) 동안 제k 스테이지(STA(k))의 동작의 반복임에 주의하여야 한다.
이상에서 살펴본 바와 같이, 본 발명의 제2 실시 예는 클럭 신호들(CLK1~CLK8) 각각이 게이트 하이 전압(VGH)을 갖는 제1 레벨 전압기간(vt1)을 게이트 로우 전압(VGL)을 갖는 제2 레벨 전압기간(vt2)보다 짧게 구현한다. 예를 들어, 도 12와 같이 클럭 신호들(CLK1~CLK8)을 8 상으로 구현하고, 본 발명의 제2 실시 예는 제1 레벨 전압기간(vt1)을 2 수평기간(2H), 제2 레벨 전압 기간(vt2)을 6 수평기간(6H)으로 구현할 수 있다. 그 결과, 본 발명의 제2 실시 예는 제k 스테이지(ST(k))의 TFT들이 포지티브 바이어스 스트레스(positive bias temperature stress, 이하 PBTS)에 노출되는 시간을 구동시간 대비 25%로 줄일 수 있다. 즉, 본 발명의 제2 실시 예는 제k 스테이지(ST(k))의 TFT들의 PBTS를 최소화할 수 있다.
또한, 본 발명의 제2 실시 예는 풀-다운 기간(pdt) 동안 제1 내지 제4 노이즈 제거단자들(NCT1, NCT2, NCT3, NCT4)을 통해 입력되는 클럭 신호들에 의해 Q 노드를 게이트 로우 전압(VGL)으로 방전한다. 그 결과, 본 발명의 제2 실시 예는 Q 노드의 노이즈를 제거함으로써, 풀-다운 기간(pdt) 동안 Q 노드를 안정적으로 제어할 수 있다.
나아가, 본 발명의 제2 실시 예는 풀-업 기간(pdt)과 풀-다운 기간(pdt) 동안 제2 내지 제4 노이즈 제거단자들(NCT2, NCT3, NCT4)을 통해 입력되는 클럭 신호들에 의해 출력 노드(NO)를 방전한다. 그 결과, 본 발명의 제2 실시 예는 풀-업 기간(pdt) 동안 출력 노드(NO)를 풀-다운함과 동시에 풀-다운 기간(pdt) 동안 출력 노드(NO)의 노이즈를 제거할 수 있으므로, 제k 스테이지(ST(k))의 출력을 안정적으로 제어할 수 있다.
도 13은 본 발명의 실시 예에 따른 표시장치를 개략적으로 보여주는 블록도이다. 도 13을 참조하면, 본 발명의 실시 예에 따른 표시장치는 표시패널(100), 데이터 구동회로, 스캔 구동회로, 및 타이밍 콘트롤러(110) 등을 구비한다.
본 발명의 실시예에 따른 표시장치는 게이트 펄스(또는 스캔 펄스)를 게이트 라인(또는 스캔 라인)들에 순차적으로 공급하여 라인 순차 스캐닝으로 픽셀들에 디지털 비디오 데이터를 기입하는 어떠한 표시장치도 포함될 수 있다. 예를 들어, 본 발명의 실시예에 따른 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 유기발광다이오드 표시장치(Organic Light Emitting Diode, OLED), 전계 방출 표시장치(Field Emission Display, FED), 전기영동 표시장치(Electrophoresis, EPD) 중에 어느 하나로 구현될 수 있다. 본 발명은 아래의 실시예에서 표시장치가 유기발광다이오드 표시장치로 구현된 것을 중심으로 예시하였지만, 본 발명의 표시장치는 유기발광다이오드 표시장치에 한정되지 않는 것에 주의하여야 한다.
표시패널(100)에는 데이터 라인들과 스캔 라인들이 형성된다. 표시패널(100)은 매트릭스 형태로 화소들이 배치된 화소 어레이가 형성된다. 표시패널(100)의 화소들 각각은 적어도 하나 이상의 스위칭 TFT(thin film transistor), 구동 TFT, 유기발광다이오드 소자, 및 적어도 하나 이상의 캐패시터를 포함한다. 화소들 각각은 스위칭 TFT와 구동 TFT를 이용하여 유기발광다이오드 소자에 흐르는 전류를 제어하여 화상을 표시한다. 표시패널(100)은 화소 구조에 따라 배면발광(Bottom emission), 및 전면발광(Top emission) 등의 형태로 화상을 표시할 수 있다.
데이터 구동회로는 다수의 소스 드라이브 IC(12)들을 포함한다. 소스 드라이브 IC(12)들은 타이밍 콘트롤러(110)로부터 디지털 비디오 데이터(DATA)를 입력 받는다. 소스 드라이브 IC(120)들 각각은 타이밍 콘트롤러(110)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터(DATA)를 감마보상전압으로 변환하여 데이터 전압을 발생하고, 그 데이터 전압을 게이트 펄스에 동기되도록 표시패널(10)의 데이터 라인들에 공급한다. 소스 드라이브 IC(120)들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시패널(100)의 데이터 라인들에 접속될 수 있다.
스캔 구동회로는 레벨 쉬프터(130)와 적어도 하나 이상의 쉬프트 레지스터(140)를 포함한다. 레벨 쉬프터(130)는 타이밍 콘트롤러(110)로부터 입력되는 클럭 신호들의 TTL(Transistor-Transistor- Logic) 로직 레벨 전압을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 레벨 쉬프팅한다. 레벨 쉬프트된 클럭 신호들은 적어도 하나 이상의 쉬프트 레지스터(140)로 입력된다. 쉬프트 레지스터(140)는 표시패널(100)의 스캔 라인들에 연결되어 스캔 신호들을 순차적으로 출력한다.
쉬프트 레지스터(140)는 GIP(Gate Drive-IC In Panel) 방식으로 표시패널(100)의 하부 기판상에 직접 형성된다. GIP 방식에서, 레벨 쉬프터(130)는 인쇄회로보드(Printed Circuit Board)(150) 상에 실장된다. 쉬프트 레지스터(140)에 대하여는 도 5 내지 도 12를 결부하여 이미 앞에서 상세히 설명하였다.
타이밍 콘트롤러(110)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 외부의 호스트 시스템으로부터 디지털 비디오 데이터(DATA)를 입력받는다. 타이밍 콘트롤러(110)는 호스트 시스템으로부터 입력되는 디지털 비디오 데이터(DATA)를 소스 드라이브 IC(120)들로 전송한다. 또한, 타이밍 콘트롤러(110)는 LVDS 또는 TMDS 인터페이스 수신회로를 통해 호스트 시스템으로부터 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 메인 클럭 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(110)는 호스트 시스템으로부터의 타이밍 신호를 기준으로 데이터 구동회로와 스캔 구동회로의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 스캔 구동회로의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호, 소스 드라이브 IC(120)들의 동작 타이밍과 데이터 전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.
스캔 타이밍 제어신호는 스타트 신호(VST)와 클럭 신호들 등을 포함한다. 스타트 신호(VST)는 쉬프트 레지스터(140)에 입력되어 쉬프트 레지스터(140)의 쉬프트 스타트 타이밍을 제어한다. 클럭 신호들은 레벨 쉬프터(130)에 입력되어 레벨 쉬프팅된 후에 쉬프트 레지스터(140)에 입력되어 쉬프트 레지스터(140)의 스테이지들 각각을 제어한다.
데이터 타이밍 제어신호(DCS)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 극성(Polarity) 제어신호, 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함한다. 소스 스타트 펄스는 소스 드라이브 IC(120)들의 쉬프트 스타트 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC(12)들 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호는 소스 드라이브 IC(12)들로부터 출력되는 데이터 전압의 극성을 제어한다. 타이밍 콘트롤러(11)와 소스 드라이브 IC(12)들 사이의 데이터 전송 인터페이스가 mini LVDS 인터페이스라면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: Q 노드 충전부 20: Q 노드 방전부
30: Q 노드 노이즈 제거부 40: 출력 노드 노이즈 제거부
50: 출력부 60: 초기화부
100: 표시패널 110: 타이밍 콘트롤러
120: 소스 드라이브 IC 130: 레벨 쉬프터
140: 쉬프트 레지스터 150: 인쇄회로보드

Claims (11)

  1. 순차적으로 위상이 지연되는 클럭 신호들을 입력받아 순차적으로 출력을 발생하는 다수의 스테이지를 구비하고,
    상기 스테이지는,
    스타트 단자를 통해 입력되는 신호에 응답하여 풀-업 제어 노드를 제1 레벨 전압으로 충전하는 풀-업 제어 노드 충전부;
    리셋 단자를 통해 입력되는 신호에 응답하여 상기 풀-업 제어 노드를 상기 제1 레벨 전압보다 낮은 제2 레벨 전압으로 방전하는 풀-업 제어 노드 방전부;
    노이즈 제거단자들을 통해 입력되는 클럭 신호들에 응답하여 상기 풀-업 제어 노드를 상기 제2 레벨 전압으로 방전함으로써 상기 풀-업 제어 노드의 노이즈를 제거하는 풀-업 제어 노드 노이즈 제거부;
    상기 노이즈 제거단자들을 통해 입력되는 클럭 신호들에 응답하여 출력 단자에 접속된 출력 노드를 상기 제2 레벨 전압으로 방전함으로써 상기 출력 노드의 노이즈를 제거하는 출력 노드 노이즈 제거부; 및
    상기 풀-업 제어 노드의 상기 제1 레벨 전압에 응답하여 클럭 단자를 통해 입력되는 클럭 신호를 상기 출력 노드를 통해 상기 출력 단자로 출력하는 출력부를 구비하고,
    상기 클럭 단자를 통해 입력되는 클럭 신호 및 상기 노이즈 제거단자들을 통해 입력되는 클럭 신호들은 서로 다른 위상을 갖는 것을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    상기 클럭 신호들 각각은 상기 제1 레벨 전압과 상기 제2 레벨 전압으로 스윙하고, 상기 클럭 신호들 각각의 제1 레벨 전압기간은 제2 레벨 전압기간보다 짧은 것을 특징으로 하는 쉬프트 레지스터.
  3. 제 1 항에 있어서,
    상기 스타트 단자를 통해 입력되는 신호는 스타트 신호 또는 전단 캐리신호이고, 상기 리셋 단자를 통해 입력되는 신호는 후단 캐리신호인 것을 특징으로 하는 쉬프트 레지스터.
  4. 제 2 항에 있어서,
    상기 풀-업 노드 노이즈 제거부는,
    제1 노이즈 제거단자를 통해 입력되는 클럭 신호에 의해 턴-온되어 상기 풀-업 노드를 전단 캐리신호가 입력되는 캐리신호 입력단자에 접속시키는 제3 스위치 TFT;
    제2 노이즈 제거단자를 통해 입력되는 클럭 신호에 의해 턴-온되어 상기 풀-업 노드를 상기 스타트 단자에 접속시키는 제4 스위치 TFT; 및
    제3 노이즈 제거단자를 통해 입력되는 클럭 신호에 의해 턴-온되어 상기 풀-업 노드를 상기 제2 레벨 전압이 공급되는 제2 레벨 전압 단자에 접속시키는 제5 스위치 TFT를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
  5. 제 2 항에 있어서,
    상기 출력 노드 노이즈 제거부는,
    제2 노이즈 제거단자를 통해 입력되는 클럭 신호에 의해 턴-온되어 상기 출력 노드를 상기 제2 레벨 전압으로 방전하는 제7-1 스위치 TFT; 및
    제3 노이즈 제거단자를 통해 입력되는 클럭 신호에 의해 턴-온되어 상기 출력 노드를 상기 제2 레벨 전압으로 방전하는 제7-2 스위치 TFT를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 클럭 단자를 통해 입력되는 클럭 신호의 제1 레벨 전압기간, 상기 제2 노이즈 제거단자를 통해 입력되는 클럭 신호의 제1 레벨 전압기간 및 상기 제3 노이즈 제거단자를 통해 입력되는 클럭 신호의 제1 레벨 전압기간은 서로 중첩되지 않는 것을 특징으로 하는 쉬프트 레지스터.
  7. 제 2 항에 있어서,
    상기 풀-업 노드 노이즈 제거부는,
    제1 노이즈 제거단자를 통해 입력되는 클럭 신호에 의해 턴-온되어 상기 풀-업 노드를 전단 캐리신호가 입력되는 캐리신호 입력단자에 접속시키는 제3 스위치 TFT;
    제2 노이즈 제거단자를 통해 입력되는 클럭 신호에 의해 턴-온되어 상기 풀-업 노드를 상기 스타트 단자에 접속시키는 제4 스위치 TFT;
    제3 노이즈 제거단자를 통해 입력되는 클럭 신호에 의해 턴-온되어 상기 풀-업 노드를 상기 제2 레벨 전압이 공급되는 제2 레벨 전압 단자에 접속시키는 제5 스위치 TFT; 및
    제4 노이즈 제거단자를 통해 입력되는 클럭 신호에 의해 턴-온되어 상기 풀-업 노드를 상기 제2 레벨 전압이 공급되는 제2 레벨 전압 단자에 접속시키는 제6 스위치 TFT를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
  8. 제 2 항에 있어서,
    상기 출력 노드 노이즈 제거부는,
    제2 노이즈 제거단자를 통해 입력되는 클럭 신호에 의해 턴-온되어 상기 출력 노드를 상기 제2 레벨 전압이 공급되는 제2 레벨 전압 단자에 접속시키는 제7-1 스위치 TFT
    제3 노이즈 제거단자를 통해 입력되는 클럭 신호에 의해 턴-온되어 상기 출력 노드를 상기 제2 레벨 전압 단자에 접속시키는 제7-2 스위치 TFT; 및
    제4 노이즈 제거단자를 통해 입력되는 클럭 신호에 의해 턴-온되어 상기 출력 노드를 상기 제2 레벨 전압 단자에 접속시키는 제7-3 스위치 TFT를 포함하는 것을 특징으로 하는 쉬프트 레지스터.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 클럭 단자를 통해 입력되는 클럭 신호의 제1 레벨 전압기간, 상기 제2 노이즈 제거단자를 통해 입력되는 클럭 신호의 제1 레벨 전압기간, 상기 제3 노이즈 제거단자를 통해 입력되는 클럭 신호의 제1 레벨 전압기간 및 상기 제4 노이즈 제거단자를 통해 입력되는 클럭 신호의 제1 레벨 전압기간은 서로 중첩되지 않는 것을 특징으로 하는 쉬프트 레지스터.
  10. 제 2 항에 있어서,
    상기 출력부는,
    상기 풀-업 제어 노드의 상기 제1 레벨 전압에 의해 턴-온되어 상기 출력 노드를 상기 클럭 단자에 접속시키는 풀-업 TFT;
    상기 출력 노드의 상기 제1 레벨 전압에 응답하여 상기 출력 노드를 상기 클럭 단자에 접속시키는 제8 스위치 TFT; 및
    상기 출력 노드와 상기 풀-업 제어 노드 사이에 접속된 부스팅 캐패시터를 더 포함하는 것을 특징으로 하는 쉬프트 레지스터.
  11. 데이터 라인들과 스캔 라인들을 포함하는 표시패널;
    입력되는 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환하여 상기 데이터 라인들에 공급하는 데이터 구동회로; 및
    상기 스캔 라인들에 스캔 신호를 순차적으로 출력하는 쉬프트 레지스터를 포함한 스캔 구동회로를 구비하고,
    상기 쉬프트 레지스터는 순차적으로 위상이 지연되는 클럭 신호들을 입력받아 순차적으로 출력을 발생하는 다수의 스테이지를 구비하고,
    상기 스테이지는,
    스타트 단자를 통해 입력되는 신호에 응답하여 풀-업 제어 노드를 제1 레벨 전압으로 충전하는 풀-업 제어 노드 충전부;
    리셋 단자를 통해 입력되는 신호에 응답하여 상기 풀-업 제어 노드를 상기 제1 레벨 전압보다 낮은 제2 레벨 전압으로 방전하는 풀-업 제어 노드 방전부;
    노이즈 제거단자들을 통해 입력되는 클럭 신호들에 응답하여 상기 풀-업 제어 노드를 상기 제2 레벨 전압으로 방전함으로써 상기 풀-업 제어 노드의 노이즈를 제거하는 풀-업 제어 노드 노이즈 제거부;
    상기 노이즈 제거단자들을 통해 입력되는 클럭 신호들에 응답하여 출력 단자에 접속된 출력 노드를 상기 제2 레벨 전압으로 방전함으로써 상기 출력 노드의 노이즈를 제거하는 출력 노드 노이즈 제거부; 및
    상기 풀-업 제어 노드의 상기 제1 레벨 전압에 응답하여 클럭 단자를 통해 입력되는 클럭 신호를 상기 출력 노드를 통해 상기 출력 단자로 출력하는 출력부를 구비하고,
    상기 클럭 단자를 통해 입력되는 클럭 신호 및 상기 노이즈 제거단자들을 통해 입력되는 클럭 신호들은 서로 다른 위상을 갖는 것을 특징으로 하는 표시장치.
KR1020130076036A 2013-06-28 2013-06-28 쉬프트 레지스터와 이를 이용한 표시장치 KR102051665B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130076036A KR102051665B1 (ko) 2013-06-28 2013-06-28 쉬프트 레지스터와 이를 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130076036A KR102051665B1 (ko) 2013-06-28 2013-06-28 쉬프트 레지스터와 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20150003054A true KR20150003054A (ko) 2015-01-08
KR102051665B1 KR102051665B1 (ko) 2019-12-04

Family

ID=52476020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130076036A KR102051665B1 (ko) 2013-06-28 2013-06-28 쉬프트 레지스터와 이를 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR102051665B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016150061A1 (zh) * 2015-03-26 2016-09-29 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
KR20170021430A (ko) * 2015-08-17 2017-02-28 삼성디스플레이 주식회사 표시 장치
CN106548747A (zh) * 2017-02-06 2017-03-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107492338A (zh) * 2017-10-13 2017-12-19 京东方科技集团股份有限公司 一种栅极驱动电路及显示装置
KR20180069270A (ko) * 2016-12-15 2018-06-25 엘지디스플레이 주식회사 인버터를 갖는 쉬프트 레지스터 및 그를 이용한 표시 장치
WO2018209938A1 (zh) * 2017-05-17 2018-11-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示器以及栅极驱动方法
CN109149714A (zh) * 2018-09-26 2019-01-04 河南森源鸿马电动汽车有限公司 一种自动充电控制装置及方法
CN109416903A (zh) * 2017-06-07 2019-03-01 京东方科技集团股份有限公司 防止液晶显示面板的goa电路的错误输出的方法
US10410599B2 (en) 2015-08-13 2019-09-10 Samsung Electronics Co., Ltd. Source driver integrated circuit for ompensating for display fan-out and display system including the same
US10424262B2 (en) 2016-03-03 2019-09-24 Samsung Display Co., Ltd. Gate driving circuit and display device including the same
KR20200082789A (ko) * 2018-12-31 2020-07-08 엘지디스플레이 주식회사 지연 트랜지스터를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070011953A (ko) * 2005-07-22 2007-01-25 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR20070121071A (ko) * 2006-06-21 2007-12-27 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시 장치
KR20080099577A (ko) * 2007-05-10 2008-11-13 삼성전자주식회사 노이즈 제거회로와, 이를 구비한 게이트 구동회로 및 표시장치
KR20110031051A (ko) * 2009-09-18 2011-03-24 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동방법
KR20110069970A (ko) * 2009-12-18 2011-06-24 삼성전자주식회사 표시 패널

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070011953A (ko) * 2005-07-22 2007-01-25 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR20070121071A (ko) * 2006-06-21 2007-12-27 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시 장치
KR20080099577A (ko) * 2007-05-10 2008-11-13 삼성전자주식회사 노이즈 제거회로와, 이를 구비한 게이트 구동회로 및 표시장치
KR20110031051A (ko) * 2009-09-18 2011-03-24 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동방법
KR20110069970A (ko) * 2009-12-18 2011-06-24 삼성전자주식회사 표시 패널

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121436B2 (en) 2015-03-26 2018-11-06 Boe Technology Group Co., Ltd. Shift register, a gate driving circuit, a display panel and a display apparatus
WO2016150061A1 (zh) * 2015-03-26 2016-09-29 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
US10410599B2 (en) 2015-08-13 2019-09-10 Samsung Electronics Co., Ltd. Source driver integrated circuit for ompensating for display fan-out and display system including the same
KR20170021430A (ko) * 2015-08-17 2017-02-28 삼성디스플레이 주식회사 표시 장치
US10424262B2 (en) 2016-03-03 2019-09-24 Samsung Display Co., Ltd. Gate driving circuit and display device including the same
KR20180069270A (ko) * 2016-12-15 2018-06-25 엘지디스플레이 주식회사 인버터를 갖는 쉬프트 레지스터 및 그를 이용한 표시 장치
CN106548747A (zh) * 2017-02-06 2017-03-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
WO2018209938A1 (zh) * 2017-05-17 2018-11-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示器以及栅极驱动方法
US10629151B2 (en) 2017-05-17 2020-04-21 Boe Technology Group Co., Ltd. Shift register unit, gate driving circuit, display and gate driving method
CN109416903A (zh) * 2017-06-07 2019-03-01 京东方科技集团股份有限公司 防止液晶显示面板的goa电路的错误输出的方法
CN109416903B (zh) * 2017-06-07 2021-08-17 京东方科技集团股份有限公司 防止液晶显示面板的goa电路的错误输出的方法
CN107492338A (zh) * 2017-10-13 2017-12-19 京东方科技集团股份有限公司 一种栅极驱动电路及显示装置
CN109149714A (zh) * 2018-09-26 2019-01-04 河南森源鸿马电动汽车有限公司 一种自动充电控制装置及方法
KR20200082789A (ko) * 2018-12-31 2020-07-08 엘지디스플레이 주식회사 지연 트랜지스터를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR102051665B1 (ko) 2019-12-04

Similar Documents

Publication Publication Date Title
KR102051665B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR102040648B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
US11355070B2 (en) Shift register unit, gate driving circuit and control method thereof and display apparatus
KR101992158B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
US10262615B2 (en) Shift register, driving method, and gate electrode drive circuit
TWI430577B (zh) 位移暫存器及使用該暫存器之顯示裝置
KR102588078B1 (ko) 표시장치
KR101679855B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
US10319284B2 (en) Display device including a shift register including a plurarality of stages connected as a cascade and method of operating the same
US11024245B2 (en) Gate driver and display device using the same
KR101761414B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR20230104776A (ko) 시프트 레지스터 유닛과 그 구동 방법, 게이트 구동회로 및 디스플레이 디바이스
KR101395997B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR102039726B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR101978782B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
US10923064B2 (en) Scanning signal line drive circuit and display device equipped with same
KR101848503B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
KR101749755B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
US20180240429A1 (en) Shift register circuit and display device provided with same
KR101929039B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR101834013B1 (ko) 펄스 출력회로와 이를 이용한 유기발광다이오드 표시장치
US20140055329A1 (en) Liquid crystal display device
JP2009181612A (ja) シフトレジスタ回路及び液晶表示装置
US10796659B2 (en) Display device and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant