CN106803510B - 薄膜晶体管基板、显示器及其制造方法 - Google Patents

薄膜晶体管基板、显示器及其制造方法 Download PDF

Info

Publication number
CN106803510B
CN106803510B CN201611071221.3A CN201611071221A CN106803510B CN 106803510 B CN106803510 B CN 106803510B CN 201611071221 A CN201611071221 A CN 201611071221A CN 106803510 B CN106803510 B CN 106803510B
Authority
CN
China
Prior art keywords
layer
insulating layer
thin film
film transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611071221.3A
Other languages
English (en)
Other versions
CN106803510A (zh
Inventor
文庆周
卢韶颖
申铉秀
金元炅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN106803510A publication Critical patent/CN106803510A/zh
Application granted granted Critical
Publication of CN106803510B publication Critical patent/CN106803510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

薄膜晶体管基板、显示器及其制造方法。本公开涉及一种在同一基板上具有两种不同类型的薄膜晶体管的薄膜晶体管基板以及使用该基板的显示器。本公开提出一种薄膜晶体管基板，包括：第一薄膜晶体管，其被设置为包括多晶半导体层、在多晶半导体层上的第一栅极、第一源极和第一漏极；第一栅极绝缘层，其在多晶半导体层和第一栅极之间；第二薄膜晶体管，其被设置为包括在第一栅极上的氧化物半导体层、在氧化物半导体层上的第二栅极、第二源极和第二漏极；中间绝缘层，其被设置在第一栅极上氧化物半导体层下面；以及第二栅极绝缘层，其在中间绝缘层上第一源极、第一漏极和第二栅极下面。

Description

薄膜晶体管基板、显示器及其制造方法
技术领域
本公开涉及一种在同一基板上具有两种不同类型的薄膜晶体管的薄膜晶体管基板及其制造方法。
背景技术
如今，随着信息社会发展，表现信息的显示器的需求不断增加。因此，开发了各种平板显示器(或“FPD”)以用于克服阴极射线管(或“CRT”)的许多缺点，例如沉重和体积大。平板显示装置包括液晶显示装置(或“LCD”)、等离子体显示面板(或“PDP”)、有机发光显示装置(或“OLED”)和电泳显示装置(或“ED”)。
平板显示器的显示面板可包括薄膜晶体管基板，该薄膜晶体管基板具有在按照矩阵方式排列的各个像素区域中分配的薄膜晶体管。例如，液晶显示装置(或“LCD”)通过利用电场控制液晶层的光传递性来表现视频数据。对于有机发光二极管显示器通过在按照矩阵方式设置的形成有有机发光二极管的各个像素处生成恰当可控的光来表现视频数据。
作为自发射显示装置，有机发光二极管显示装置具有响应速度非常快、亮度非常高并且视角大的那些优点。使用具有良好能效的有机发光二极管的有机发光二极管显示器(或OLED)可分类为无源矩阵型有机发光二极管显示器(或PMOLED)和有源矩阵型有机发光二极管显示器(或AMOLED)。
随着个人用品越来越流行，积极开发了便携式和/或可穿戴装置。为了将显示装置应用于便携式和/或可穿戴装置，所述装置具有低功耗的特性。然而，使用迄今为止开发的技术，在获得具有优异低功耗性质的显示器方面具有局限性。
发明内容
为了克服上述缺点，本公开的目的在于提出一种用于在同一基板上具有特性彼此不同的至少两种晶体管的平板显示器的薄膜晶体管基板以及使用该基板的显示器。本公开的另一目的在于提出一种通过优化的工艺和最少数量的掩模工艺来制造用于具有两种不同类型的晶体管的平板显示器的薄膜晶体管基板的方法以及通过该方法制造的薄膜晶体管基板和使用该基板的显示器。
为了实现上述目的，本公开提出一种薄膜晶体管基板，包括：第一薄膜晶体管，其被设置为包括多晶半导体层、在所述多晶半导体层上的第一栅极、第一源极和第一漏极；第一栅极绝缘层，其在所述多晶半导体层和所述第一栅极之间；第二薄膜晶体管，其被设置为包括在所述第一栅极上的氧化物半导体层、在所述氧化物半导体层上的第二栅极、第二源极和第二漏极；中间绝缘层，其被设置在所述第一栅极且在上所述氧化物半导体层下面；以及第二栅极绝缘层，其在所述中间绝缘层上且在所述第一源极、所述第一漏极和所述第二栅极下面。
在一个实施方式中，所述第一源极通过穿透所述第二栅极绝缘层、所述中间绝缘层和所述第一栅极绝缘层的第一源极接触孔接触所述多晶半导体层；所述第一漏极通过穿透所述第二栅极绝缘层、所述中间绝缘层和所述第一栅极绝缘层的第一漏极接触孔接触所述多晶半导体层；并且其中，所述第二栅极与所述氧化物半导体层的中间部分交叠，所述第二栅极绝缘层被夹在它们之间。
在一个实施方式中，所述第二栅极绝缘层包括：第一部分，其与所述第一源极具有相同的形状；第二部分，其与所述第一漏极具有相同的形状；以及第三部分，其与所述第二栅极具有相同的形状。
在一个实施方式中，所述中间绝缘层包括氮化物层以及在所述氮化物层上的氧化物层。
在一个实施方式中，所述薄膜晶体管基板还包括：第一遮光层，其在所述多晶半导体层下面；以及第二遮光层，其与所述第一栅极由相同的材料形成在同一层，并且被设置在所述氧化物半导体层下面。
另外，本公开提出一种薄膜晶体管基板，包括：第一半导体层，其包括多晶半导体材料；第一栅极绝缘层，其覆盖所述第一半导体层；第一栅极，其被设置在所述栅极绝缘层上并且与所述第一半导体层交叠；中间绝缘层，其覆盖所述第一栅极；第二半导体层，其被设置在所述中间绝缘层上，包括氧化物半导体材料；第二栅极绝缘层，其与所述第二半导体层的中间部分以及所述第一半导体层的一侧和另一侧交叠；第二栅极，其被设置在所述第二栅极绝缘层上并且与所述第二半导体层的所述中间部分交叠；第一源极，其被设置在所述第二栅极绝缘层上，并且连接所述第一半导体层的所述一侧；以及第一漏极，其被设置在所述第二栅极绝缘层上，并且连接所述第一半导体层的所述另一侧。
在一个实施方式中，所述第一源极通过穿透所述第二栅极绝缘层、所述中间绝缘层和所述第一栅极绝缘层的第一源极接触孔接触所述第一半导体层的一部分；并且所述第一漏极通过穿透所述第二栅极绝缘层、所述中间绝缘层和所述第一栅极绝缘层的第一漏极接触孔接触所述第一半导体层的另一部分。
在一个实施方式中，所述第二栅极绝缘层包括：第一部分，其与所述第一源极具有相同的形状；第二部分，其与所述第一漏极具有相同的形状；以及第三部分，其与所述第二栅极具有相同的形状。
在一个实施方式中，所述中间绝缘层包括氮化物层以及在所述氮化物层上的氧化物层。
在一个实施方式中，所述薄膜晶体管还包括：钝化层，其覆盖所述第一源极、所述第一漏极和所述第二栅极；以及第二源极和第二漏极，其被设置在所述钝化层上，并且分别连接所述第二半导体层的一侧和所述第二半导体层的另一侧
根据本公开的用于平板显示器的薄膜晶体管基板在同一基板上包括两种不同类型的薄膜晶体管，以使得任一种类型的薄膜晶体管的缺点可被另一类型的薄膜晶体管补偿。特别是，包括具有低频驱动特性的薄膜晶体管，显示器可具有低功耗性质并且可被应用于便携式和/或可穿戴设备。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入本说明书并且构成本说明书的一部分，附图示出本发明的实施方式并且与说明书一起用于说明本发明的原理。
附图中：
图1是示出根据本公开的第一实施方式的用于形成有两种不同类型的薄膜晶体管的平板显示器的薄膜晶体管基板的结构的横截面图。
图2是示出根据本公开的第一实施方式的用于形成有两种不同类型的薄膜晶体管的平板显示器的薄膜晶体管基板的制造方法的流程图。
图3是示出根据本公开的第二实施方式的用于形成有两种不同类型的薄膜晶体管的平板显示器的薄膜晶体管基板的结构的横截面图。
图4是示出根据本公开的第二实施方式的用于形成有两种不同类型的薄膜晶体管的平板显示器的薄膜晶体管基板的制造方法的流程图。
图5是示出根据本公开的第一应用示例的显示器的结构的框图。
图6是示出根据本公开的第二应用示例的边缘场型液晶显示器中所包括的具有氧化物半导体层的薄膜晶体管基板的平面图。
图7是根据本公开的第二应用示例的通过沿着线I-I’截取示出图6的薄膜晶体管基板的结构的横截面图。
图8是示出根据本公开的第三应用实施方式的具有诸如薄膜晶体管的有源开关元件的有源矩阵型有机发光二极管显示器的一个像素的结构的平面图。
图9是根据本公开的第三应用实施方式的沿着图8中的截取线II-II’示出有机发光二极管显示器的结构的横截面图。
图10是示出根据本公开的第四应用实施方式的有机发光二极管显示器的结构的放大平面图。
图11是根据本公开的第四应用实施方式的沿着图10中的截取线III-III’示出有机发光二极管显示器的结构的横截面图。
具体实施方式
以下，在说明书的所有范围内术语“在…上”的含义包括“直接在…上”和“间接在…上”。当然，在说明书的所有范围内术语“在…下”的含义包括“直接在…下”和“间接在…下”。
参照附图，我们将说明本公开的优选实施方式。贯穿具体实施方式，相似的标号指代相似的元件。然而，本公开不受这些实施方式限制，而是可在不改变技术精神的情况下被应用于各种改变或修改。在以下实施方式中，元件的名称是为了易于说明而选择的，可不同于实际名称。
根据本公开的用于平板显示器的薄膜晶体管基板在同一基板上包括设置在第一区域中的第一薄膜晶体管以及设置在第二区域中的第二薄膜晶体管。该基板可包括显示区域和非显示区域。在显示区域中，多个像素区域按照矩阵方式排列。在一个像素区域中，设置有显示元件。在围绕显示区域的非显示区域中，设置有用于驱动像素区域中的显示元件的驱动器元件。
这里，第一区域可以是非显示区域，第二区域可以是显示区域的一些部分或所有部分。在这种情况下，第一薄膜晶体管和第二薄膜晶体管被设置为它们可彼此分开。否则，第一区域和第二区域会被包括在显示区域中。特别是，对于多个薄膜晶体管设置在一个像素区域中的情况，第一薄膜晶体管和第二薄膜晶体管可被紧密地设置。
由于多晶半导体材料具有高迁移率(100cm2/Vs以上)和低能耗的特性并且它具有高可靠性，它适合应用于诸如选通驱动器的驱动器IC和/或用于驱动显示元件的复用器(或“MUX”)。另外，多晶半导体材料可被应用于设置在有机发光二极管显示器的像素区域中的驱动薄膜晶体管。由于氧化物半导体材料具有低截止电流，所以它适合应用于导通(ON)时间周期非常短但是截止(OFF)时间周期长的像素区域中的开关薄膜晶体管的沟道层。另外，由于截止电流低，所以像素电压的保持时间可较长，以使得优选应用需要低频驱动和/或低功耗的显示器。通过设置这两种不同类型的薄膜晶体管，本公开提出一种用于便携式和/或可穿戴显示器的具有优化的功能和特性的薄膜晶体管基板。
当半导体层利用多晶半导体材料形成时，需要掺杂工艺和高温处理工艺。相反，当半导体层利用氧化物半导体材料形成时，在相对低温工艺下执行。因此，优选首先形成在更严格的热条件下执行的多晶半导体层，随后形成氧化物半导体层。
另外，鉴于制造工艺，当多晶半导体材料具有大量空位时，特性可能严重劣化。因此，需要执行利用氢粒子填充空位的加氢工艺。此工艺可通过后热工艺在350℃～380℃温度条件下执行。对于加氢工艺，在多晶半导体层(或材料)上方需要具有大量氢粒子的氮化物层。由于用于沉积氮化物层的材料具有大量的氢，所以大量的氢粒子可被包括到沉积的氮化物层中。通过热工艺，氢粒子可扩散到多晶半导体材料中。结果，可使多晶半导体层稳定。
以下，为了方便，第一薄膜晶体管用于设置在非显示区域中的驱动器IC，第二薄膜晶体管用于设置在显示区域的像素区域中的显示元件。然而，它们不仅限于这种情况。对于有机发光二极管显示器的示例，第一薄膜晶体管和第二薄膜晶体管被设置在显示区域中的一个像素区域处。特别是，具有多晶半导体材料的第一薄膜晶体管可被应用于驱动薄膜晶体管，具有氧化物半导体材料的第二薄膜晶体管可被应用于开关薄膜晶体管。
<第一实施方式>
参照图1，将说明本公开的第一实施方式。图1是示出根据本公开的第一实施方式的用于形成有两种不同类型的薄膜晶体管的平板显示器的薄膜晶体管基板的结构的横截面图。这里，为了方便，将利用横截面图来说明主要是因为它清楚地示出了本公开的主要特征，不使用平面图。
参照图1，根据第一实施方式的用于平板显示器的薄膜晶体管基板包括设置在同一基板SUB上的第一薄膜晶体管T1和第二薄膜晶体管T2。第一薄膜晶体管T1和第二薄膜晶体管T2可彼此远离开，或者它们可被设置在相对近的距离内。或者，这两种薄膜晶体管被设置为彼此交叠。
在基板SUB的整个表面上，沉积缓冲层BUF。在一些情况下，可不包括缓冲层BUF。或者，缓冲层BUF可为多个层。这里，为了方便，将利用单个层来说明。另外，在基板SUB与缓冲层BUF之间的一些所需区域处可包括遮光层。遮光层还可被设置用于防止光被引导到设置在遮光层上的薄膜晶体管的半导体层中。
在缓冲层BUF上，设置有第一半导体层A1。第一半导体层A1包括第一薄膜晶体管T1的沟道区域。沟道区域被定义为第一栅极G1与第一沟道层A1之间的交叠区域。由于第一栅极G1与第一半导体层A1的中间部分交叠，所以第一半导体层A1的中间部分为沟道区域。向沟道区域的两侧扩展的掺杂有杂质的两个区域分别被定义为第一源区域SA1和第一漏区域DA1。另外，使用与第一半导体层A1相同的材料，形成存储电容的第一存储电极ST1。
对于第一薄膜晶体管T1用于驱动器IC的情况，优选的是半导体层具有用于高速性能与较低功耗的特性。例如，可使用P-MOS型或N-MOS型薄膜晶体管，或者C-MOS型可被应用于第一薄膜晶体管T1。P-MOS、N-MOS和/或C-MOS型薄膜晶体管优选的具有诸如多晶硅(p-Si)的多晶半导体材料。另外，第一薄膜晶体管T1优选的具有顶栅结构。
在具有第一半导体层A1的基板SUB的整个表面上，沉积第一栅极绝缘层GI1。第一栅极绝缘层GI1可由氧化硅(SiOx)制成。优选的是考虑半导体元件的稳定性和特性，第一栅极绝缘层GI1具有
Figure BDA0001163888930000061
的厚度。
在第一栅极绝缘层GI1上，形成第一栅极G1和第二存储电极ST2。第一栅极G1被设置成与第一半导体层A1的中间部分交叠。第二存储电极ST2被设置成与第一存储电极ST1交叠。在第一存储电极ST1和第二存储电极ST2交叠的第一栅极绝缘层GI1处，形成存储电容STG。
中间绝缘层ILD被沉积为覆盖第一栅极G1和第二存储电极ST2。优选的是中间绝缘层ILD由包括氮化硅(SiNx)的氮化物层SIN制成。或者，优选的是中间绝缘层ILD具有包括氮化硅(SiNx)的氮化物层SIN和包括氧化硅(SiOx)的氧化物层SIO交替地层叠的多层结构。这里，为了方便，将就氧化物层SIO被设置在氮化物层SIN上的双层结构的情况进行说明。
氮化物层SIN被沉积用于通过使氢粒子扩散到多晶硅中来对具有多晶硅的第一半导体层A1执行加氢工艺。相反，氧化物层SIO用于防止氮化物层SIN的氢粒子过多扩散到第二薄膜晶体管T2的半导体材料中。
例如，从氮化物层SIN出来的氢可扩散到在栅极绝缘层GI下面的包括多晶半导体材料的第一半导体层A1中。因此，氮化物层SIN优选的被沉积为尽可能靠近栅极绝缘层GI。相反，从氮化物层SIN出来的氢将不过多扩散到氮化物层SIN上的第二薄膜晶体管T2的氧化物半导体材料中。因此，在氮化物层SIN上，应该沉积氧化物层SIO。考虑到制造工艺，优选的是中间绝缘层ILD具有
Figure BDA0001163888930000071
的厚度。因此，氮化物层SIN和氧化物层SIO各自的厚度分别优选具有
Figure BDA0001163888930000072
的厚度。为了使来自氮化物层SIN的更多量的氢粒子将扩散到第一半导体层A1中，但是氢粒子将不影响第二半导体层A2，优选的是氧化物层SIO比栅极绝缘层GI厚。另外，由于氧化物层SIO用于控制氢扩散量，所以优选的是氧化物层SIO比氮化物层SIN厚。
特别是，在中间绝缘层ILD的氧化物层SIO上，设置有将形成第二薄膜晶体管T2的第二半导体层A2。第二半导体层A2包括第二薄膜晶体管T2的沟道区域。对于第二薄膜晶体管T2被应用于显示元件的情况，优选的是第二半导体层A2具有适合执行开关元件的特性。例如，优选的是第二半导体层A2包括诸如铟镓锌氧化物(或“IGZO”)、铟镓氧化物(或“IGO”)或铟锌氧化物(或“IZO”)的氧化物半导体材料。氧化物半导体材料具有以相对低的频率驱动装置的优点。归功于这些特性，像素可具有长周期以用于保持像素电压，以使得优选的是应用需要低频驱动和/或低功耗的显示器。对于第二薄膜晶体管T2，考虑元件的稳定性，优选的是第二薄膜晶体管T2具有顶栅结构。
在第二半导体层A2和中间绝缘层ILD上，设置第二栅极G2和第一源极S1和漏极D1。第二栅极G2被设置为与第二半导体层A2的中间部分(沟道区域)交叠，使得第二栅极绝缘层GI2夹在第二栅极G2与第二半导体层A2之间。第二栅极G2和第二栅极绝缘层GI2可具有相同的尺寸和形状。
另外，第一源极S1和第一漏极D1被设置为横跨第一栅极G1以预定距离面向彼此。第一源极S1通过第一源极接触孔SH1连接至第一半导体层A1的一侧(第一源区域SA1)。第一源极接触孔SH1通过穿透第二栅极绝缘层GI2和中间绝缘层ILD来暴露第一半导体层A1的所述一侧(第一源区域SA1)。第一漏极D1通过第一漏极接触孔DH1连接至第一半导体层A1的另一侧(第一漏区域DA1)。第一漏极接触孔DH1通过穿透第二栅极绝缘层GI2和中间绝缘层ILD来暴露第一半导体层A1的所述另一侧(第一漏区域DA1)。
第二栅极G2、第一源极S1和第一漏极D1在同一制造步骤利用相同的材料形成。另外，在第二栅极G2、第一源极S1和第一漏极D1下面沉积第二栅极绝缘层GI2的情况下对它们进行构图。因此，第二栅极G2具有与沉积在第二栅极G2下面的第二栅极绝缘层GI2相同的形状。另外，第一源极S1和第一漏极D1具有与设置在下面的第二栅极绝缘层GI2相同的圆周形状。
在具有第二栅极G2、第一源极S1和第一漏极D1的基板SUB上，沉积钝化层PAS。钝化层PAS包括分别暴露第二源区域SA2(第二半导体层A2的一侧)和第二漏区域DA2(第二半导体层A2的另一侧)的第二源极接触孔SH2和第二漏极接触孔DH2。另外，钝化层PAS包括分别暴露第一源极S1和第一漏极D1的第三源极接触孔SH3和第三漏极DH3。
在钝化层PAS上，形成第二源极S2和第二漏极D2。第二源极S2和第二漏极D2被设置为从第二栅极G2彼此分离。第二源极S2接触通过第二源极接触孔SH2暴露的第二源区域SA2。第二漏极D2接触通过第二漏极接触孔DH2暴露的第二漏区域DA2。第三源极S3接触通过第三源极接触孔SH3暴露的第一源极S1。第三漏极D3接触通过第三漏极接触孔DH3暴露的第一漏极D1。
在第一薄膜晶体管T1和第二薄膜晶体管T2上，可进一步沉积附加钝化层。另外，通过对附加钝化层进行构图，可形成用于暴露第三漏极D3和/或第二漏极D2的接触孔。在附加钝化层上，可形成接触第三漏极D3和/或第二漏极D2的像素电极。这里，为了方便，我们找出并说明显示本公开的主要特征的薄膜晶体管的结构。
如上所述，根据本公开的第一实施方式的用于平板显示器的薄膜晶体管基板提出了具有多晶半导体材料的第一薄膜晶体管T1和具有氧化物半导体材料的第二薄膜晶体管T2在同一个基板SUB上的结构。特别是，第一薄膜晶体管T1的第一源极S1和第一漏极D1与第二薄膜晶体管T2的第二栅极G2利用相同的金属材料形成在同一层上。
特别是，为了简化制造工艺，当形成第一源极S1、第一漏极D1和第二栅极G2时，第二栅极绝缘层G2将同时形成。结果，第二栅极绝缘层GI2具有与设置在第二栅极绝缘层GI2上的包括第一源极S1、第一漏极D1和第二栅极G2的金属层相同的形状。
另外，在针对包括氧化物半导体材料的第二半导体层A2的热处理工艺中，可同时执行针对包括多晶半导体材料的第一半导体层A1的加氢工艺。为此，优选的是中间绝缘层ILD包括两个层叠的层，将氧化物层SIO设置在氮化物层SIN上方。鉴于制造工艺，需要加氢以用于使氢粒子扩散到第一半导体层A1中。另外，需要执行热处理以用于使包括氧化物半导体材料的第二半导体层A2稳定。加氢工艺可在将氮化物层SIN沉积在第一半导体层A1上之后执行，热处理可在形成第二半导体层A2之后执行。
根据本公开的第一实施方式，由于氧化物层SIO被沉积在氮化物层SIN和第二半导体层A2之间，所以可防止氢粒子过多扩散到包括氧化物半导体材料的第二半导体层A2中。因此，在本公开的此第一实施方式中，在针对氧化物半导体材料的热处理期间，可同时执行加氢工艺。
以下，参照图2，将说明在同一基板上包括两种不同的薄膜晶体管的平板显示器的薄膜晶体管基板的制造方法。图2是示出根据本公开的第一实施方式的具有两种不同类型的薄膜晶体管的薄膜晶体管基板的制造方法的流程图。
在步骤S100中，在基板SUB上，沉积缓冲层BUF。即使图中未示出，在沉积缓冲层BUF之前，可在期望的区域处形成遮光层。
在步骤S110中，在缓冲层BUF上，沉积非晶硅(a-Si)材料。执行结晶工艺，非晶硅层被转换为多晶硅(poly-Si)。利用第一掩模工艺，多晶硅层被构图以形成第一半导体层A1和第一存储电极ST1。
在步骤S200中，在具有第一半导体层A1和第一存储电极ST1的基板SUB的整个表面上沉积诸如氧化硅的绝缘材料，形成第一栅极绝缘层GI1。第一栅极绝缘层GI1优选包括氧化硅。这里，第一栅极绝缘层GI1优选的具有
Figure BDA0001163888930000101
或更大和
Figure BDA0001163888930000102
或更小的厚度。
在步骤S210中，在第一栅极绝缘层GI1上，沉积栅极金属材料。利用第二掩模工艺，栅极金属材料被构图以形成第一栅极G1和第二存储电极ST2。第一栅极G1被设置为与第一半导体层A1的中间部分交叠。第二存储电极ST2被设置为与第一存储电极ST1交叠。
使用第一栅极G1作为掩模，杂质材料被掺杂到第一半导体层A1的一些部分中以使得可限定包括源区域SA和漏区域DA的掺杂区域。掺杂区域的详细制造工艺可根据薄膜晶体管的类型，P-MOS型、N-MOS型和/或C-MOS型而有一点点差异。对于N-MOS型的示例，可首先形成高密度掺杂区域，然后可形成低密度掺杂区域。利用尺寸比第一栅极G1宽的用于第一栅极G1的光刻胶图案，可限定高密度掺杂区域。去除光刻胶图案并且使用第一栅极G1作为掩模，可在高密度掺杂区域和第一栅极G1之间限定低密度掺杂区域(或“LDD”)。为了方便，图中未示出掺杂区域。
或者，可在步骤S110限定包括源区域SA和漏区域DA的掺杂区域。即，就在形成第一半导体层A1和第一存储电极ST1之后，可利用光刻胶掺杂杂质。在这种情况下，优选的是杂质被掺杂到第一存储电极ST1中以使它成为导电层。
在步骤S300中，在具有第一栅极G1和第二存储电极ST2的基板SUB的整个表面上，沉积中间绝缘层ILD。特别是，首先沉积氮化物层SIN，然后在氮化物层SIN上顺序地沉积氧化物层SIO。在沉积工艺期间氮化物层SIN包括大量氢粒子。考虑到制造工艺，中间绝缘层ILD的总厚度可具有
Figure BDA0001163888930000103
的厚度。这里，对于目的是氢粒子的扩散的氮化物层SIN，考虑到加氢效率，它优选具有
Figure BDA0001163888930000104
的厚度。由于氧化物层SIO用于防止氢粒子过多扩散到设置在氧化物层SIO上方的半导体层中，所以它优选的具有
Figure BDA0001163888930000105
的厚度。考虑氢扩散效率和元件性质，可优选选择和/或决定氧化物层SIO和氮化物层SIN的厚度。例如，为了防止氢粒子向外过多扩散，氮化物层SIN优选比氧化物层SIO薄。
在步骤S310中，在中间绝缘层ILD上，特别是在氧化物层SIO上，沉积氧化物半导体材料。另外，氧化物半导体材料优选直接沉积在氧化物层SIO上以便氧化物半导体材料不直接接触包括大量氢粒子的氮化物层SIN。氧化物半导体材料包括铟镓锌氧化物(或“IGZO”)、铟镓氧化物(或“IGO”)和铟锌氧化物(或“IZO”)中的至少一种。利用第三掩模工艺，氧化物半导体材料被构图以形成第二半导体层A2。第二半导体层A2被设置在将形成第二薄膜晶体管T2的地方。
在步骤S310中，对具有第二半导体层A2的基板SUB执行后热工艺，针对包括多晶硅的第一半导体层A1的加氢以及针对包括氧化物半导体材料的第二半导体层A2的热处理同时执行。后热处理可在350℃～380℃温度条件下执行。此时，包括到氮化物层SIN中的大量的氢粒子将扩散到第一半导体层A1中。然而，扩散到第二半导体层A2中的氢粒子的量可通过氧化物层SIO来限制和/或控制。
在步骤S400中，在具有第二半导体层A2的基板SUB的整个表面上，沉积第二栅极绝缘层GI2。优选的是第二栅极绝缘层GI2由诸如氧化硅(SiOx)的氧化物层制成。
在步骤S410中，利用第四掩模工艺，第二栅极绝缘层GI2、中间绝缘层ILD和第一栅极绝缘层GI1被构图以形成暴露第一半导体层A1的一个部分的第一源极接触孔SH1以及暴露第一半导体层A1的另一部分的第一漏极接触孔DH1。这些接触孔SH1和DH1用于稍后将第一源极和第一漏极连接至第一半导体层A1。
在步骤S500中，在具有第一源极接触孔SH1和第一漏极接触孔DH1的中间层ILD上沉积源-漏金属材料。利用第五掩模工艺，源-漏金属材料和设置在下面的第二栅极绝缘层GI2被构图以形成第一源极S1、第一漏极D1和第二栅极G2。第一源极S1通过第一源极接触孔SH1接触第一半导体层A1的一个区域。第一漏极D1通过第一漏极接触孔DH1接触第一半导体层A1的另一区域。第二栅极G2与第二半导体层A2的中间部分(沟道区域)交叠。
在步骤S600中，在具有第一源极S1、第一漏极D1和第二栅极G2的基板SUB的整个表面上，沉积钝化层PAS。
在步骤S610中，利用第六掩模工艺对钝化层PAS进行构图，形成第二接触孔。在此工艺中，同时形成第三接触孔。第二接触孔包括分别暴露第二源区域SA2和第二漏区域DA2的第二源极接触孔SH2和第二漏极接触孔DH2。第二源区域SA2和第二漏区域DA2分别为一侧和另一侧。第三接触孔包括分别暴露第一源极S1和第一漏极D1的第三源极接触孔SH3和第三漏极接触孔DH3。
在步骤S700中，在具有第二接触孔和第三接触孔的钝化层PAS上，沉积导电材料。利用第七掩模工艺对导电材料进行构图，形成第二源极S2和第二漏极D2。第二源极S2通过第二源极接触孔SH2接触第二源区域SA2。第二漏极D2通过第二漏极接触孔DH2接触第二漏区域DA2。同时，形成第三源极S3和第三漏极D3。第三源极S3通过第三源极接触孔SH3接触第一源极S1。第三漏极D3通过第三漏极接触孔DH3接触第一漏极D1。
根据本公开的第一实施方式的中间绝缘层ILD在相对高温环境下形成。在形成第一源极S1和漏极D1然后沉积中间绝缘层ILD的情况下，用于形成中间绝缘层ILD的工艺所生成的热能可经由第一源极S1和第一漏极D1被传递至第一半导体层A1的第一源区域SA1和第一漏区域DA1。通过此热效应，第一半导体层A1可能劣化。
然而，在根据本公开的第一实施方式的制造工艺中，在用于形成接触第一薄膜晶体管T1的第一半导体层A1的第一源极S1和第一漏极D1的步骤S500之前执行用于沉积中间绝缘层ILD的工艺步骤S300。因此，在用于形成中间绝缘层ILD的高温工艺处，第一半导体层A1将不会劣化。
<第二实施方式>
以下，参照图3，将说明本公开的第二实施方式。图3是示出根据本公开的第二实施方式的用于形成有两种不同类型的薄膜晶体管的平板显示器的薄膜晶体管基板的结构的横截面图。
根据第二实施方式的薄膜晶体管基板基本上与第一实施方式非常相似。主要差异在于第一遮光层LS1用于防止来自第一薄膜晶体管T1的底侧外部的光。另外，在第二薄膜晶体管T2下面，可进一步包括第二遮光层LS2以用于防止从外部入射的光。
第一遮光层LS1可在缓冲层BUF下面通过单独的掩模工艺形成。第二遮光层LS2可在第二薄膜晶体管T2下面由与第一栅极G1相同的材料在相同的层处形成。或者，即使图中未示出，第二遮光层LS2可在第二薄膜晶体管T2下面由与第一遮光层LS1相同的材料在相同的层处形成。
其它元件与第一实施方式相同，因此相同的说明将不再重复。以下，将说明根据本公开的第二实施方式的用于平板显示器的薄膜晶体管基板的制造工艺。图4是示出根据本公开的第二实施方式的用于形成有两种不同类型的薄膜晶体管的平板显示器的薄膜晶体管基板的制造方法的流程图。
在步骤S100中，在基板SUB上，沉积遮光材料。遮光材料可包括不透明金属材料、黑色树脂材料或非晶硅材料。利用第一掩模工艺对遮光材料进行构图，在第一薄膜晶体管T1下面形成第一遮光层LS1。第一遮光层LS1被设置为包围第一半导体层A1的整个区域或与之交叠。
在步骤S200中，在包括第一遮光层LS1的基板SUB的整个表面上，沉积缓冲层BUF。
在步骤S210中，在缓冲层BUF上，沉积非晶硅(a-Si)材料。执行结晶工艺，非晶硅材料被转换为多晶硅(poly-Si)材料。利用第二掩模工艺，多晶硅材料被构图以形成第一半导体层A1和第一存储电极ST1。
在步骤S300中，在具有第一半导体层A1和第一存储电极ST1的基板SUB的整个表面上沉积诸如氧化硅的绝缘材料，形成第一栅极绝缘层GI1。第一栅极绝缘层GI1优选由厚度为
Figure BDA0001163888930000131
的氧化硅制成。
在步骤S310中，在第一栅极绝缘层GI1上，沉积栅极金属层。利用第三掩模工艺，栅极金属层被构图以形成第一栅极G1、第二存储电极ST2和第二遮光层LS2。第一栅极G1被设置为与第一半导体层A1的中间部分交叠。第二存储电极ST2被设置为与第一存储电极ST1交叠。第二遮光层LS2被设置在将形成第二薄膜晶体管T2的地方。
在步骤S400中，在具有第一栅极G1、第二存储电极ST2和第二遮光层LS2的基板SUB的整个表面上，沉积中间绝缘层ILD。在形成双层结构中的绝缘层ILD时，首先沉积氮化物层SIN，然后在氮化物层SIN上顺序地沉积氧化物层SIO。
在步骤S410中，在中间绝缘层ILD上，特别是在氧化物层SIO上，沉积氧化物半导体材料。氧化物半导体材料包括铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)或铟锌氧化物(IZO)。利用第四掩模工艺对氧化物半导体材料进行构图，形成第二半导体层A2。第二半导体层A2被设置在将形成第二薄膜晶体管T2的地方。详细地讲，优选的是第二半导体层A2被设置为与第二遮光层LS2交叠。
在步骤S500中，在具有第二半导体层A2的基板SUB的整个表面上，沉积第二栅极绝缘层GI2。优选的是第二栅极绝缘层GI2由包括氧化硅材料(SiOx)的氧化物层制成。
在步骤S510中，利用第五掩模工艺对第二栅极绝缘层GI2、中间绝缘层ILD和第一栅极绝缘层GI1进行构图，形成第一接触孔。第一接触孔包括暴露第一半导体层A1的一侧的第一源极接触孔SH1以及暴露一半导体层A1的另一侧的第一漏极接触孔DH1。第一接触孔用于将第一源极S1和第一漏极D1连接至第一半导体层A1。
在步骤S600中，在具有第一源极接触孔SH1和第一漏极接触孔DH1的中间绝缘层ILD上，沉积源-漏金属。利用第六掩模工艺对源-漏金属和第二栅极绝缘层GI2进行构图，第一源极S1、第一漏极D1和第二栅极G2。第一源极S1通过第一源极接触孔SH1接触第一半导体层A1的一侧。第一漏极D1通过第一漏极接触孔DH1接触第一半导体层A1的另一侧。第二栅极G2被设置为与第二半导体层A2的中间部分(第二半导体层A2的沟道层)交叠。
在步骤S700中，在基板SUB的整个表面上沉积钝化层PAS。
在步骤S710中，利用第七掩模工艺对钝化层PAS进行构图，形成第二接触孔。另外，还形成第三接触孔。第二接触孔包括第二源极接触孔SH2和第二漏极接触孔DH2。第二源极接触孔SH2暴露第二源区域SA2(第二半导体层A2的一侧)。第二漏极接触孔DH2暴露第二漏区域DA2(第二半导体层A2的另一侧)。第三接触孔包括分别暴露第一源极S1和第一漏极D1的第三源极接触孔SH3和第三漏极接触孔DH3。
在步骤S800中，在具有第二接触孔和第三接触孔的钝化层PAS上沉积导电材料。利用第八掩模工艺对导电材料进行构图，第二源极S2和第二漏极D2。第二源极S2通过第二源极接触孔SH2接触第二源区域SA2。第二漏极D2通过第二漏极接触孔DH2接触第二漏区域DA2。同时，还形成第三源极S3和第三漏极D3。第三源极S3通过第三源极接触孔SH3接触第一源极S1。第三漏极D3通过第三漏极接触孔DH3接触第一漏极D1。
在根据本公开的第二实施方式的制造工艺中，在用于形成接触第一薄膜晶体管T1的第一半导体层A1的第一源极S1和第一漏极D1的步骤S600之前执行用于沉积中间绝缘层ILD的工艺步骤S400。因此，在用于形成中间绝缘层ILD的高温工艺，第一半导体层A1将不会劣化。
<第一应用示例>
如上所述在同一基板上具有两种不同类型的薄膜晶体管的薄膜晶体管基板可被应用于包括平板显示器、柔性显示器和/或弯曲显示器的各种类型的显示器。在同一基板上形成两种不同类型的薄膜晶体管，可得到各种优点。以下，参照图5，将说明可从根据本公开的第一应用示例的薄膜晶体管基板预期多少高级特征和优点。图5是示出根据本公开的第一应用示例的显示器的结构的框图。
第一晶体管T1和第二晶体管T2将形成在显示面板100的各个像素中以用于开关施加于像素的数据电压或者用于驱动像素。对于有机发光二极管显示器的情况，第二薄膜晶体管T2可以是用于像素的开关元件，第一薄膜晶体管T1可以是驱动器元件。同时，通过将第一晶体管T1和第二晶体管T2组合，它们可被应用于一个开关元件或者一个驱动器元件。
对于移动装置或可穿戴装置，为了降低功耗，采用使用低帧频的低速驱动方法。在这种情况下，对于静止图像和/或具有较慢更新间隔的图像，帧频可降低。这里，当使用较低帧频时，每一次改变数据电压，显示器的亮度可能闪烁。在一些情况下，随着放电时间间隔延长，亮度可在每一个数据更新周期闪烁。通过根据本公开应用第一晶体管T1和第二晶体管T2，可防止低速驱动方法下的闪烁问题。
在低速驱动方法中，随着数据更新周期延长，开关薄膜晶体管的漏电流量可增加。开关薄膜晶体管的漏电流可导致存储电容的电压下降以及栅极与源极之间的电压下降。具有氧化物半导体材料的第二薄膜晶体管可被应用于有机发光二极管显示器的开关薄膜晶体管。由于包括氧化物半导体材料的薄膜晶体管具有较低截止电流特性，所以驱动薄膜晶体管的存储电容和/或栅极的电压下降。当使用低速驱动方法时不发生闪烁现象。
由于多晶硅具有高迁移率的特性，所以通过将第一薄膜晶体管应用于有机发光二极管显示器的驱动薄膜晶体管，供应给有机发光二极管的电流量可被放大。因此，将第二薄膜晶体管T2应用于开关薄膜晶体管并且将第一薄膜晶体管T1应用于驱动薄膜晶体管，可得到具有较低功耗和更好视频质量的有机发光二极管显示器。
由于根据本公开的薄膜晶体管基板即使应用低速驱动方法也具有优异的视频质量而不会闪烁，所以具有非常适合应用于移动显示器或可穿戴显示器的优点。对于可穿戴腕表的示例，可每一秒更新视频数据以用于降低功耗。在该情况下，帧频为1Hz。利用本公开，即使以诸如1Hz或更小的低频来驱动视频数据也可得到没有任何闪烁的优异视频质量。另外，对于移动显示器或可穿戴显示器，静止图像的帧频可显著降低，从而可在视频质量没有任何劣化的情况下节省功耗。结果，移动显示器和/或可穿戴显示器的视频质量以及电池的寿命可延长。另外，本公开可被应用于数据更新周期非常长的电子书装置(或“E-Book”)，而没有视频质量的任何劣化。
第一薄膜晶体管T1和第二薄膜晶体管T2中的至少一个可被嵌入驱动器IC(例如图5所示)，数据驱动器IC 200、复用器(或“MUX”)210和选通驱动器IC 300中的任一个中，以用于形成驱动器IC。此驱动器IC将数据电压写入和/或施加到像素。在其它情况下，第一薄膜晶体管T1和第二薄膜晶体管T2中的任一个被设置在像素内，另一个被设置在驱动器IC中。数据驱动器IC 200将输入的视频数据转换为电压值并且输出该电压值。复用器210可通过经由时间共享方法或时分方法将来自数据驱动器200的数据电压分配给数据线DL来减少数据驱动器200的输出信道的数量。选通驱动器IC 300将扫描信号(或“选通信号”)输出给与数据电压同步的选通线GL以用于顺序地选择施加有数据电压的像素行。为了减少选通驱动器IC 300的输出信道数量，在选通驱动器IC 300和选通线GL之间还可包括图中未示出的其它复用器。复用器210和选通驱动器IC 300可与像素阵列形成在相同的薄膜晶体管基板上，如图5所示。复用器210和选通驱动器IC 300可被设置在非显示区域NA内，像素阵列可被设置在显示区域AA内，如图5所示。
根据本公开的薄膜晶体管基板可被应用于需要有源矩阵薄膜晶体管基板的任何类型的有源型显示器，例如液晶显示器、有机发光二极管显示器和/或电泳显示装置。以下，将说明使用根据本公开的薄膜晶体管基板的显示器的更多应用示例。
<第二应用示例>
图6是示出根据本公开的第二应用示例的边缘场型液晶显示器中所包括的具有氧化物半导体层的薄膜晶体管基板的平面图。图7是根据本公开的第二应用示例的通过沿着线I-I’截取来示出图6的薄膜晶体管基板的结构的横截面图。
图6和图7所示的具有金属氧化物半导体层的薄膜晶体管基板包括在下基板SUB上隔着栅极绝缘层GI彼此交叉的选通线GL和数据线DL以及形成在各个交叉部分处的薄膜晶体管T。通过选通线GL和数据线DL的交叉结构，限定像素区域。
薄膜晶体管T包括从选通线GL分支(或“拉出”)的栅极G、从数据线DL分支的源极S、面向源极S的漏极D以及在栅极绝缘层GI上与栅极G交叠以用于在源极S和漏极D之间形成沟道区域的半导体层A。
在选通线GL的一端，设置选通焊盘GP以用于接收选通信号。选通焊盘GP通过穿透栅极绝缘层GI的第一选通焊盘接触孔GH1连接至选通焊盘中间端子IGT。选通焊盘中间端子IGT通过穿透第一钝化层PA1和第二钝化层PA2的第二选通焊盘接触孔GH2连接至选通焊盘端子GPT。另外，在数据线DL的一端，设置数据焊盘DP以用于接收像素信号。数据焊盘DP通过穿透第一钝化层PA1和第二钝化层PA2的数据焊盘接触孔DPH连接至数据焊盘端子DPT。
在像素区域中，隔着第二钝化层PA2形成像素电极PXL和公共电极COM，以形成边缘电场。公共电极COM连接至与选通线GL平行设置的公共线CL。经由公共线CL向公共电极COM供应参考电压(或“公共电压”)。对于其它情况，公共电极COM具有覆盖除了漏极接触孔DH部分之外基板SUB的整个表面的一片电极形状。即，覆盖在数据线DL上方，公共电极COM可用作数据线DL的屏蔽手段。
公共电极COM和像素电极PXL可根据设计目的和环境而具有各种形状和位置。尽管向公共电极COM供应了具有恒定值的参考电压，向像素电极PXL供应根据视频数据适时变化的数据电压。因此，在数据线DL和像素电极PXL之间，可形成寄生电容。由于寄生电容，显示器的视频质量可能劣化。因此，优选的是公共电极COM被设置在下层，像素电极PXL被设置在最顶层。
换言之，在覆盖数据线DL和薄膜晶体管T的第一钝化层PA1上，通过厚厚地沉积具有低介电常数的有机材料来在第一钝化层PA1上层叠平坦化层PAC。然后，形成公共电极COM。然后，在沉积第二钝化层PA2以覆盖公共电极COM之后，在第二钝化层PA2上形成与公共电极交叠的像素电极PXL。在此结构中，像素电极PXL通过第一钝化层PA1、平坦化层PAC和第二钝化层PA2远离数据线DL，从而可减小数据线DL和像素电极PXL之间的寄生电容。在其它情况下，像素电极PXL可被设置在下层，公共电极COM被设置在最顶层。
公共电极COM可具有与像素区域对应的矩形形状。像素电极PXL可具有多段的形状。特别是，像素电极PXL隔着第二钝化层PA2与公共电极COM垂直地交叠。在像素电极PXL和公共电极COM之间，形成边缘电场。通过该边缘电场，在薄膜晶体管基板和滤色器基板之间在平面方向上排列的液晶分子可根据液晶分子的介电各向异性而旋转。根据液晶分子的旋转程度，像素区域的光透射比可改变以表示期望的灰度。
在用于说明本公开的第二应用示例的图6和图7中，为了方便，简要示出了液晶显示器的薄膜晶体管T。从本公开的第一至第三实施方式说明的第一薄膜晶体管T1和/或第二薄膜晶体管T2可被应用于该薄膜晶体管。例如，需要低速驱动，具有氧化物半导体材料的第二薄膜晶体管T2可被应用于薄膜晶体管T。又如，需要低功耗，具有多晶半导体材料的第一薄膜晶体管T1可被应用于薄膜晶体管T。又如，薄膜晶体管T可被形成为包括第一薄膜晶体管T1和第二薄膜晶体管T2并且它们连接以使得它们的性能和特性可补偿彼此。
<第三应用示例>
图8是示出根据本公开的第三应用实施方式的具有诸如薄膜晶体管的有源开关元件的有源矩阵型有机发光二极管显示器的一个像素的结构的平面图。图9是根据本公开的第三应用实施方式的沿着图8中的截取线II-II’示出有机发光二极管显示器的结构的横截面图。
参照图8和图9，有源矩阵型有机发光二极管显示器包括开关薄膜晶体管ST、连接至开关薄膜晶体管ST的驱动薄膜晶体管DT以及连接至驱动薄膜晶体管DT的有机发光二极管OLE。
开关薄膜晶体管ST形成在基板SUB上的选通线GL和数据线DL彼此交叉的地方。响应扫描信号将来自数据线DL的数据电压供应给驱动薄膜晶体管DT的栅极DG和存储电容STG，开关薄膜晶体管ST用于选择连接至开关薄膜晶体管ST的像素。开关薄膜晶体管ST包括从选通线GL分支的栅极SG、与栅极SG交叠的半导体沟道层SA、源极SS和漏极SD。根据选通电压控制施加至像素的有机发光二极管OLE的电流的量，驱动薄膜晶体管DT用于驱动设置在由开关薄膜晶体管ST选择的像素处的有机发光二极管OLE。
驱动薄膜晶体管DT包括连接至开关薄膜晶体管ST的漏极SD的栅极DG、半导体沟道层DA、连接至驱动电流线VDD的源极DS以及漏极DD。驱动薄膜晶体管DT的漏极DD连接至有机发光二极管OLE的阳极ANO。在阳极ANO和阴极CAT之间，设置有机发光层OL。阴极CAT连接至地线Vss。
更详细地参照图9，在有源矩阵有机发光二极管显示器的基板SUB上，设置有开关薄膜晶体管ST和驱动薄膜晶体管DT的栅极SG和DG。在栅极SG和DG上，沉积栅极绝缘层GI。在与栅极SG和DG交叠的栅极绝缘层GI上，分别设置半导体层SA和DA。在半导体层SA和DA上，设置分别面向彼此并彼此分立的源极SS和DS与漏极SD和DD。开关薄膜晶体管ST的漏极SD经由穿透栅极绝缘层GI的漏极接触孔DH连接至驱动薄膜晶体管DT的栅极DG。钝化层PAS被沉积在具有开关薄膜晶体管ST和驱动薄膜晶体管DT的基板SUB上。
滤色器CF被设置在设置有阳极ANO的区域处。滤色器CF优选具有尽可能大的面积。例如，优选与数据线DL、驱动电流线VDD和/或选通线GL的一些部分交叠。具有这些薄膜晶体管ST和DT和滤色器CF的基板的上表面不处于平的和/或平滑的条件，而是处于具有许多台阶的不平和/或凹凸不平的条件。为了使有机发光二极管显示器在整个显示区域上具有良好发光质量，有机发光层OL应该具有平的或平滑的表面。因此，为了使上表面处于平坦和平的条件，在基板SUB的整个表面上沉积平坦层PAC或覆盖层OC。
然后，在覆盖层OC上，设置有机发光二极管OLED的阳极ANO。这里，阳极ANO通过穿透覆盖层OC和钝化层PAS的像素接触孔PH连接至驱动薄膜晶体管DT的漏极DD。
在具有阳极ANO的基板SUB上，堤(或“堤图案”)BA被设置在具有开关薄膜晶体管ST、驱动薄膜晶体管DT和各种线DL、GL和VDD的区域上方，以用于限定像素区域。阳极ANO通过堤BA暴露的部分将是光发射区域。在从堤BA暴露的阳极ANO上，沉积有机发光层OL。在有机发光层OL上，沉积阴极ACT。对于有机发光层OL具有发射白光的材料的情况，各个像素可通过设置在阳极ANO下面的滤色器CF来表示各种颜色。如图9所示的有机发光二极管显示器是可见光向显示器基板的底部方向辐射的底部发射型显示器。
在驱动薄膜晶体管DT的栅极DG和阳极ANO之间，可形成存储电容STG。通过连接至驱动薄膜晶体管DT，存储电容STG将从开关薄膜晶体管ST供应给驱动薄膜晶体管DT的栅极DG的电压保持在稳定条件下。
利用类似上述说明中的薄膜晶体管基板，可获取具有良好性质的有源型平板显示器。特别是，为了确保优异的驱动性质，优选的是薄膜晶体管的有源层将包括金属氧化物半导体材料。
金属氧化物半导体材料在长时间暴露于光工作是可能劣化。因此，优选的是具有金属氧化物半导体材料的薄膜晶体管具有用于阻挡来自薄膜晶体管的上部和/或下部外侧的光的结构。例如，对于上述薄膜晶体管基板，优选的是薄膜晶体管将按照底栅结构形成。即，从基板外侧(特别是从面向观看者的基板的下侧)引入的光可被包括不透明金属材料的栅极G阻挡。
用于平板显示器的薄膜晶体管基板具有按照矩阵方式设置的多个像素区域。另外，各个像素区域包括至少一个薄膜晶体管。即，在整个基板上方，设置多个薄膜晶体管。多个像素区域和多个薄膜晶体管用于相同的目的并且它们应该具有相同的质量和特性，以使得它们具有相同的结构。
然而，在一些情况下，薄膜晶体管可被形成为具有彼此不同的特性。对于有机发光二极管显示器的示例，在一个像素区域中，设置有至少一个开关薄膜晶体管ST和至少一个驱动薄膜晶体管DT。由于开关薄膜晶体管ST和驱动薄膜晶体管DT的目的彼此不同，所以它们所需的特性彼此也不同。为此，开关薄膜晶体管ST和驱动薄膜晶体管DT可具有相同的结构和相同的半导体材料，但是它们的沟道层具有不同的尺寸以用于优化它们的特性。或者，还可包括补偿薄膜晶体管以用于支持任何薄膜晶体管的任何特定功能或性质。
在用于说明本公开的第三应用示例的图8和图9中，为了方便，简要示出了有机发光二极管显示器的开关薄膜晶体管ST和驱动薄膜晶体管DT。从本公开的第一至第二实施方式说明的第一薄膜晶体管T1和/或第二薄膜晶体管T2可被应用于该薄膜晶体管。例如，具有氧化物半导体材料的第二薄膜晶体管T2可被应用于开关薄膜晶体管ST。具有多晶半导体材料的第一薄膜晶体管T1可被应用于驱动薄膜晶体管DT。因此，由于在一个基板上包括第一薄膜晶体管T1和第二薄膜晶体管T2，它们的性能和特性可彼此补偿。
<第四应用示例>
又如，驱动器元件(或“驱动器IC”)可形成在用于平板显示器的同一薄膜晶体管基板的非显示区域中。以下，参照图10和图11，将说明在同一基板上具有驱动器IC的薄膜晶体管基板。
图10是示出根据本公开的第四应用实施方式的有机发光二极管显示器的结构的放大平面图。图11是根据本公开的第四应用实施方式的沿着图10中的截取线III-III’示出有机发光二极管显示器的结构的横截面图。这里，由于该说明针对在同一基板中嵌入驱动元件的薄膜晶体管基板，所以关于薄膜晶体管和有机发光二极管的详细说明可被省略。
首先，参照图10，将详细说明根据第四应用示例的有机发光二极管显示器的平面结构。根据第四应用示例的有机发光二极管显示器包括基板SUB，该基板SUB包括用于表示视频信息的显示区域AA以及具有用于驱动显示区域AA中的元件的各种元件的非显示区域NA。在显示区域AA中，限定有按照矩阵方式设置的多个像素区域PA。在图10中，像素区域PA被示出为虚线。
例如，像素区域PA可被定义成N(行)x M(列)矩阵。然而，所设置的图案不限于这种方式，而是具有各种类型。各个像素区域PA具有相同的尺寸或不同的尺寸。在一个单元像素具有包括红色(R)、绿色(G)和蓝色(B)子像素的三个子像素的情况下，单元像素被规则地设置。利用最简单的结构说明，像素区域PA可由水平方向延伸的多条选通线GL与垂直方向延伸的多条数据线DL的交叉结构来限定。
在被定义成围绕像素区域PA的周围区域的非显示区域NA中，设置有用于向数据线DL供应视频数据的数据驱动集成电路DIC以及用于向选通线GL供应扫描信号的选通驱动集成电路GIP。对于分辨率高于需要更多数据线DL和跟多驱动电流线VDD的VGA面板的显示面板的情况，数据驱动集成电路DIC可从基板SUB外部安装，并且数据接触焊盘可被设置在基板SUB上，代替数据驱动集成电路DIC。
为了简单示出显示器的结构，选通驱动集成电路GIP直接形成在基板SUB的一侧部分上。用于供应接地电压的地线Vss可被设置在基板SUB的最外侧。地线Vss被设置为从位于基板SUB之外的外部装置接收接地电压并且将该接地电压供应给数据驱动集成电路DIC和选通驱动集成电路GIP。例如，地线Vss可链接至设置在基板SUB的上侧的数据驱动集成电路DIC以及设置在基板SUB的右侧和/或左侧的选通驱动集成电路GIP以围绕基板SUB。
在各个像素区域PA处，设置有诸如有机发光二极管以及用于驱动有机发光二极管的薄膜晶体管的主要元件。薄膜晶体管被设置在限定在像素区域PA的一侧的薄膜晶体管区域TA处。有机发光二极管包括阳极ANO、阴极CAT以及夹在这两个电极之间的有机发光层OL。实际发射面积由与阳极ANO交叠的有机发光层OL的面积决定。
阳极ANO具有占据像素区域PA的一些面积的形状并且连接至形成在薄膜晶体管区域TA中的薄膜晶体管。有机发光层OL被沉积在阳极ANO上。阴极CAT被沉积在有机发光层OL上以覆盖具有像素区域PA的显示区域AA的整个表面。
阴极CAT可经过选通驱动集成电路GIP并且接触设置在外侧的地线Vss。因此，可通过地线Vss将接地电压供应给阴极CAT。阴极CAT接收接地电压，阳极ANO接收与视频数据对应的电压，然后，通过阴极CAT与阳极ANO之间的电压差，有机发光层OL辐射光以表示视频信息。
另外参照图11，将详细说明根据第四应用示例的有机发光二极管显示器的横截面结构。在基板SUB上，限定有非显示区域NA和显示区域AA。非显示区域NA设置有选通驱动集成电路GIP和地线Vss。显示区域AA包括开关薄膜晶体管ST、驱动薄膜晶体管DT和有机发光二极管OLE。
选通驱动集成电路GIP具有薄膜晶体管，其在形成开关薄膜晶体管ST和驱动薄膜晶体管DT时形成。像素区域PA中的开关薄膜晶体管ST具有栅极SG、栅极绝缘层GI、沟道层SA、源极SS和漏极SD。另外，驱动薄膜晶体管DT具有连接至开关薄膜晶体管ST的漏极SD的栅极DG、栅极绝缘层GI、沟道层DA、源极DS和漏极DD。
在薄膜晶体管ST和DT上，顺序地沉积钝化层PAS和平坦层PL。在平坦层PL上，设置有在像素区域PA内具有隔离形状的阳极ANO。阳极ANO通过穿透钝化层PAS和平坦层PL的接触孔连接至驱动薄膜晶体管DT的漏极DD。
在具有阳极ANO的基板SUB上，沉积堤BA以用于限定发射区域。通过对堤BA进行构图，阳极ANO的最中心的部分被暴露。在所暴露的阳极ANO上，沉积有机发光层OL。通过在堤BA和有机发光层OL上沉积透明导电材料，阴极CAT被层叠。设置包括阳极ANO、有机发光层OL和阴极CAT的有机发光二极管OLED。
在有机发光层OL可生成白光的情况下，还可包括滤色器CF以用于表示全彩***信息。在该情况下，有机发光层OL将优选被沉积为覆盖显示区域AA的整个表面。
阴极CAT在选通驱动集成电路GIP上方扩展，以使得它可覆盖显示区域AA和非显示区域NA并且接触设置在基板SUB的外周的地线Vss。结果，接地(或参考)电压可经由地线Vss被供应给阴极CAT。
另外，地线Vss可与栅极SG和DG形成在同一层处并且由相同的材料制成。在该情况下，阴极CAT可通过穿透地线Vss上方的钝化层PAS和栅极绝缘层GI的接触孔连接至地线Vss。或者，地线Vss可与源极和漏极SS-SD和DS-DD形成在同一层处并且由相同的材料制成。在这种情况下，阴极CAT可通过穿透地线Vss上方的钝化层PAS的接触孔来连接至地线Vss。
在用于说明本公开的第四应用示例的图10和图11中，为了方便，简要示出了有机发光二极管显示器的开关薄膜晶体管ST和驱动薄膜晶体管DT。从本公开的第一至第三实施方式说明的第一薄膜晶体管T1和/或第二薄膜晶体管T2可被应用于这些薄膜晶体管。例如，具有氧化物半导体材料的第二薄膜晶体管T2可被应用于开关薄膜晶体管ST。具有多晶半导体材料的第一薄膜晶体管T1可被应用于驱动薄膜晶体管DT。另外，对于选通驱动器IC GIP，可应用具有多晶半导体材料的第一薄膜晶体管T1。如果需要，对于选通驱动器IC GIP，包括P-MOS型和N-MOS型薄膜晶体管的C-MOS型薄膜晶体管。
尽管参照附图详细描述了本发明的实施方式，本领域技术人员将理解，在不改变本发明的技术精神或基本特征的情况下，本发明可按照其它特定形式来实现。因此，应该注意的是上述实施方式在所有方面均仅为例示性的，而不应被解释为限制本发明。本发明的范围由所附权利要求限定，而非本发明的详细描述。在权利要求书的含义和范围内进行的所有改变或修改或其等同物应该被解释为落入本发明的范围内。

Claims (18)

1.一种薄膜晶体管基板，该薄膜晶体管基板包括：
第一薄膜晶体管，该第一薄膜晶体管被设置为包括多晶半导体层、在所述多晶半导体层上的第一栅极、第一源极和第一漏极；
第一栅极绝缘层，该第一栅极绝缘层在所述多晶半导体层和所述第一栅极之间；
第二薄膜晶体管，该第二薄膜晶体管被设置为包括在所述第一栅极上的氧化物半导体层、在所述氧化物半导体层上的第二栅极、第二源极和第二漏极；
中间绝缘层，该中间绝缘层被设置在所述第一栅极上且在所述氧化物半导体层下面；以及
第二栅极绝缘层，该第二栅极绝缘层在所述第一薄膜晶体管的区域中位于所述第一源极和所述中间绝缘层之间以及所述第一漏极和所述中间绝缘层之间并且在所述第二薄膜晶体管的区域中位于所述氧化物半导体层和所述第二栅极之间，以使得所述第一源极、所述第一漏极和所述第二栅极形成在同一层上，
其中，在所述第二薄膜晶体管的区域中，所述第二栅极与所述第二栅极下面的所述第二栅极绝缘层具有相同的形状，并且在所述第一薄膜晶体管的区域中，所述第一源极和所述第一漏极与分别设置在所述第一源极和所述第一漏极下面的所述第二栅极绝缘层具有相同的圆周形状。
2.根据权利要求1所述的薄膜晶体管基板，其中，所述第一源极通过穿透所述第二栅极绝缘层、所述中间绝缘层和所述第一栅极绝缘层的第一源极接触孔接触所述多晶半导体层；
其中，所述第一漏极通过穿透所述第二栅极绝缘层、所述中间绝缘层和所述第一栅极绝缘层的第一漏极接触孔接触所述多晶半导体层；并且
其中，所述第二栅极与所述氧化物半导体层的中间部分交叠。
3.根据权利要求1所述的薄膜晶体管基板，其中，所述中间绝缘层包括：
氮化物层；以及
在所述氮化物层上的氧化物层。
4.根据权利要求1所述的薄膜晶体管基板，该薄膜晶体管基板还包括：
第一遮光层，该第一遮光层在所述多晶半导体层下面；以及
第二遮光层，该第二遮光层与所述第一栅极由相同的材料形成在同一层，并且被设置在所述氧化物半导体层下面。
5.一种显示器，该显示器包括：
根据权利要求1至4中的任一项所述的薄膜晶体管基板。
6.一种制造薄膜晶体管基板的方法，该方法包括以下步骤：
形成第一薄膜晶体管，该第一薄膜晶体管包括多晶半导体层、在所述多晶半导体层上的第一栅极、第一源极和第一漏极；
在所述多晶半导体层和所述第一栅极之间形成第一栅极绝缘层；
形成第二薄膜晶体管，该第二薄膜晶体管包括在所述第一栅极上的氧化物半导体层、在所述氧化物半导体层上的第二栅极、第二源极和第二漏极；
在所述第一栅极上且在所述氧化物半导体层下面形成中间绝缘层；以及
形成第二栅极绝缘层，该第二栅极绝缘层在所述第一薄膜晶体管的区域中位于所述第一源极和所述中间绝缘层之间以及所述第一漏极和所述中间绝缘层之间并且在所述第二薄膜晶体管的区域中位于所述氧化物半导体层和所述第二栅极之间，以使得所述第一源极、所述第一漏极和所述第二栅极形成在同一层上，
其中，在所述第二薄膜晶体管的区域中，所述第二栅极与所述第二栅极下面的所述第二栅极绝缘层具有相同的形状，并且
其中，在所述第一薄膜晶体管的区域中，所述第一源极和所述第一漏极与分别设置在所述第一源极和所述第一漏极下面的所述第二栅极绝缘层具有相同的圆周形状。
7.根据权利要求6所述的方法，其中，所述第一源极被形成为通过穿透所述第二栅极绝缘层、所述中间绝缘层和所述第一栅极绝缘层的第一源极接触孔接触所述多晶半导体层；
其中，所述第一漏极被形成为通过穿透所述第二栅极绝缘层、所述中间绝缘层和所述第一栅极绝缘层的第一漏极接触孔接触所述多晶半导体层；并且
其中，所述第二栅极被形成为与所述氧化物半导体层的中间部分交叠。
8.根据权利要求6所述的方法，其中，形成所述中间绝缘层的步骤包括：
沉积氮化物层；以及
在所述氮化物层上沉积氧化物层。
9.根据权利要求6所述的方法，该方法还包括以下步骤：
在所述多晶半导体层下面形成第一遮光层；以及
形成第二遮光层，该第二遮光层与所述第一栅极由相同的材料形成在同一层，并且形成在所述氧化物半导体层下面。
10.一种薄膜晶体管基板，该薄膜晶体管基板包括：
第一半导体层，该第一半导体层包括多晶半导体材料；
第一栅极绝缘层，该第一栅极绝缘层覆盖所述第一半导体层；
第一栅极，该第一栅极被设置在所述栅极绝缘层上并且与所述第一半导体层交叠；
中间绝缘层，该中间绝缘层覆盖所述第一栅极；
第二半导体层，该第二半导体层被设置在所述中间绝缘层上，并包括氧化物半导体材料；
第二栅极绝缘层，该第二栅极绝缘层与所述第二半导体层的中间部分以及所述第一半导体层的一侧和另一侧交叠；
第二栅极，该第二栅极被设置在所述第二栅极绝缘层上并且与所述第二半导体层的所述中间部分交叠；
第一源极，该第一源极被设置在所述第二栅极绝缘层上，并且连接所述第一半导体层的所述一侧；以及
第一漏极，该第一漏极被设置在所述第二栅极绝缘层上，并且连接所述第一半导体层的所述另一侧，
其中，所述第二栅极绝缘层在第一薄膜晶体管的区域中位于所述第一源极和所述中间绝缘层之间以及所述第一漏极和所述中间绝缘层之间并且在第二薄膜晶体管的区域中位于氧化物半导体层和所述第二栅极之间，以使得所述第一源极、所述第一漏极和所述第二栅极形成在同一层上，
其中，在所述第二薄膜晶体管的区域中，所述第二栅极与所述第二栅极下面的所述第二栅极绝缘层具有相同的形状，并且
其中，在所述第一薄膜晶体管的区域中，所述第一源极和所述第一漏极与分别设置在所述第一源极和所述第一漏极下面的所述第二栅极绝缘层具有相同的圆周形状。
11.根据权利要求10所述的薄膜晶体管基板，其中，所述第一源极通过穿透所述第二栅极绝缘层、所述中间绝缘层和所述第一栅极绝缘层的第一源极接触孔接触所述第一半导体层的一部分；并且
其中，所述第一漏极通过穿透所述第二栅极绝缘层、所述中间绝缘层和所述第一栅极绝缘层的第一漏极接触孔接触所述第一半导体层的另一部分。
12.根据权利要求10所述的薄膜晶体管基板，其中，所述中间绝缘层包括：
氮化物层；以及
在所述氮化物层上的氧化物层。
13.根据权利要求10所述的薄膜晶体管基板，还包括：
钝化层，该钝化层覆盖所述第一源极、所述第一漏极和所述第二栅极；以及
第二源极和第二漏极，该第二源极和第二漏极被设置在所述钝化层上，并且分别连接所述第二半导体层的一侧和所述第二半导体层的另一侧。
14.一种显示器，该显示器包括：
根据权利要求10至13中的任一项所述的薄膜晶体管基板。
15.一种制造薄膜晶体管基板的方法，该方法包括以下步骤：
形成第一半导体层，该第一半导体层包括多晶半导体材料；
沉积第一栅极绝缘层，该第一栅极绝缘层覆盖所述第一半导体层；
在所述栅极绝缘层上形成第一栅极，并且所述第一栅极与所述第一半导体层交叠；
沉积中间绝缘层，该中间绝缘层覆盖所述第一栅极；
在所述中间绝缘层上形成第二半导体层，并且所述第二半导体层包括氧化物半导体材料；
沉积第二栅极绝缘层，该第二栅极绝缘层与所述第二半导体层的中间部分以及所述第一半导体层的一侧和另一侧交叠；
在所述第二栅极绝缘层上形成第二栅极，其中，所述第二栅极与所述第二半导体层的所述中间部分交叠；
在所述第二栅极绝缘层上形成第一源极，其中，所述第一源极与所述第一半导体层的所述一侧连接；以及
在所述第二栅极绝缘层上形成第一漏极，其中，所述第一漏极与所述第一半导体层的所述另一侧连接，
其中，所述第二栅极绝缘层在第一薄膜晶体管的区域中位于所述第一源极和所述中间绝缘层之间以及所述第一漏极和所述中间绝缘层之间并且在第二薄膜晶体管的区域中位于氧化物半导体层和所述第二栅极之间，以使得所述第一源极、所述第一漏极和所述第二栅极形成在同一层上，
其中，在所述第二薄膜晶体管的区域中，所述第二栅极与所述第二栅极下面的所述第二栅极绝缘层具有相同的形状，并且
其中，在所述第一薄膜晶体管的区域中，所述第一源极和所述第一漏极与分别设置在所述第一源极和所述第一漏极下面的所述第二栅极绝缘层具有相同的圆周形状。
16.根据权利要求15所述的方法，其中，所述第一源极被形成为通过穿透所述第二栅极绝缘层、所述中间绝缘层和所述第一栅极绝缘层的第一源极接触孔接触所述第一半导体层的一部分；并且
其中，所述第一漏极被形成为通过穿透所述第二栅极绝缘层、所述中间绝缘层和所述第一栅极绝缘层的第一漏极接触孔接触所述第一半导体层的另一部分。
17.根据权利要求15所述的方法，其中，沉积所述中间绝缘层的步骤包括：
沉积氮化物层；以及
在所述氮化物层上沉积氧化物层。
18.根据权利要求15所述的方法，该方法还包括以下步骤：
形成钝化层，该钝化层覆盖所述第一源极、所述第一漏极和所述第二栅极；以及
在所述钝化层上形成第二源极和第二漏极，其中，所述第二源极和所述第二漏极分别与所述第二半导体层的一侧和所述第二半导体层的另一侧连接。
CN201611071221.3A 2015-11-26 2016-11-28 薄膜晶体管基板、显示器及其制造方法 Active CN106803510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0166448 2015-11-26
KR1020150166448A KR102424108B1 (ko) 2015-11-26 2015-11-26 박막 트랜지스터 기판 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
CN106803510A CN106803510A (zh) 2017-06-06
CN106803510B true CN106803510B (zh) 2020-10-30

Family

ID=57396320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611071221.3A Active CN106803510B (zh) 2015-11-26 2016-11-28 薄膜晶体管基板、显示器及其制造方法

Country Status (4)

Country Link
US (1) US10121899B2 (zh)
EP (2) EP3174097B1 (zh)
KR (3) KR102424108B1 (zh)
CN (1) CN106803510B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7783442B2 (en) 2007-10-31 2010-08-24 Medtronic Minimed, Inc. System and methods for calibrating physiological characteristic sensors
US9289168B2 (en) 2008-12-29 2016-03-22 Medtronic Minimed, Inc. System and/or method for glucose sensor calibration
US9935127B2 (en) * 2015-07-29 2018-04-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Control circuit of thin film transistor
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
CN107818986A (zh) * 2016-09-14 2018-03-20 天马日本株式会社 半导体装置及其制造方法和显示设备及其制造方法
KR102530003B1 (ko) * 2016-12-15 2023-05-08 삼성디스플레이 주식회사 트랜지스터 표시판 및 이를 포함하는 표시 장치
KR102571610B1 (ko) 2017-02-13 2023-08-30 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
CN106876386B (zh) * 2017-02-17 2019-12-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
KR102324219B1 (ko) * 2017-04-24 2021-11-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109273404B (zh) * 2017-07-12 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN107579005B (zh) * 2017-09-11 2020-03-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及显示装置
CN107818989B (zh) * 2017-10-20 2020-08-04 武汉华星光电技术有限公司 阵列基板及其制作方法
KR102104981B1 (ko) 2017-12-19 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR102185116B1 (ko) * 2017-12-19 2020-12-01 엘지디스플레이 주식회사 표시 장치
KR102367823B1 (ko) * 2017-12-19 2022-02-28 엘지디스플레이 주식회사 표시 장치
CN108231671B (zh) * 2018-01-16 2020-07-31 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
US10546881B2 (en) * 2018-04-19 2020-01-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and display panel
KR20200021021A (ko) 2018-08-17 2020-02-27 삼성디스플레이 주식회사 표시장치
KR20200052782A (ko) 2018-11-07 2020-05-15 엘지디스플레이 주식회사 표시 장치
KR20200052592A (ko) * 2018-11-07 2020-05-15 엘지디스플레이 주식회사 박막 트랜지스터를 포함하는 표시장치 및 그 제조방법
KR102606687B1 (ko) * 2018-12-12 2023-11-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102551581B1 (ko) * 2018-12-26 2023-07-04 엘지디스플레이 주식회사 이종의 절연막을 포함하는 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN111613637B (zh) 2019-02-26 2022-10-28 京东方科技集团股份有限公司 一种显示基板及其不良调整方法和显示装置
US11532679B2 (en) 2019-04-15 2022-12-20 Mianyang Boe Optoelectronics Technology Co., Ltd. Method of fabricating array substrate, array substrate, and display apparatus
CN110085603A (zh) * 2019-04-30 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示面板及制作方法
US11380798B2 (en) 2019-06-14 2022-07-05 Wuhan Tianma Micro-Electronics Co., Ltd. Thin-film device
KR20210007073A (ko) 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치
CN110828477A (zh) * 2019-10-28 2020-02-21 武汉华星光电技术有限公司 一种阵列基板、其制备方法及其显示面板
CN111128874A (zh) * 2019-12-18 2020-05-08 武汉华星光电半导体显示技术有限公司 Tft阵列基板及其制备方法、oled触控显示装置
KR20210081749A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20210084835A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 표시장치
CN111668239B (zh) * 2020-06-19 2022-11-08 武汉华星光电半导体显示技术有限公司 Oled显示面板及制备方法
KR20220019880A (ko) 2020-08-10 2022-02-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102501143B1 (ko) * 2020-10-27 2023-02-17 엘지디스플레이 주식회사 표시 장치의 제조방법
US20230307466A1 (en) * 2020-12-21 2023-09-28 Boe Technology Group Co., Ltd. Display substrate and manufacturing method thereof, and display device
KR20220092698A (ko) * 2020-12-24 2022-07-04 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN113113424B (zh) * 2021-03-17 2024-02-02 武汉华星光电半导体显示技术有限公司 显示面板
CN113315486B (zh) * 2021-05-17 2022-06-21 无锡豪帮高科股份有限公司 面向5g通信的高阻带抑制低通滤波器
WO2023062696A1 (ja) * 2021-10-11 2023-04-20 シャープディスプレイテクノロジー株式会社 表示装置
WO2023238297A1 (ja) * 2022-06-08 2023-12-14 シャープディスプレイテクノロジー株式会社 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204464282U (zh) * 2014-02-24 2015-07-08 乐金显示有限公司 薄膜晶体管基板
KR20150101413A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
KR101065407B1 (ko) 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101343293B1 (ko) * 2010-04-30 2013-12-18 샤프 가부시키가이샤 회로 기판 및 표시 장치
KR20120037838A (ko) * 2010-10-12 2012-04-20 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자소자
TWI463663B (zh) 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法
KR101939768B1 (ko) * 2012-08-01 2019-01-18 엘지디스플레이 주식회사 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR102132181B1 (ko) * 2013-12-31 2020-07-10 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 제조 방법
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR102302802B1 (ko) * 2014-02-24 2021-09-16 엘지디스플레이 주식회사 박막 트랜지스터 기판을 포함하는 표시장치
CN105390502B (zh) * 2014-08-29 2019-07-12 乐金显示有限公司 显示装置
KR102326170B1 (ko) 2015-04-20 2021-11-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102381902B1 (ko) * 2015-04-30 2022-04-01 삼성디스플레이 주식회사 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204464282U (zh) * 2014-02-24 2015-07-08 乐金显示有限公司 薄膜晶体管基板
KR20150101413A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치

Also Published As

Publication number Publication date
EP3174097B1 (en) 2022-09-07
KR20240026479A (ko) 2024-02-28
KR20220103903A (ko) 2022-07-25
US20170155000A1 (en) 2017-06-01
KR102640220B1 (ko) 2024-02-26
KR20170061776A (ko) 2017-06-07
KR102424108B1 (ko) 2022-07-25
CN106803510A (zh) 2017-06-06
EP4102565A2 (en) 2022-12-14
EP4102565A3 (en) 2022-12-28
US10121899B2 (en) 2018-11-06
EP3174097A1 (en) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106803510B (zh) 薄膜晶体管基板、显示器及其制造方法
US10163944B2 (en) Thin film transistor substrate having a plurality of stacked storage capacitors
US10847551B2 (en) Thin film transistor substrate and method for manufacturing the same
US11107870B2 (en) Thin film transistor substrate having two different types of thin film transistors on the same substrate and display using the same
EP2911200B1 (en) Thin film transistor substrate and display using the same
EP2911201B1 (en) Thin film transistor substrate and display using the same
EP2911195B1 (en) Thin film transistor substrate and display using the same
EP2911197B1 (en) Thin film transistor substrate and display using the same
EP2911199B1 (en) Thin film transistor substrate and display using the same
EP2911196B1 (en) Thin film transistor substrate and display using the same
EP2911202B1 (en) Thin film transistor substrate and display using the same
EP2911198B1 (en) Thin film transistor substrate and display using the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant