CN108231671B - 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置 - Google Patents
薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN108231671B CN108231671B CN201810040432.3A CN201810040432A CN108231671B CN 108231671 B CN108231671 B CN 108231671B CN 201810040432 A CN201810040432 A CN 201810040432A CN 108231671 B CN108231671 B CN 108231671B
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- active layer
- semiconductor active
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000010410 layer Substances 0.000 claims abstract description 252
- 239000004065 semiconductor Substances 0.000 claims abstract description 133
- 238000000034 method Methods 0.000 claims abstract description 109
- 230000008569 process Effects 0.000 claims abstract description 88
- 239000000203 mixture Substances 0.000 claims abstract description 22
- 239000011241 protective layer Substances 0.000 claims abstract description 21
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 48
- 238000000059 patterning Methods 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 230000002093 peripheral effect Effects 0.000 claims description 26
- 229910044991 metal oxide Inorganic materials 0.000 claims description 25
- 150000004706 metal oxides Chemical class 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 230000014759 maintenance of location Effects 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 41
- 238000005530 etching Methods 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本公开提供一种薄膜晶体管和阵列基板的制备方法、阵列基板、显示装置。该薄膜晶体管的制备方法包括：通过一次构图工艺形成第一半导体有源层；形成第一绝缘层并通过一次构图工艺形成位于有效显示区的遮光层以及第一栅极；形成第二绝缘层并通过一次构图工艺形成贯穿于第一绝缘层和第二绝缘层的过孔；通过一次构图工艺形成通过过孔与第一半导体有源层相接触的半导体保留图案、位于半导体保留图案上的第一源极和第一漏极、正对遮光层的第二半导体有源层、以及与第二半导体有源层相接触的第二源极和第二漏极；通过一次构图工艺形成保护层以及正对第二半导体有源层的第二栅极。本公开可减少构图工艺次数，提高产能并节约成本。
Description
技术领域
本公开涉及显示技术领域，尤其涉及一种薄膜晶体管和阵列基板的制备方法、阵列基板、以及显示装置。
背景技术
近些年来显示装置呈现出了高集成度以及低成本的发展趋势。以阵列基板行驱动(Gate Driver on Array，GOA)技术为代表，利用GOA技术将栅极驱动电路集成于阵列基板的周边区域，可在实现窄边框设计的同时，有效的提升模组工艺产量、提升产品良率、以及节约成本。
低温多晶氧化物(Low Temperature Poly-Oxide，LTPO)技术是近年来新兴的薄膜晶体管技术。为了保证液晶显示器(Liquid Crystal Display，LCD)或者有机发光二极管显示器(Orginic Light Emitting Diode，OLED)能够同时实现窄边框和低功耗功能，在GOA区域通常会采用低温多晶硅(Low Temperature Poly-Silicon，LTPS)技术制备薄膜晶体管，由于LTPS薄膜晶体管的迁移率高、尺寸较小，因此能够有效的减小边框尺寸，而在有效显示区通常会采用金属氧化物薄膜晶体管，由于金属氧化物薄膜晶体管可以低频驱动，最低可至1Hz，因此能够有效的降低功耗。但是，目前采用LTPO技术的构图工艺次数较多，例如从多晶硅层到保护层至少需要7～8道光刻工艺，因此工艺成本较高。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种薄膜晶体管和阵列基板的制备方法、阵列基板、以及显示装置，以用于解决阵列基板的构图工艺次数过多而引起的产能过低和成本过高的问题。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一个方面，提供一种薄膜晶体管的制备方法，包括：
在基板的上方通过一次构图工艺形成位于周边电路区的第一半导体有源层；
在所述第一半导体有源层的上方形成第一绝缘层，并在所述第一绝缘层的上方通过一次构图工艺形成位于有效显示区的遮光层以及正对所述第一半导体有源层的第一栅极；
在所述遮光层和所述第一栅极的上方形成第二绝缘层，并通过一次构图工艺形成贯穿于所述第一绝缘层和所述第二绝缘层的第一过孔和第二过孔，所述第一过孔和所述第二过孔分别露出所述第一半导体有源层的两侧；
在所述第二绝缘层的上方通过一次构图工艺形成通过所述第一过孔和所述第二过孔分别与所述第一半导体有源层的两侧相接触的断开的第二半导体保留图案、分别位于所述第二半导体保留图案上的第一源极和第一漏极、正对所述遮光层的第二半导体有源层、以及分别与所述第二半导体有源层的两侧相接触的第二源极和第二漏极；
在所述第一源极、所述第一漏极、所述第二源极和所述第二漏极的上方通过一次构图工艺形成保护层以及正对所述第二半导体有源层的第二栅极。
本公开的一种示例性实施例中，在基板的上方通过一次构图工艺形成位于周边电路区的第一半导体有源层包括：
采用低温多晶硅工艺在形成有缓冲层的基板上形成多晶硅薄膜，并通过一次构图工艺使所述多晶硅薄膜形成位于所述周边电路区的多晶硅有源层。
本公开的一种示例性实施例中，在所述第一绝缘层的上方通过一次构图工艺形成位于有效显示区的遮光层以及正对所述第一半导体有源层的第一栅极包括：
在所述第一绝缘层的上方形成第一金属层薄膜，通过一次构图工艺使所述第一金属层薄膜形成位于所述有效显示区的遮光层以及正对所述第一半导体有源层的第一栅极。
本公开的一种示例性实施例中，在所述第二绝缘层的上方通过一次构图工艺形成通过所述第一过孔和所述第二过孔分别与所述第一半导体有源层的两侧相接触的断开的第二半导体保留图案、分别位于所述第二半导体保留图案上的第一源极和第一漏极、正对所述遮光层的第二半导体有源层、以及分别与所述第二半导体有源层的两侧相接触的第二源极和第二漏极包括：
在所述第二绝缘层的上方依次形成金属氧化物半导体薄膜和第二金属层薄膜；
采用半灰阶掩膜工艺使所述金属氧化物半导体薄膜形成通过所述第一过孔和所述第二过孔分别与所述第一半导体有源层的两侧相接触的断开的金属氧化物半导体保留图案、以及正对所述遮光层的金属氧化物半导体有源层，并使所述第二金属层薄膜形成分别位于所述金属氧化物半导体保留图案上的第一源极和第一漏极、以及分别与所述金属氧化物半导体有源层的两侧相接触的第二源极和第二漏极。
本公开的一种示例性实施例中，在所述第一源极、所述第一漏极、所述第二源极和所述第二漏极的上方通过一次构图工艺形成保护层以及正对所述第二半导体有源层的第二栅极包括：
在所述第一源极、所述第一漏极、所述第二源极和所述第二漏极的上方依次形成保护层薄膜和第三金属层薄膜；
采用半灰阶掩膜工艺在所述保护层薄膜中形成使所述有效显示区和所述周边电路区断开的区域以形成所述保护层，并使所述第三金属层薄膜形成正对所述第二半导体有源层的第二栅极。
本公开的一种示例性实施例中，所述第一绝缘层和所述第二绝缘层在接触所述第一栅极和所述遮光层的一侧均为氧化硅薄膜。
根据本公开的一个方面，提供一种阵列基板的制备方法，包括上述的薄膜晶体管的制备方法；以及，
在第二栅极的上方形成具有第三过孔的平坦层以及通过所述第三过孔与第二漏极电连接的像素电极。
根据本公开的一个方面，提供一种阵列基板，包括上述的薄膜晶体管的制备方法而制得的薄膜晶体管；
第一栅极、第一半导体有源层、第一源极和第一漏极构成所述阵列基板的周边电路区的第一薄膜晶体管；
第二栅极、第二半导体有源层、第二源极和第二漏极构成所述阵列基板的有效显示区的第二薄膜晶体管。
本公开的一种示例性实施例中，所述阵列基板还包括：
位于所述第二栅极上方的具有第三过孔的平坦层，以及通过所述第三过孔与所述第二薄膜晶体管的第二漏极电连接的像素电极。
根据本公开的一个方面，提供一种显示装置，包括上述的阵列基板。
本公开示例性实施方式所提供的薄膜晶体管和阵列基板的制备方法、阵列基板、以及显示装置，将位于周边电路区10a的薄膜晶体管和位于有效显示区10b的薄膜晶体管设计为顶栅型结构，并采用以上的特殊工艺处理而达到减少构图工艺次数的目的。这样一来，相比于现有技术，本示例实施方式能够有效的减少构图工艺的次数，从而达到提高产能以及节约成本的效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出本公开示例性实施例中薄膜晶体管的制备流程图；
图2至图6示意性示出本公开示例性实施例中薄膜晶体管的制备过程示意图；
图7至图11示意性示出本公开示例性实施例中薄膜晶体管的一次半灰阶掩膜工艺的过程示意图；
图12至图16示意性示出本公开示例性实施例中薄膜晶体管的另一次半灰阶掩膜工艺的过程示意图；
图17示意性示出本公开示例性实施例中阵列基板的结构示意图；
图18示意性示出本公开示例性实施例中阵列基板的制备流程图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
本示例实施方式提供了一种薄膜晶体管的制备方法，应用于GOA阵列基板的制备。如图1所示，该薄膜晶体管的制备方法可以包括：
S1、如图2所示，在基板的上方通过一次构图工艺形成位于周边电路区10a的第一半导体有源层101；
S2、如图3所示，在第一半导体有源层101的上方形成第一绝缘层102，并在第一绝缘层102的上方通过一次构图工艺形成位于有效显示区10b的遮光层103以及正对第一半导体有源层101的第一栅极104；
S3、如图4所示，在遮光层103和第一栅极104的上方形成第二绝缘层105，并通过一次构图工艺形成贯穿于第一绝缘层102和第二绝缘层105的第一过孔106和第二过孔107，该第一过孔106和该第二过孔107分别将第一半导体有源层101的两侧露出；
S4、如图5所示，在第二绝缘层105的上方通过一次构图工艺形成通过第一过孔106和第二过孔107分别与第一半导体有源层101的两侧相接触且断开的第二半导体保留图案108、分别位于第二半导体保留图案108上的第一源极109和第一漏极110、正对遮光层103的第二半导体有源层111、以及分别与第二半导体有源层111的两侧相接触的第二源极112和第二漏极113；
S5、如图6所示，在第一源极109、第一漏极110、第二源极112和第二漏极113的上方通过一次构图工艺形成保护层114以及正对第二半导体有源层111的第二栅极115。
其中，所述周边电路区10a是指用于设置GOA电路的区域，所述有效显示区10b是指实际用于显示的区域。本示例中，第一半导体有源层101、第一栅极104、第二半导体保留图案108、第一源极109和第一漏极110可构成位于周边电路区10a的第一薄膜晶体管；第二半导体有源层111、第二栅极115、第二源极112和第二漏极113可构成位于有效显示区10b的第二薄膜晶体管。
需要说明的是：所述一次构图工艺是指一次光刻工艺，其例如可以包括曝光、显影、以及刻蚀等过程。
本公开示例性实施方式所提供的薄膜晶体管的制备方法，将位于周边电路区10a的第一薄膜晶体管和位于有效显示区10b的第二薄膜晶体管设计为顶栅型结构，并采用以上的特殊工艺处理而达到减少构图工艺次数的目的。这样一来，相比于现有技术，本示例实施方式能够有效的减少构图工艺的次数，从而达到提高产能以及节约成本的效果。
本示例实施方式中，位于周边电路区10a的第一薄膜晶体管优选采用LTPS薄膜晶体管，以便于实现窄边框设计，而位于有效显示区10b的第二薄膜晶体管优选采用LTPO薄膜晶体管，以便于实现低频驱动。
基于此，下面结合附图对所述薄膜晶体管的制备方法进行详细的描述。
在步骤S1中，参考图2所示，在基板的上方通过一次构图工艺形成位于周边电路区10a的第一半导体有源层101。
这里的基板可以是衬底基板10例如玻璃基板或者柔性基板，但也可以是形成有其它膜层例如缓冲层100的基板。考虑到顶栅型LTPS薄膜晶体管的电流-电压(IV)特性以及稳定性，本实施例优选采用后者即包括有缓冲层100的方案，且该缓冲层100例如可以设置为氧化硅薄膜。
示例的，本步骤S1具体可以包括：
S101、采用LTPS工艺在形成有缓冲层100的基板上形成多晶硅薄膜；
S102、通过一次构图工艺使该多晶硅薄膜形成位于周边电路区10a的多晶硅有源层，该多晶硅有源层即为第一半导体有源层101。
其中，多晶硅有源层的形成过程例如可以为：在多晶硅薄膜的上方涂覆一层光刻胶，采用掩模板对涂覆有光刻胶的基板进行曝光并对曝光后的基板进行显影，以得到光刻胶保留部分和光刻胶去除部分，该光刻胶保留部分即对应待形成的多晶硅有源层，通过刻蚀工艺将光刻胶去除部分露出的多晶硅薄膜进行刻蚀，以将掩模板的图案转移至该多晶硅薄膜，最后去除剩余的光刻胶，即可得到所需的多晶硅有源层。
在步骤S2中，参考图3所示，在第一半导体有源层101的上方形成第一绝缘层102，并在第一绝缘层102的上方通过一次构图工艺形成位于有效显示区10b的遮光层103以及正对第一半导体有源层101的第一栅极104。
本实施例中，第一绝缘层102可以为单层结构或者多层结构，但为了保证LTPS薄膜晶体管的IV特性以及稳定性，该第一绝缘层102接触遮光层103和第一栅极104的一侧即第一绝缘层102的上表面需要采用氧化硅薄膜。由此可知，第一绝缘层102可以为氧化硅薄膜的单层结构，或者为上层氧化硅薄膜和下层氮化硅薄膜的多层结构。
示例的，本步骤S2具体可以包括：
S201、在第一半导体有源层101的上方形成第一绝缘层102，该第一绝缘层的上表面为氧化硅薄膜；
S202、在第一绝缘层102的上方形成第一金属层薄膜；
S203、通过一次构图工艺使该第一金属层薄膜形成位于有效显示区10b的遮光层103以及正对第一半导体有源层101的第一栅极104。
其中，遮光层103和第一栅极104的形成过程例如可以为：在第一金属层薄膜的上方涂覆一层光刻胶，采用掩模板对涂覆有光刻胶的基板进行曝光并对曝光后的基板进行显影，以得到光刻胶保留部分和光刻胶去除部分，该光刻胶保留部分即对应待形成的遮光层103和第一栅极104，通过刻蚀工艺将光刻胶去除部分露出的第一金属层薄膜进行刻蚀，以将掩模板的图案转移至该第一金属层薄膜，最后去除剩余的光刻胶，即可得到所需的遮光层103和第一栅极104。
由此可知，位于有效显示区10b的遮光层103和位于周边电路区10a的第一栅极104可由同一层金属经过同一次构图工艺而得，二者的材质与厚度均相同。由于有效显示区10b采用的是氧化物薄膜晶体管，而氧化物半导体有源层对光十分敏感，因此本实施例在待形成的氧化物薄膜晶体管的下方先形成一遮光层103，以防氧化物薄膜晶体管受到光照而变性，从而保证氧化物薄膜晶体管的稳定性。
在步骤S3中，参考图4所示，在遮光层103和第一栅极104的上方形成第二绝缘层105，并通过一次构图工艺形成贯穿于第一绝缘层102和第二绝缘层105的第一过孔106和第二过孔107，该第一过孔106和该第二过孔107分别将第一半导体有源层101的两侧露出。
本实施例中，第二绝缘层105可以为单层结构或者多层结构，该第二绝缘层105背离遮光层103和第一栅极104的一侧即第二绝缘层105的上表面可以采用氧化硅薄膜。由于在第二绝缘层105的上方将会形成第二半导体有源层111例如金属氧化物半导体，而氢含量较高的膜层例如氮化硅薄膜或者氮氧化硅薄膜会使金属氧化物半导体材料导体化，从而导致LTPO薄膜晶体管的性能恶化，因此该第二绝缘层105的上表面需要采用氧化硅薄膜。由此可知，第二绝缘层105可以为氧化硅薄膜的单层结构，或者为上层氧化硅薄膜和下层氮化硅薄膜的多层结构。
本步骤中，第一过孔106和第二过孔107的形成过程例如可以为：在第二绝缘层105的上方涂覆一层光刻胶，采用掩模板对涂覆有光刻胶的基板进行曝光并对曝光后的基板进行显影，以得到光刻胶保留部分和光刻胶去除部分，该光刻胶去除部分即对应待形成的第一过孔106和第二过孔107，通过刻蚀工艺将光刻胶去除部分露出的第二绝缘层105和第一绝缘层102进行刻蚀，以将掩模板的图案转移至第二绝缘层105和第一绝缘层102，最后去除剩余的光刻胶，即可得到所需的第一过孔106和第二过孔107。
在步骤S4中，参考如图5所示，在第二绝缘层105的上方通过一次构图工艺形成通过第一过孔106和第二过孔107分别与第一半导体有源层101的两侧相接触且断开的第二半导体保留图案108、分别位于第二半导体保留图案108上的第一源极109和第一漏极110、正对遮光层103的第二半导体有源层111、以及分别与第二半导体有源层111的两侧相接触的第二源极112和第二漏极113。
其中，第二半导体保留图案108与第二半导体有源层111的材质可以包括但不限于IGZTO(Indium Gallium Zinc Tin Oxide，铟镓锌锡氧化物)、IGZO(Indium Gallium ZincOxide，铟镓锌氧化物)、ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物)、IGTO(IndiumGallium Tin Oxide，铟镓锡氧化物)、IZO(Indium Zinc Oxide，铟锌氧化物)、以及锌的氮氧化物等。
第二半导体保留图案108与第二半导体有源层111形成于同一层，第一源极109和第一漏极110与第二源极112和第二漏极113形成于同一层。
示例的，如图7至图11所示，本步骤S4具体可以包括：
S401、在第二绝缘层105的上方依次形成金属氧化物半导体薄膜201和第二金属层薄膜202；
S402、采用半灰阶掩膜工艺使金属氧化物半导体薄膜201形成通过第一过孔106和第二过孔107分别与第一半导体有源层101的两侧相接触且断开的金属氧化物半导体保留图案108、以及正对遮光层103的金属氧化物半导体有源层即第二半导体有源层111，并使第二金属层薄膜202形成分别位于金属氧化物半导体保留图案上的第一源极109和第一漏极110、以及分别与金属氧化物半导体有源层的两侧相接触的第二源极112和第二漏极113。
其中，该半灰阶掩膜工艺的具体过程为：在形成有金属氧化物半导体薄膜201和第二金属层薄膜202的基板上涂覆一层光刻胶200，采用半色调掩模板或者灰色调掩模板对涂覆有光刻胶200的基板进行曝光并对曝光后的基板进行显影，以得到光刻胶完全保留部分20a、光刻胶半保留部分20b和光刻胶去除部分20c，该光刻胶完全保留部分20a即对应待形成的金属氧化物半导体保留图案108、第一源极109和第一漏极110、以及第二源极112和第二漏极113；通过刻蚀工艺将光刻胶去除部分20c露出的第二金属层薄膜202和金属氧化物半导体薄膜201依次进行刻蚀，以得到金属氧化物半导体保留图案108、第一源极109和第一漏极110；通过灰化处理去除光刻胶半保留部分20b的光刻胶20，并通过刻蚀工艺将露出的第二金属层薄膜202进行刻蚀，以得到第二源极112和第二漏极113，以及第二半导体有源层111；最后去除剩余的光刻胶即可得到图5所示的基板。
在步骤S5中，参考图6所示，在第一源极109、第一漏极110、第二源极112和第二漏极113的上方通过一次构图工艺形成保护层114以及正对第二半导体有源层111的第二栅极115。
其中，所述保护层114可以为单层结构或者为多层结构，其具体可以采用树脂形成。
示例的，如图12至图16所示，本步骤S5具体可以包括：
S501、在第一源极109、第一漏极110、第二源极112和第二漏极113的上方依次形成保护层薄膜301和第三金属层薄膜302；
S502、采用半灰阶掩膜工艺在保护层薄膜301中形成使有效显示区10b和周边电路区10a断开的区域以形成保护层114，并使第三金属层薄膜301形成正对第二半导体有源层的第二栅极115。
其中，该半灰阶掩膜工艺的具体过程为：在形成有保护层薄膜301和第三金属层薄膜302的基板上涂覆一层光刻胶200，采用半色调掩模板或者灰色调掩模板对涂覆有光刻胶200的基板进行曝光并对曝光后的基板进行显影，以得到光刻胶完全保留部分20a、光刻胶半保留部分20b和光刻胶去除部分20c，该光刻胶完全保留部分20a即对应待形成的第二栅极115；通过刻蚀工艺对光刻胶去除部分20c露出的第三金属层薄膜302和保护层薄膜301进行刻蚀，以得到将有效显示区10b和周边电路区10a断开的保护层114；通过灰化处理去除光刻胶半保留部分20b的光刻胶20，并通过刻蚀工艺将露出的第三金属层薄膜302进行刻蚀，以得到正对第二半导体有源层的第二栅极115；最后去除剩余的光刻胶即可得到图6所示的基板。
基于上述过程，通过五次构图工艺即可得到位于周边电路区10a的第一薄膜晶体管和位于有效显示区10b的第二薄膜晶体管。其中，该第一薄膜晶体管可以包括第一半导体有源层101、第一栅极104、第二半导体保留图案108、以及第一源极109和第一漏极110，该第二薄膜晶体管可以包括第二半导体有源层111、第二栅极115、以及第二源极112和第二漏极113。
本示例实施方式还提供了一种阵列基板的制备方法，如图17所示，包括上述薄膜晶体管的制备方法以及位于有效显示区10b的第二薄膜晶体管的上方形成像素电极117。
基于此，如图18所示，该阵列基板的制备方法具体可以包括：
S1、参考图2所示，在基板的上方通过一次构图工艺形成位于周边电路区10a的第一半导体有源层101；
S2、参考图3所示，在第一半导体有源层101的上方形成第一绝缘层102，并在第一绝缘层102的上方通过一次构图工艺形成位于有效显示区10b的遮光层103以及正对第一半导体有源层101的第一栅极104；
S3、参考图4所示，在遮光层103和第一栅极104的上方形成第二绝缘层105，并通过一次构图工艺形成贯穿于第一绝缘层102和第二绝缘层105的第一过孔106和第二过孔107，该第一过孔106和该第二过孔107分别将第一半导体有源层101的两侧露出；
S4、参考图5所示，在第二绝缘层105的上方通过一次构图工艺形成通过第一过孔106和第二过孔107分别与第一半导体有源层101的两侧相接触且断开的第二半导体保留图案108、分别位于第二半导体保留图案108上的第一源极109和第一漏极110、正对遮光层103的第二半导体有源层111、以及分别与第二半导体有源层111的两侧相接触的第二源极112和第二漏极113；
S5、参考图6所示，在第一源极109、第一漏极110、第二源极112和第二漏极113的上方通过一次构图工艺形成保护层114以及正对第二半导体有源层111的第二栅极115。
S6、参考图18所示，在第二栅极115的上方形成具有第三过孔的平坦层116以及通过第三过孔与第二漏极113电连接的像素电极117。
需要说明的是：平坦层116中的第三过孔还需穿透保护层114才能实现与第二漏极113之间的电连接，因此在步骤S5中形成保护层114时还可以同时形成该第三过孔。
基于上述步骤S1-S6，即可形成GOA阵列基板，该阵列基板包括位于周边电路区10a的第一薄膜晶体管例如LTPS薄膜晶体管以及位于有效显示区10b的第二薄膜晶体管例如LTPO薄膜晶体管。
这样一来，采用本示例实施方式所提供的阵列基板的制备方法制得的阵列基板，不仅能够同时实现窄边框以及降低功耗的功能，而且还能减少GOA阵列基板的构图工艺次数，从而提高产能、降低成本。
基于此，本示例实施方式还提供了一种阵列基板，参考图18所示，包括采用上述薄膜晶体管的制备方法而制得的薄膜晶体管，以及位于有效显示区10b的薄膜晶体管的上方形成像素电极117。
其中，第一半导体有源层101、第一栅极104、第二半导体保留图案108、第一源极109和第一漏极110可构成位于周边电路区10a的第一薄膜晶体管；第二半导体有源层111、第二栅极115、第二源极112和第二漏极113可构成位于有效显示区10b的第二薄膜晶体管。
本实施例中，像素电极117可与第二薄膜晶体管的第二漏极113电连接，其例如可以通过穿透平坦层116和保护层114的第三过孔与该第二薄膜晶体管的第二漏极113实现电连接。
该阵列基板不仅可以同时实现窄边框以及降低功耗的功能，而且还能减少GOA阵列基板的构图工艺次数，从而提高产能、降低成本。
本示例实施方式还提供了一种显示装置，包括上述的阵列基板，该阵列基板为GOA阵列基板。
其中，所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。
Claims (10)
1.一种薄膜晶体管的制备方法，其特征在于，包括：
在基板的上方通过一次构图工艺形成位于周边电路区的第一半导体有源层；
在所述第一半导体有源层的上方形成第一绝缘层，并在所述第一绝缘层的上方通过一次构图工艺形成位于有效显示区的遮光层以及正对所述第一半导体有源层的第一栅极；
在所述遮光层和所述第一栅极的上方形成第二绝缘层，并通过一次构图工艺形成贯穿于所述第一绝缘层和所述第二绝缘层的第一过孔和第二过孔，所述第一过孔和所述第二过孔分别露出所述第一半导体有源层的两侧；
在所述第二绝缘层的上方通过一次构图工艺形成通过所述第一过孔和所述第二过孔分别与所述第一半导体有源层的两侧相接触的断开的第二半导体保留图案、分别位于所述第二半导体保留图案上的第一源极和第一漏极、正对所述遮光层的第二半导体有源层、以及分别与所述第二半导体有源层的两侧相接触的第二源极和第二漏极；
在所述第一源极、所述第一漏极、所述第二源极和所述第二漏极的上方通过一次构图工艺形成保护层以及正对所述第二半导体有源层的第二栅极。
2.根据权利要求1所述的制备方法，其特征在于，在基板的上方通过一次构图工艺形成位于周边电路区的第一半导体有源层包括：
采用低温多晶硅工艺在形成有缓冲层的基板上形成多晶硅薄膜，并通过一次构图工艺使所述多晶硅薄膜形成位于所述周边电路区的多晶硅有源层，所述多晶硅有源层为所述第一半导体有源层。
3.根据权利要求1所述的制备方法，其特征在于，在所述第一绝缘层的上方通过一次构图工艺形成位于有效显示区的遮光层以及正对所述第一半导体有源层的第一栅极包括：
在所述第一绝缘层的上方形成第一金属层薄膜，通过一次构图工艺使所述第一金属层薄膜形成位于所述有效显示区的遮光层以及正对所述第一半导体有源层的第一栅极。
4.根据权利要求1所述的制备方法，其特征在于，在所述第二绝缘层的上方通过一次构图工艺形成通过所述第一过孔和所述第二过孔分别与所述第一半导体有源层的两侧相接触的断开的第二半导体保留图案、分别位于所述第二半导体保留图案上的第一源极和第一漏极、正对所述遮光层的第二半导体有源层、以及分别与所述第二半导体有源层的两侧相接触的第二源极和第二漏极包括：
在所述第二绝缘层的上方依次形成金属氧化物半导体薄膜和第二金属层薄膜；
采用半灰阶掩膜工艺使所述金属氧化物半导体薄膜形成通过所述第一过孔和所述第二过孔分别与所述第一半导体有源层的两侧相接触的断开的金属氧化物半导体保留图案、以及正对所述遮光层的金属氧化物半导体有源层，并使所述第二金属层薄膜形成分别位于所述金属氧化物半导体保留图案上的第一源极和第一漏极、以及分别与所述金属氧化物半导体有源层的两侧相接触的第二源极和第二漏极；
其中，所述金属氧化物半导体保留图案为所述第二半导体保留图案；所述金属氧化物半导体有源层为所述第二半导体有源层。
5.根据权利要求1所述的制备方法，其特征在于，在所述第一源极、所述第一漏极、所述第二源极和所述第二漏极的上方通过一次构图工艺形成保护层以及正对所述第二半导体有源层的第二栅极包括：
在所述第一源极、所述第一漏极、所述第二源极和所述第二漏极的上方依次形成保护层薄膜和第三金属层薄膜；
采用半灰阶掩膜工艺在所述保护层薄膜中形成使所述有效显示区和所述周边电路区断开的区域以形成所述保护层，并使所述第三金属层薄膜形成正对所述第二半导体有源层的第二栅极。
6.根据权利要求1-5任一项所述的制备方法，其特征在于，所述第一绝缘层和所述第二绝缘层在接触所述第一栅极和所述遮光层的一侧均为氧化硅薄膜。
7.一种阵列基板的制备方法，其特征在于，包括权利要求1-6任一项所述的薄膜晶体管的制备方法；以及，
在第二栅极的上方形成具有第三过孔的平坦层以及通过所述第三过孔与第二漏极电连接的像素电极。
8.一种阵列基板，其特征在于，包括采用权利要求1-6任一项所述的薄膜晶体管的制备方法而制得的薄膜晶体管；
第一栅极、第一半导体有源层、第一源极和第一漏极构成所述阵列基板的周边电路区的第一薄膜晶体管；
第二栅极、第二半导体有源层、第二源极和第二漏极构成所述阵列基板的有效显示区的第二薄膜晶体管。
9.根据权利要求8所述的阵列基板，其特征在于，还包括：
位于所述第二栅极上方的具有第三过孔的平坦层，以及通过所述第三过孔与所述第二薄膜晶体管的第二漏极电连接的像素电极。
10.一种显示装置，其特征在于，包括权利要求8或9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810040432.3A CN108231671B (zh) | 2018-01-16 | 2018-01-16 | 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810040432.3A CN108231671B (zh) | 2018-01-16 | 2018-01-16 | 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108231671A CN108231671A (zh) | 2018-06-29 |
| CN108231671B true CN108231671B (zh) | 2020-07-31 |
Family
ID=62640590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810040432.3A Active CN108231671B (zh) | 2018-01-16 | 2018-01-16 | 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108231671B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273409B (zh) | 2018-08-24 | 2022-01-18 | 京东方科技集团股份有限公司 | 一种显示面板、其制作方法及显示装置 |
| CN109192736A (zh) * | 2018-09-04 | 2019-01-11 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制作方法、显示装置 |
| CN111613637B (zh) | 2019-02-26 | 2022-10-28 | 京东方科技集团股份有限公司 | 一种显示基板及其不良调整方法和显示装置 |
| CN110148600A (zh) * | 2019-05-05 | 2019-08-20 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及制备方法 |
| CN111128874A (zh) * | 2019-12-18 | 2020-05-08 | 武汉华星光电半导体显示技术有限公司 | Tft阵列基板及其制备方法、oled触控显示装置 |
| CN111668238B (zh) * | 2020-06-19 | 2022-09-09 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及其制作方法 |
| WO2022061523A1 (zh) * | 2020-09-22 | 2022-03-31 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
| CN112309990B (zh) * | 2020-10-30 | 2023-03-28 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN113571531B (zh) * | 2021-07-12 | 2023-10-03 | 武汉华星光电技术有限公司 | 阵列基底及其制作方法 |
| CN113611712B (zh) * | 2021-07-29 | 2023-10-17 | 武汉华星光电技术有限公司 | 阵列基板、显示面板及其制作方法 |
| CN116487388A (zh) * | 2022-01-14 | 2023-07-25 | 京东方科技集团股份有限公司 | 阵列基板以及显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187417A (zh) * | 2011-12-30 | 2013-07-03 | 财团法人工业技术研究院 | 半导体元件及其制造方法 |
| CN103715196A (zh) * | 2013-12-27 | 2014-04-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105408813A (zh) * | 2013-08-26 | 2016-03-16 | 苹果公司 | 具有硅薄膜晶体管和半导体氧化物薄膜晶体管的显示器 |
| CN106803510A (zh) * | 2015-11-26 | 2017-06-06 | 乐金显示有限公司 | 薄膜晶体管基板、显示器及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101048965B1 (ko) * | 2009-01-22 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 유기 전계발광 표시장치 |
-
2018
- 2018-01-16 CN CN201810040432.3A patent/CN108231671B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187417A (zh) * | 2011-12-30 | 2013-07-03 | 财团法人工业技术研究院 | 半导体元件及其制造方法 |
| CN105408813A (zh) * | 2013-08-26 | 2016-03-16 | 苹果公司 | 具有硅薄膜晶体管和半导体氧化物薄膜晶体管的显示器 |
| CN103715196A (zh) * | 2013-12-27 | 2014-04-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106803510A (zh) * | 2015-11-26 | 2017-06-06 | 乐金显示有限公司 | 薄膜晶体管基板、显示器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108231671A (zh) | 2018-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108231671B (zh) | 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置 | |
| CN108231795B (zh) | 阵列基板、制作方法、显示面板及显示装置 | |
| US10312268B2 (en) | Display device | |
| US9711542B2 (en) | Method for fabricating display panel | |
| US9502436B2 (en) | Thin film transistor, array substrate and method for fabricating the same, and display device | |
| US20140120657A1 (en) | Back Channel Etching Oxide Thin Film Transistor Process Architecture | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| US10964790B1 (en) | TFT substrate and manufacturing method thereof | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| WO2018201770A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| US10263115B2 (en) | Thin film transistor and manufacturing method of the same, array substrate and display device | |
| CN103137558A (zh) | 一种tn型阵列基板及其制作方法、显示装置 | |
| US20160027797A1 (en) | Array substrate, manufacturing method thereof, and display device | |
| US6500702B2 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| US8421096B2 (en) | Pixel structure and display panel | |
| US10763283B2 (en) | Array substrate, manufacturing method thereof, display panel and manufacturing method thereof | |
| US6558992B2 (en) | Method to fabricate flat panel display | |
| KR20070068776A (ko) | 액정표시소자와 그 제조 방법 | |
| CN109119428B (zh) | Tft基板的制作方法 | |
| US8021972B1 (en) | Method of manufacturing array substrate | |
| CN109937484B (zh) | 薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法 | |
| JP2003031780A (ja) | 薄膜トランジスタパネルの製造方法 | |
| CN201251667Y (zh) | 薄膜晶体管阵列基板 | |
| US8536575B2 (en) | Pixel structure of display panel and method of fabricating the same | |
| CN111863728A (zh) | 阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |