CN107818986A - 半导体装置及其制造方法和显示设备及其制造方法 - Google Patents

半导体装置及其制造方法和显示设备及其制造方法 Download PDF

Info

Publication number
CN107818986A
CN107818986A CN201710805361.7A CN201710805361A CN107818986A CN 107818986 A CN107818986 A CN 107818986A CN 201710805361 A CN201710805361 A CN 201710805361A CN 107818986 A CN107818986 A CN 107818986A
Authority
CN
China
Prior art keywords
tft
film transistor
gated
thin film
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710805361.7A
Other languages
English (en)
Inventor
竹知和重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Original Assignee
Tianma Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017127871A external-priority patent/JP7030285B2/ja
Application filed by Tianma Japan Ltd filed Critical Tianma Japan Ltd
Publication of CN107818986A publication Critical patent/CN107818986A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及半导体装置及其制造方法和显示设备及其制造方法。半导体装置包括：绝缘基板；多晶硅层；第一栅极绝缘层；第一金属层；氧化物半导体层；第二栅极绝缘层；第二金属层；第一层间绝缘层；第三金属层；第一薄膜晶体管，其将多晶硅层用作沟道并具有源极、漏极及栅极；以及第二薄膜晶体管，其将氧化物半导体层用作沟道并具有源极、漏极及栅极，第一薄膜晶体管的栅极由第一金属层构成，第二薄膜晶体管的栅极由第二金属层构成，第一薄膜晶体管的源极和漏极以及第二薄膜晶体管的源极和漏极由第三金属层构成，第一薄膜晶体管的源极或漏极和第二薄膜晶体管的栅极相互电连接。

Description

半导体装置及其制造方法和显示设备及其制造方法
技术领域
本申请涉及半导体装置、显示设备、半导体装置的制造方法及显示设备的制造方法。
背景技术
在例如有机电致发光显示设备、液晶显示设备等显示设备中，在像素电路中使用薄膜晶体管(TFT)。薄膜晶体管的例子包括a－Si(非晶硅)薄膜晶体管、低温多晶硅(LTPS)薄膜晶体管、以及使用氧化物半导体膜的薄膜晶体管。
a－Si薄膜晶体管是在活性层中包含a－Si的薄膜晶体管。LTPS薄膜晶体管是在活性层中包含LTPS的薄膜晶体管。氧化物薄膜晶体管是在活性层中包含氧化物半导体的薄膜晶体管。
在此，对LTPS薄膜晶体管和氧化物薄膜晶体管之间的特性进行比较，观察到如下差异。LTPS薄膜晶体管需要长的沟道长度，这使占有面积增大。相比之下，氧化物薄膜晶体管可具有短的沟道长度，这使占有面积减小。LTPS薄膜晶体管在用于栅极电压的源极-漏极电流中发生滞后。相比之下，氧化物薄膜晶体管发生轻微的滞后。LTPS薄膜晶体管具有高开关性能。相比之下，氧化物薄膜晶体管具有低开关性能。
近年来，提出了如下的半导体装置：利用LTPS薄膜晶体管和氧化物薄膜晶体管这两个薄膜晶体管的特性，同时安装有LTPS薄膜晶体管和氧化物薄膜晶体管二者。例如，美国未审查专利申请公开No.2015/0055051提出了在像素电路上安装LTPS薄膜晶体管和氧化物薄膜晶体管的半导体装置、及包括该半导体装置的显示设备。
然而，在美国未审查的专利申请公开No.2015/0055051等相关技术中，LTPS薄膜晶体管的栅极绝缘层和氧化物薄膜晶体管的栅极绝缘层由同一层形成。这引起下面的问题。
在LTPS薄膜晶体管的制造步骤中，通常，在形成栅极之后，进行活性化步骤和氢化步骤。在活性化步骤或氢化步骤中，原子和分子尺寸小的氢很容易扩散到栅极绝缘层中，到达在栅极绝缘层下方形成的多晶硅膜。到达该多晶硅膜的氢使多晶硅膜或界面上的悬空键缺陷(dangling bond defects)终止。这使得LTPS薄膜晶体管的特性稳定化。同样地，通过使氢扩散，在氢化步骤中氧化物薄膜晶体管的氧化物半导体层暴露于氢气氛。氢具有还原氧化物半导体的作用。然后，在氧化物半导体内产生高密度的氧缺失。氧缺失用作供体(donor)，由此在氧化物半导体中诱导高密度载流子。这导致氧化物半导体层的电阻值降低。由此，所形成的氧化物薄膜晶体管示出了常导通(normally-on)特性。常导通表示在对晶体管的栅极不施加电压时流通漏极电流并且其保持晶体管的导通状态。在氧化物薄膜晶体管用于常导通为非优选的用途的情况下，示出常导通特性的装置将是瑕疵产品。由此，这可能导致半导体装置的生产率下降。
发明内容
本发明的一个方面是提供抑制生产率下降的半导体装置等。
根据一个方面，半导体装置包括：绝缘基板；多晶硅层，其形成在所述绝缘基板上；第一栅极绝缘层，其形成在所述多晶硅层上；第一金属层，其形成在所述第一栅极绝缘层上；氧化物半导体层，其形成在所述第一栅极绝缘层上；第二栅极绝缘层，其形成在所述氧化物半导体层上；第二金属层，其形成在所述第二栅极绝缘层上；第一层间绝缘层，其形成在所述第二金属层上；第三金属层，其形成在所述第一层间绝缘层上；第一顶栅平面型薄膜晶体管，其将所述多晶硅层用作沟道并具有源极、漏极及栅极；以及第二顶栅平面自对准型薄膜晶体管，其将所述氧化物半导体层用作沟道并具有源极、漏极及栅极，其中，所述第一顶栅平面型薄膜晶体管的栅极由所述第一金属层构成，所述第二顶栅平面自对准型薄膜晶体管的栅极由所述第二金属层构成，所述第一顶栅平面型薄膜晶体管的源极和漏极以及所述第二顶栅平面自对准型薄膜晶体管的源极和漏极由所述第三金属层构成，所述第一顶栅平面型薄膜晶体管的源极或漏极和所述第二顶栅平面自对准型薄膜晶体管的栅极相互电连接。
根据本发明的一个方面，抑制生产率的下降。
附图说明
图1是表示有机EL显示设备的概略结构的框图；
图2是表示对每个像素设置的像素驱动电路的示例的电路图；
图3是表示像素驱动电路中包括的半导体装置的结构示例的俯视图；
图4是沿图3的剖面线IV－IV剖开的剖视图；
图5是沿图3中的剖面线V－V剖开的剖视图；
图6是表示半导体装置的制造工序的流程图；
图7A至图7C是表示半导体装置的制造工序的剖视图；
图8A至图8C是表示半导体装置的制造工序的剖视图；
图9A和图9B是表示半导体装置的制造工序的剖视图；
图10A至图10C是表示根据实施方式2的半导体装置的制造工序的剖视图；
图11A至图11C是表示根据实施方式2的半导体装置的制造工序的剖视图；
图12A和图12B是表示根据实施方式2的半导体装置的制造工序的剖视图；
图13A至图13C是表示基于SIMS分析的深度方向的元素浓度的分析结果
的曲线图；
图14是表示像素驱动电路中包括的半导体装置的结构示例的俯视图；
图15是沿图14中的剖面线XV－XV剖开的剖视图；
图16是表示半导体装置的制造工序的流程图；
图17A至图17D是表示半导体装置的制造工序的剖视图；
图18A至图18C是表示半导体装置的制造工序的剖视图；
图19A和图19B是表示半导体装置的制造工序的剖视图；
图20是表示根据实施方式4的半导体装置的结构示例的剖视图；以及
图21是表示根据实施方式5的半导体装置的结构示例的剖视图。
具体实施方式
以下参照附图对实施方式进行详细说明。此外，说明书和权利要求书中的“第一”、“第二”等序数是为了明确元件之间的关系并防止元件的混淆而标注的。因此，这些序数不旨在限制元件的数量。
此外，术语“连接”表示连接的元件相互电连接。表述“电连接”也包括元件通过电极、配线、电阻或电容器等电气元件连接的情况。
表述“绝缘层上”用来明确表示层层叠的方向，不一定表示元件与绝缘层相邻。例如，表述“在第一栅极绝缘层上形成氧化物半导体层”包括第一栅极绝缘层和氧化物半导体层彼此相邻的情况、以及第一栅极绝缘层和氧化物半导体层在它们之间介入有其他层的状态下配置的情况。另外，“上方”表示图中的上方向。
图中的各构成要素的尺寸和比例为了确保图的可视性而被适当改变。另外，图中的阴影部分旨在将各构成要素相互区分，而不一定表示剖面。
表示层叠状态的剖视图用于表示层叠的顺序，而各层的厚度和尺寸以及各层之间的厚度的关系(尺寸关系)不限于图示的情况。
以下，作为半导体装置的应用例，对有机EL显示设备中的像素驱动电路进行说明。图1是表示有机EL显示设备1的概略结构的框图。有机EL显示设备1包括显示面板100和驱动电路20。
在显示面板100上显示图像。显示面板100由有源矩阵驱动。显示面板100具有像素阵列单元。像素阵列单元中包含多个像素10。像素10配置成矩阵。各像素10相当于例如红色(R)、绿色(G)、蓝色(B)及白色(W)的像素的任一个。各像素10包括有机EL元件。
像素阵列单元包括电源线VL以及多个扫描线(scan lines)SL和信号线(数据线)DL。多个扫描线SL例如沿像素阵列单元的行方向设置。多个信号线DL例如沿像素阵列单元的列方向设置。电源线VL沿各信号线DL设置。扫描线SL、信号线DL及电源线VL中的每一者的一端连接到驱动电路20。各像素10设置为与各扫描线SL和各信号线DL的交叉部相对应。
驱动电路20驱动像素阵列单元进行显示。驱动电路20包括视频信号处理电路21、时序生成电路22、扫描线驱动电路23、信号线驱动电路24以及电源线驱动电路25。
视频信号处理电路21对从外部输入的数字视频信号21A进行伽玛校正或过驱动校正。视频信号处理电路21将校正后的视频信号输出到信号线驱动电路24。
时序生成电路22基于从外部输入的同步信号20B生成控制信号22A并输出生成的控制信号22A。控制信号22A用于控制扫描线驱动电路23、信号线驱动电路24及电源线驱动电路25，使得这些电路相互协调地操作。
扫描线驱动电路23根据控制信号22A对多个扫描线SL依次施加扫描线电压。扫描线电压的施加允许依次选择像素10。
信号线驱动电路24根据控制信号22A，生成与从视频信号处理电路21输入的视频信号相对应的模拟视频信号。生成的模拟视频信号施加于各信号线DL。
电源线驱动电路25根据控制信号22A对多个电源线VL依次施加电源电压。电源电压控制各有机EL元件的发光和消光。
驱动电路20如下控制各像素10。根据从扫描线驱动电路23输出的控制信号22A，选择像素10。向所选择的像素写入基于从信号线驱动电路24输出的模拟视频信号的视频信号电压。此外，视频信号的写入表示在下述的驱动晶体管的栅极和源极之间施加预定的电压。
图2是表示对每个像素设置的像素驱动电路的示例的电路图。像素驱动电路包括作为发光元件的有机EL元件14、第一晶体管11、第二晶体管12以及存储电容器13。有机EL元件14的阳极连接到第二晶体管12的源极和存储电容器13的一端。有机EL元件14的阴极连接到电源接地端。存储电容器13的另一端连接到第一晶体管11的漏极。存储电容器13的另一端也连接到第二晶体管12的栅极。第二晶体管12的漏极连接到电源线VL。第一晶体管11的源极连接到信号线DL。第一晶体管11的栅极连接到扫描线SL。
第一晶体管11是用于选择像素的开关薄膜晶体管。第二晶体管12是用于使有机EL元件14发光所需的电流流通的驱动薄膜晶体管。关于写入，当连接到扫描线SL的第一晶体管11的栅极接通时，信号线DL被纳入像素内，同时电压被写入存储电容器13。即使第一晶体管11的栅极断开时，写入存储电容器中的电压也控制第二晶体管12、使设定值的电流流入有机EL元件14。由此，直至进行下一次写入为止，维持有机EL元件14的操作状态。
如上所述，在像素驱动电路中，第一晶体管11优选地具有高开关性能。而且，优选地，第二晶体管12的源极-漏极电流的特性相对于栅极电压的滞后较少。因此，在以下的实施方式中，第一晶体管11设为LTPS薄膜晶体管，而第二晶体管12设为氧化物薄膜晶体管。
实施方式1
图3是表示像素驱动电路中包括的半导体装置10的结构示例的俯视图。图4是沿图3中的剖面线IV－IV剖开的剖视图。半导体装置110包括绝缘基板101、多晶硅层111、第一栅极绝缘层102、第一金属层103、氧化物半导体层121、第二栅极绝缘层104、第二金属层105、层间绝缘层106以及第三金属层107。
在半导体装置110中，在绝缘基板101的上表面上按照上述的顺序形成各层。即，在绝缘基板101上形成多晶硅层111。在多晶硅层111上形成第一栅极绝缘层102。在第一栅极绝缘层102上形成第一金属层103和氧化物半导体层121。在第一金属层103和氧化物半导体层121上形成第二栅极绝缘层104。在第二栅极绝缘层104上形成第二金属层105。在第二金属层105上形成层间绝缘层106。在层间绝缘层106上形成第三金属层107。
绝缘基板101由具有绝缘性和透光性的材料形成。具有绝缘性和透光性的材料例如是玻璃。绝缘基板101具有板状形状。绝缘基板101例如是玻璃板。多晶硅层111是由多晶硅、例如低温多晶硅(LTPS)构成的层。第一栅极绝缘层102、第二栅极绝缘层104以及层间绝缘层106由绝缘材料形成。绝缘材料例如可以是氧化硅或氮化硅。第一金属层103、第二金属层105以及第三金属层107由导电性金属形成。导电性金属例如可以是铝、钽、钼钽或钼钨。氧化物半导体层121是包含氧化物半导体的层。氧化物半导体例如是InGaZnO。
在半导体装置110中，形成第一晶体管11和第二晶体管12。第一晶体管11和第二晶体管12排列在扫描线SL的配线方向。第一晶体管11将多晶硅层111用作沟道。以下，也将多晶硅层111称作沟道111。栅极112由第一金属层103构成。即，与沟道111相对的第一金属层103的一部分用作第一晶体管11的栅极112。第一晶体管11的源极113和漏极114由第三金属层107构成。即，源极113是第三金属层107的一部分。源极113经由接触孔1131电连接到沟道111。同样地，漏极114是第三金属层107的一部分。漏极114经由接触孔1141电连接到沟道111。第一晶体管11是顶栅平面型薄膜晶体管。
第二晶体管12将氧化物半导体层121用作沟道。栅极122由第二金属层105构成。即，与氧化物半导体(沟道)121相对的第二金属层105的一部分用作栅极122。第二晶体管12的源极123和漏极124由第三金属层107构成。第二晶体管12是顶栅平面自对准型薄膜晶体管。
在扫描线SL的配线方向上，在第一晶体管11和第二晶体管12之间形成存储电容器13。图5是沿图3的剖面线V－V剖开的剖视图。存储电容器13包括下侧电极131和上侧电极132。下侧电极131由第二金属层105构成。包括下侧电极131的第二金属层105具有L字形翻转的平面形状(倒L字形)。沿信号线DL的配线方向延伸的倒L字形部分的一部分相当于第二晶体管12的栅极122。沿扫描线SL的配线方向延伸的倒L字形部分的一部分相当于存储电容器13的下侧电极131。从下侧电极131延伸到第一晶体管11的部分经由接触孔1311连接到第一晶体管11的漏极114。上侧电极132由第三金属层107构成。上侧电极132与第二晶体管12的源极123一体化。与上侧电极132一体化的第三金属层107的一部分设有用于将有机EL元件14的阳极与上侧电极132电连接的接触孔141。
信号线DL由第三金属层107构成。信号线DL与第一晶体管11的源极113相互一体化。扫描线SL由第一金属层103构成。第一金属层103的一部分具有在与扫描线SL的配线方向交叉的方向上延伸的部分。该部分连接第一晶体管11的栅极112和扫描线SL。电源线VL由第三金属层107构成。电源线VL与第二晶体管12的漏极124一体化。
现在对半导体装置110的制造工序进行说明。图6是表示半导体装置110的制造工序的流程图。图7A至图7C、图8A至图8C和图9A至图9B是表示半导体装置110的制造工序的剖视图。图7A至图7C、图8A至图8C和图9A至图9B的剖面与图4的剖面相同。用于形成第一晶体管11的多晶硅制造过程(LTPS过程)和用于形成第二晶体管12的氧化物半导体制造过程同时且并行地进行。图6中并排示出的步骤暗示它们同时进行。图7A至图7C、图8A至图8C和图9A至图9B表示图6中的各步骤之后的完成状态。图6中所示的工序的一部分之后得到的结构将不在图7A至图7C、图8A至图8C和图9A至图9B中示出。
首先，准备绝缘基板101。在绝缘基板101上形成多晶硅层111(步骤S1)。在步骤S1中，在绝缘基板101上通过例如化学气相沉积(CVD)法沉积a－Si。a－Si通过准分子激光退火(ELA)而结晶化从而形成多晶硅。之后，进行包括光刻胶步骤和蚀刻步骤的成岛(Island)步骤。通过进行这些步骤，具有预定的表面积的岛状的多晶硅层111完成。因此，获得图7A所示的状态。
在绝缘基板101和多晶硅层111上形成第一栅极绝缘层102(步骤S2)。因此，获得图7B所示的状态。在第一栅极绝缘层102上形成第一晶体管11的栅极112(步骤S3)。在步骤S3中，使用溅射法等来沉积第一金属层103。第一金属层103由钼(Mo)或诸如钼钽(MoTa)或钼钨(MoW)等钼的合金构成。以下，通过光刻胶步骤，形成岛状的栅极112。由此，获得图7C所示的状态。
将杂质掺入多晶硅层111中(步骤S4)。在步骤S4中，将栅极112用作掩膜的同时，对多晶硅层111进行杂质掺杂。接下来，进行多晶硅层111的活性化(步骤S5)。在步骤S5中，加热多晶硅层111。加热例如在电炉中进行。另外，对于加热，也可以采用使用准分子激光的退火。加热在不使绝缘基板101变形的温度下进行。例如，在300℃至600℃的范围内选择加热温度。
进行多晶硅层111的氢化(步骤S6)。例如，在步骤S6中，进行等离子体氢化。即，使包含氢的气体流入到被真空泵减压到1托(Torr)或更小压力的容器中，从而通过高频放电等生成氢等离子体，其中多晶硅层111受到加热处理。
在第一栅极绝缘层102上形成氧化物半导体层121(步骤S7)。在步骤S7中，沉积氧化物半导体。在沉积的氧化物半导体膜上进行成岛步骤。氧化物半导体例如可以是IGZO，IGZO是铟、镓、锌、氧等的化合物。可采用由铟(In)、锡(Sn)、锌(Zn)以及氧(O)构成的氧化物半导体。由此，获得图8A所示的状态。
形成第二栅极绝缘层104(步骤S8)。由此，获得图8B所示的状态。第二栅极绝缘层104的一部分形成在栅极112和氧化物半导体层121上。第二栅极绝缘层104的其他部分形成在第一栅极绝缘层102上。
在第二栅极绝缘层104上形成第二晶体管12的栅极122(步骤S9)。在步骤S9中，使用溅射法等来沉积第二金属层105。第二金属层105由钼(Mo)或者诸如钼钽(MoTa)、钼钨(MoW)等的钼的合金构成。之后，通过光刻胶步骤，形成岛状的栅极122。由此，获得图8C所示的状态。
形成层间绝缘层106(步骤S10)。由此，获得图9A所示的状态。层间绝缘层106的一部分形成在栅极122上。层间绝缘层106的其他部分形成在第一栅极绝缘层102上。
形成多晶硅层111的接触孔1131、1141和氧化物半导体层121的接触孔1231、1241(步骤S11)。接触孔1131和1141是从层间绝缘层106的上表面延伸至多晶硅层111的上表面的孔。接触孔1231和1241是从层间绝缘层106的上表面延伸至氧化物半导体层121的上表面的孔。
在层间绝缘层106上形成第一晶体管11的源极113和漏极114以及第二晶体管12的源极123和漏极124(步骤S12)。源极113和漏极114分别经由接触孔1131和1141连接到多晶硅层111。源极123和漏极124分别经由接触孔1231和1241连接到氧化物半导体层121。在步骤S12中，使用溅射法等沉积第三金属层107。第三金属层107由钼(Mo)或者诸如钼钽(MoTa)、钼钨(MoW)等的钼的合金构成。之后，通过光刻胶步骤，形成源极113、漏极114、源极123以及漏极124。由此，获得图9B所示的状态。
如上所述，由于扫描线SL是第一金属层103的一部分，因此在步骤S3中形成扫描线SL。另外，由于存储电容器13的下侧电极131是第二金属层105的一部分，因此在步骤S9中形成下侧电极131。另外，由于信号线DL和电源线VL是第三金属层107的一部分，因此在步骤S12中形成信号线DL和电源线VL。电源线VL与漏极124一体化。
实施方式2
在本实施方式中，对在第一栅极绝缘层102或氧化物半导体层121的界面附近形成氢浓度局部较高的区域的结构进行说明。
图10A至图10C、图11A至图11C和图12A至图12B是表示根据实施方式2的半导体装置110的制造工序的剖视图。与实施方式1相同，在绝缘基板101上形成多晶硅层111(图10A)，之后，在绝缘基板101和多晶硅层111上形成第一栅极绝缘层102(图10B)。在实施方式2中，第一栅极绝缘层102由SiOx构成。
在第一栅极绝缘层102上形成第一晶体管11的栅极112，进行与上述相同的步骤S4和S5，然后进行氢化步骤(图10C)。在氢化步骤中，使用处理温度为390℃、氢气压力为400Pa、RF电力密度为1.3W/cm2的氢等离子体，同时照射氢等离子体的时间(氢化处理时间)设为15分钟或30分钟。
在氢化步骤后，溅射并图案化作为氧化物半导体层121的IGZO，从而形成IGZO层。在本实施方式中，通过溅射法将作为氧化物半导体层121的IGZO沉积为具有70nm的膜厚。之后，在大气压下，在400℃下进行退火1小时(图11A)。如图11A所示，在不存在栅极112以及与栅极112相同的水平面的层的平面上，在第一栅极绝缘层102或氧化物半导体层121的界面附近形成氢浓度高的区域。推测这种层结构的产生是由于栅极112以及与栅极112相同水平面的层难以透过氢等离子体。
氢浓度高的区域由氢浓度高的第一栅极绝缘层211和氢浓度高的氧化物半导体层212构成。在此，氢浓度高的第一栅极绝缘层211形成在第一栅极绝缘层102内的与氧化物半导体层121的界面附近，表示氢浓度局部最大(局部最大化)的区域(层)。此外，氢浓度高的氧化物半导体层212形成在氧化物半导体层121内的与第一栅极绝缘层102的界面附近，表示氢浓度局部最大(局部最大化)的区域(层)。
此外，氢浓度高的区域根据第一栅极绝缘层102的材料、氧化物半导体层121的材料以及氢化处理的条件，可由氢浓度高的第一栅极绝缘层211和氢浓度高的氧化物半导体层212的任一者构成。
接下来，以与实施方式1相同的步骤，形成第二栅极绝缘层104(图11B)，并在第二栅极绝缘层104上形成第二晶体管12的栅极122(图11C)。
另外，在第二栅极绝缘层104和栅极122上形成层间绝缘层106(图12A)，并在层间绝缘层106上形成第一晶体管11的源极113和漏极114以及第二晶体管12的源极123和漏极124(图12B)。
本发明人为了明确氢浓度的详细的分布，通过二次离子质谱(SIMS)法测量了从氢化步骤后的氧化物半导体层121的表面朝向第一栅极绝缘层102的深度方向上的氢浓度分布。用于测量的SIMS分析装置是PHI ADEPT1010。为了分析，使用加速到3keV的基于Cs离子(Cs+)的离子束。
图13A至图13C示出了表示基于SIMS分析的深度方向上的元素浓度的分析结果的曲线图。图13A是作为比较例示出的氢等离子体处理时间为零的样本的分析结果。图13B表示氢等离子体处理时间为15分钟的样本，图13C表示氢等离子体处理时间为30分钟的样本。各曲线图中的横轴表示表面在深度方向上的距离，左侧纵轴表示氢浓度，右侧纵轴是Si和InO的计数。由Si和InO的计数的分布能够区分IGZO层和SiOx层的界面。由此，可推测在Si的计数和InO的计数彼此相交的附近的深度存在有IGZO层和SiOx层的界面。在表面附近处，氢、Si、InO均表现出高值。这可能是由测量时的污染引起的，因此从以下的说明中排除。
进行了氢化处理的图13B和图13C分别示出氢浓度大于或等于1×1020cm-3的氢浓度极高的一个峰值。另外，显而易见的是，峰值存在于超过40nm的厚度处。峰值是大于或等于例如IGZO层或SiOx层的层中的典型的氢浓度的值(1×1020cm-3～2×1020cm-3)的10倍的值。
另外，氢浓度的峰值对应于Si的计数和InO的计数相交的区域附近的深度。因此，氢浓度高的氧化物半导体层212(IGZO层)和氢浓度高的第一栅极绝缘层211(SiOx层)的界面附近的区域具有高的氢浓度。进一步发现，氢浓度在深度方向上的分布的峰值存在于最大值附近的大约40nm的厚度处。
另一方面，未进行氢化处理的图13A示出在氧化物半导体层212(IGZO层)和第一栅极绝缘层102(SiOx层)的界面的附近不存在氢浓度的峰值，因此既不存在氢浓度高的第一栅极绝缘层211也不存在氢浓度高的氧化物半导体层212。
另外，测量这些样本中的氧化物半导体层(包括氢浓度高的氧化物半导体层)的片材电阻的结果是，未进行氢化处理的样本的片材电阻为1.90×108Ω/sq，进行了15分钟的氢化处理的样本的片材电阻为8.09×107Ω/sq，进行了30分钟的氢化处理的样本的片材电阻为3.33×106Ω/sq。从这些结果可知，随着氢化处理时间增加，片材电阻减小。
氧化物半导体层的片材电阻值降低的可能的原因如下。由于氢的还原作用，在氢浓度高的氧化物半导体层212中形成氧缺失。其结果，可推测在氢浓度高的氧化物半导体层212中产生载流子，使得片材电阻值降低。因此，根据氢浓度，片材电阻值能够变化。
测量在图13A至图13C的处理条件下制备的IGZO－TFT的Id-Vg特性，而获得在图13A和图13B的条件下栅极电压逐渐增加时在大约0V下的漏极电流(Id)开始增加(晶体管接通)这样的特性。另一方面，在图13C的条件下，获得栅极电压在大约-7V下的接通晶体管这样的特性。推测在图13C的条件下的TFT特性主要是由氢浓度高的氧化物半导体层中的过剩载流子的产生而引起的。
在将图13C的条件下制备的晶体管用作开关元件的情况下，栅极电压为0V时的漏极电流值过高以至于不能确保晶体管的充分的接通/断开比。因此，这种晶体管难以用作开关元件。
从附加的实验得到以下的认知。在通过SIMS测量观察到的深度方向上的氢浓度分布中，当氢浓度的峰值大于或等于1×1022cm-3时，TFT开始接通的栅极电压小于或等于-15V，因此TFT不能用作开关元件。
在本条件下，为了使作为第一晶体管11的多晶硅(LTPS)TFT以优选的方式操作，氢化处理所需时间大于或等于15分钟。氢化处理时间为零的图13A的条件下制备的第一晶体管11是有瑕疵的，但是图13B和图13C的条件下制备的第一晶体管11具有优选的TFT特性。
因此，为了将作为第一晶体管11的多晶硅薄膜晶体管和作为第二晶体管12的IGZO-TFT用作开关元件，期望地，SiOx层和IGZO层的界面附近的氢浓度的峰值大于或等于1×1021cm-3且小于1×1022cm-3。当基础氢浓度恒定(1×1020cm-3)时，期望地，氢浓度的峰值大于或等于10倍且小于100倍。
更优选地，SiOx层和IGZO层的界面附近的氢浓度的峰值期望地大于或等于1×1021cm-3且小于8×1021cm-3。当基础氢浓度恒定(1×1020cm-3)时，氢浓度的峰值期望地大于或等于10倍且小于80倍。当氢浓度的峰值在前述的条件下时，可以使第一晶体管11和第二晶体管12的TFT特性两者均变得优选。
根据本实施方式，实现以下的效果。在形成第一晶体管11的步骤中包括的氢化步骤(步骤S6)之后，形成用作第二晶体管12的沟道的氧化物半导体层121(步骤S7)。这可以减小氧化物半导体层121暴露于氢等离子体的可能性。如果氧化物半导体层121暴露于氢等离子体，则氧化物半导体层121中包含的氧与氢反应。然后，氧化物半导体层121中包含的氧气量减少。这使得氧化物半导体层121的电阻减小，从而使第二晶体管12具有常导通特性。但是，根据本实施方式，氧化物半导体层121暴露于氢等离子体的可能性减小，由此抑制氧化物半导体层121的特性劣化。因此，能够抑制第二晶体管12具有常导通特性。在氧化物薄膜晶体管用于常导通为非优选的用途的情况下，示出常导通特性的装置将是瑕疵产品。但是，根据本实施方式，可防止第二晶体管14具有常导通特性，这抑制半导体装置110的生产率下降。
实施方式3(旧实施方式2)
本实施方式涉及在第一栅极绝缘层102和第二栅极绝缘层1042之间形成第二层间绝缘层1041的结构。图14是表示像素驱动电路中包括的半导体装置110的结构示例的俯视图。图15是沿图14中的剖面线XV－XV剖开的剖视图。在图14和图15中，与图3和图4中所示的实施方式1的构成部件相似的构成部件由相同的附图标记表示，并在此省略说明。
在本实施方式中，如图15所示，在第一栅极绝缘层102和第一金属层103上形成第二层间绝缘层1041。在第二层间绝缘层1041上形成氧化物半导体层121。在第二层间绝缘层1041和氧化物半导体层121上形成第二栅极绝缘层1042。另外，在第二栅极绝缘层1042上形成第二金属层105。在第二层间绝缘层1041上形成第二晶体管12中的氧化物半导体层121。氧化物半导体层121和源极123经由接触孔1231相互电连接。氧化物半导体层121和漏极124经由接触孔1241相互电连接。在本实施方式中，第二晶体管12是顶栅平面自对准型薄膜晶体管。
现在对半导体装置110的制造工序进行说明。图16是表示半导体装置110的制造工序的流程图。图17A至图17D、图18A至图18C和图19A至图19B是表示半导体装置110的制造工序的剖视图。图17A至图17D、图18A至图18C和图19A至图19B中的剖面与图15中的剖面相似。在图16中，与图6相似的工序由相同的步骤编号表示，并不再进行说明。对于图17A至图17D、图18A至图18C和图19A至图19B，在此不再说明与图7A至图7C、图8A至图8C和图9A至图9B相似的细节。
在本实施方式中，将第一晶体管11中包括的多晶硅层111氢化(步骤S6)之后，形成第二层间绝缘层1041(步骤S13)。由此，获得图17D所示的状态。
在第二层间绝缘层1041上形成氧化物半导体层121(步骤S7)。由此，获得图18A所示的状态。形成第二栅极绝缘层1042(步骤S8)。由此，获得图18B所示的状态。执行步骤S10至S11以达到图19B所示的状态。
本实施方式除实施方式1中产生的效果以外，还实现以下的效果。在多晶硅层111被氢化(步骤S6)之后，形成第二层间绝缘层1041(步骤S13)。即使用于氢化的氢例如通过附着于第一栅极绝缘层102的表面而残留，氢也被第二层间绝缘层1041阻隔。其结果，氢几乎不扩散到氧化物半导体层121内。这能够抑制氧化物半导体层121的特性劣化。
实施方式4
实施方式4是基于实施方式2的具体例。在本实施方式中，第一栅极绝缘层112和层间绝缘层106由SiOx构成。图16中的氢化步骤(步骤S6)的具体的处理条件设为使用处理温度为390℃、氢气压力为400Pa、RF电力密度为1.3W/cm2的氢等离子体，照射氢等离子体的时间(氢化处理时间)设为15分钟。
图20是表示根据实施方式4的半导体装置110的结构示例的剖视图。如图20所示，氢浓度局部较高的区域在第一栅极绝缘层102和第二层间绝缘层1041之间形成为氢浓度高的第一栅极绝缘层213。
该氢浓度高的第一栅极绝缘层213中的氢浓度及其结构的细节通过下述的实验和分析来研究。在实验中，在绝缘基板101上沉积SiOx膜作为第一栅极绝缘层102之后，形成栅极112，注入杂质，并进行活性化步骤。之后，进行氢化步骤。接下来，使用纯净水清洗之后，利用等离子体CVD法在基板温度200℃下将SiOx沉积为200nm的膜厚作为第二层间绝缘层1041。
在不存在栅极112和与栅极112相同的水平面的层的区域中也观察高氢浓度的第一栅极绝缘层213。
使用如上所述制备的样本，利用SIMS法测量从由SiOx构成的第二层间绝缘层1041的表面到由SiOx构成的第一栅极绝缘层102的内部的在深度方向上的氢浓度分布，以发现在第一栅极绝缘层102和第二层间绝缘层1041的界面区域中存在局部氢浓度较高的区域。
发现该区域中的氢浓度的峰值相当于大于或等于1×1021cm-3，其值大于或等于第一栅极绝缘层102(SiOx)或第二层间绝缘层1041(SiOx)中的典型的氢浓度(1×1020cm-3至2×1020cm-3)的值的10倍。
根据本实施方式，第二晶体管12不受氢浓度影响，并且可以以优选的方式操作。
实施方式5
在实施方式5中，描述了在图16所示的制造工序中步骤S6的氢化步骤和形成步骤S13的第二层间绝缘层1041的步骤相互切换的实施例。
图21是表示根据实施方式5的半导体装置110的结构示例的剖视图。如图21所示，氢浓度高的区域存在于第二层间绝缘层1041和氧化物半导体层121的界面。在形成第二晶体管12的源极123和漏极124之后，形成IGZO作为氧化物半导体层121，之后在400℃下在大气压下进行退火1小时。
由此，形成作为氢浓度局部较高的层间绝缘层区域的高氢浓度第二层间绝缘层214、以及作为氢浓度局部较高的氧化物半导体区域的高氢浓度氧化物半导体层212。
对这种样本中的氧化物半导体层121和第二层间绝缘层1041之间的接触部分进行SIMS分析。其结果，发现，从IGZO的表面到SiOx膜内部的在深度方向上的氢浓度分布在氧化物半导体层121和第二层间绝缘层1041的界面区域中具有氢浓度变高的峰值，该峰值的氢浓度大于或等于第二层间绝缘层1041和氧化物半导体层121的内部区域中的典型的氢浓度的10倍。
还发现，当第二层间绝缘层1041和氧化物半导体层121的界面区域中的峰值氢浓度小于1×1022cm-3时，可将氧化物半导体TFT用作开关元件。
根据实施方式1，如图8A的步骤S7所示，需要在形成有栅极112的第一栅极绝缘层102上沉积氧化物半导体膜，并将该氧化物半导体膜图案化为期望的形状。因此，需要仅蚀刻氧化物半导体膜而不蚀刻之前形成的栅极的选择性蚀刻。另一方面，根据实施方式3，不在已经形成有用作栅极112的第一金属层103的第二栅极绝缘层1042上沉积氧化物半导体。因此，不需要通过选择性蚀刻形成氧化物半导体层121。在选择性蚀刻中，蚀刻剂可能使第一金属层103的特性劣化。但是，根据本实施方式，不需要选择性蚀刻，由此能够抑制第一金属层103的特性劣化。
如上所述的实施例不限于这些实施方式。例如，如图5所示的实施方式1的处理，对绝缘层进行了氢化步骤之后，在其上沉积氧化物半导体层使其与进行了氢化步骤的绝缘层接触的步骤可产生类似的效果。
即，绝缘层的界面区域或氧化物半导体层的界面区域中局部最大的氢浓度大于或等于绝缘层的内部区域和氧化物半导体层的内部区域中的氢浓度的10倍。如果绝缘层的界面区域和氧化物半导体层的界面区域中局部最大的氢浓度小于1×1022cm-3，则可得到第一晶体管和第二晶体管均优选的TFT特性。
实施方式1至实施方式5的处理不限于本实施方式的处理条件。例如，在对绝缘层进行氢化步骤之后沉积层间绝缘层，并在该层间绝缘层上沉积氧化物半导体层的步骤中可以得到半导体装置。
即，当绝缘层的界面区域或者层间绝缘层的界面区域中局部最大的氢浓度大于或等于绝缘层的内部区域和层间绝缘层的内部区域中的氢浓度的10倍，并且绝缘层的界面区域和层间绝缘层的界面区域中局部最大的氢浓度小于1×1022cm-3时，可获得第一晶体管和第二晶体管均优选的TFT特性。
各实施方式中描述的技术特征(构成要素)可相互组合，并且这种组合可形成新的技术特征。应该理解的是，在此公开的实施方式的各个方面是示例性的，而非限制性的。由于本发明的范围由所附权利要求书限定，而不由其之前的说明限定，因此落在权利要求书的边界和界限内或这种边界和界限的等效物内的所有的变更旨在被权利要求书涵盖。
需要注意的是，如本文和所附权利要求书中使用的，单数形式的“一”和“该”包括复数指代，除非文中明确表示并非如此。

Claims (21)

1.一种半导体装置，包括：
绝缘基板；
多晶硅层，所述多晶硅层形成在所述绝缘基板上；
第一栅极绝缘层，所述第一栅极绝缘层形成在所述多晶硅层上；
第一金属层，所述第一金属层形成在所述第一栅极绝缘层上；
氧化物半导体层，所述氧化物半导体层形成在所述第一栅极绝缘层上；
第二栅极绝缘层，所述第二栅极绝缘层形成在所述氧化物半导体层上；
第二金属层，所述第二金属层形成在所述第二栅极绝缘层上；
第一层间绝缘层，所述第一层间绝缘层形成在所述第二金属层上；
第三金属层，所述第三金属层形成在所述第一层间绝缘层上；
第一顶栅平面型薄膜晶体管，所述第一顶栅平面型薄膜晶体管将所述多晶硅层用作沟道并具有源极、漏极及栅极；以及
第二顶栅平面自对准型薄膜晶体管，所述第二顶栅平面自对准型薄膜晶体管将所述氧化物半导体层用作沟道并具有源极、漏极及栅极，其中，
所述第一顶栅平面型薄膜晶体管的栅极由所述第一金属层构成，
所述第二顶栅平面自对准型薄膜晶体管的栅极由所述第二金属层构成，
所述第一顶栅平面型薄膜晶体管的源极和漏极以及所述第二顶栅平面自对准型薄膜晶体管的源极和漏极由所述第三金属层构成，以及
所述第一顶栅平面型薄膜晶体管的源极或漏极和所述第二顶栅平面自对准型薄膜晶体管的栅极相互电连接。
2.根据权利要求1所述的半导体装置，其中，
在所述第一栅极绝缘层和所述氧化物半导体层的界面区域上形成氢浓度变得局部最大的高氢浓度区域。
3.根据权利要求2所述的半导体装置，其中，
所述高氢浓度区域中的氢浓度大于或等于所述第一栅极绝缘层的内部区域或所述氧化物半导体层的内部区域中的氢浓度的10倍且小于所述第一栅极绝缘层的内部区域或所述氧化物半导体层的内部区域中的氢浓度的100倍。
4.根据权利要求2所述的半导体装置，其中，
所述高氢浓度区域中的氢浓度大于或等于1×1021cm-3且小于1×1022cm-3。
5.根据权利要求1所述的半导体装置，其中，
在所述第一栅极绝缘层和所述第二栅极绝缘层之间形成第二层间绝缘层，以及
所述氧化物半导体层形成在所述第二层间绝缘层上。
6.根据权利要求5所述的半导体装置，其中，
在所述第一栅极绝缘层和所述第二层间绝缘层的界面区域上形成氢浓度变得局部最大的高氢浓度区域。
7.根据权利要求6所述的半导体装置，其中，
所述高氢浓度区域中的氢浓度大于或等于所述第一栅极绝缘层的内部区域或所述第二层间绝缘层的内部区域中的氢浓度的10倍且小于所述第一栅极绝缘层的内部区域或所述第二层间绝缘层的内部区域中的氢浓度的100倍。
8.根据权利要求6所述的半导体装置，其中，
所述高氢浓度区域中的氢浓度大于或等于1×1021cm-3且小于1×1022cm-3。
9.根据权利要求5所述的半导体装置，其中，
在所述第二层间绝缘层和所述氧化物半导体层的界面区域上形成氢浓度变得局部最大的高氢浓度区域。
10.根据权利要求9所述的半导体装置，其中，
所述高氢浓度区域中的氢浓度大于或等于所述第二层间绝缘层的内部区域或所述氧化物半导体层的内部区域中的氢浓度的10倍且小于所述第二层间绝缘层的内部区域或所述氧化物半导体层的内部区域中的氢浓度的100倍。
11.根据权利要求9所述的半导体装置，其中，
所述高氢浓度区域中的氢浓度大于或等于1×1021cm-3且小于1×1022cm-3。
12.一种显示设备，包括：
根据权利要求1至11中任一项所述的半导体装置；以及
发光元件，
其中，所述第二顶栅平面自对准型薄膜晶体管将驱动电流供应给所述发光元件，并且
所述第一顶栅平面型薄膜晶体管控制所述第二顶栅平面自对准型薄膜晶体管的栅极电压。
13.根据权利要求12所述的显示设备，包括：
数据线，所述数据线将电压施加于所述第一顶栅平面型薄膜晶体管的源极或漏极；以及
电源线，所述电源线将电源电压施加于所述第二顶栅平面自对准型薄膜晶体管，其中，
所述数据线和所述电源线由所述第三金属层形成。
14.根据权利要求12或13所述的显示设备，包括：
扫描线，所述扫描线将电压施加于所述第一顶栅平面型薄膜晶体管的栅极，其中，
所述扫描线由所述第一金属层形成。
15.一种半导体装置的制造方法，包括以下步骤：
准备绝缘基板；
形成第一顶栅平面型薄膜晶体管，所述形成第一顶栅平面型薄膜晶体管的步骤包括在所述绝缘基板上形成包含多晶硅的第一沟道半导体层的步骤以及将所述第一沟道半导体层氢化的步骤；以及
形成第二顶栅平面自对准型薄膜晶体管，所述形成第二顶栅平面自对准型薄膜晶体管的步骤包括在将所述第一沟道半导体层氢化的步骤之后在所述绝缘基板上形成包含氧化物半导体的第二沟道半导体层的步骤。
16.根据权利要求15所述的半导体装置的制造方法，其中，
所述形成所述第一顶栅平面型薄膜晶体管的步骤包括以下步骤：
在形成所述第一沟道半导体层的步骤之后形成第一栅极绝缘层；
在所述第一栅极绝缘层上形成包含栅极的第一金属层；以及
在将所述第一沟道半导体层氢化的步骤之后形成包含源极和漏极的第三金属层，以及
所述形成所述第二顶栅平面自对准型薄膜晶体管的步骤包括：
在形成所述第二沟道半导体层的步骤之后，通过进行形成第二金属层的步骤，形成栅极；以及
通过形成所述第三金属层的步骤，形成源极和漏极。
17.一种半导体装置的制造方法，包括以下步骤：
准备绝缘基板；
形成第一顶栅平面型薄膜晶体管，所述形成第一顶栅平面型薄膜晶体管的步骤包括在所述绝缘基板上形成包含多晶硅的第一沟道半导体层的步骤和将所述第一沟道半导体层氢化的步骤；以及
形成第二顶栅平面自对准型薄膜晶体管，所述形成第二顶栅平面自对准型薄膜晶体管的步骤包括在将所述第一沟道半导体层氢化的步骤之后在所述绝缘基板上形成包含氧化物半导体的第二沟道半导体层的步骤，其中，
所述形成所述第一顶栅平面型薄膜晶体管的步骤包括形成用于对栅极施加电压的扫描线的步骤、以及形成用于对源极或漏极施加电压的数据线的步骤，以及
所述形成所述第二顶栅平面自对准型薄膜晶体管的步骤包括形成用于对源极或漏极施加电源电压的电源线的步骤。
18.根据权利要求17所述的半导体装置的制造方法，其中，
所述形成所述第一顶栅平面型薄膜晶体管的步骤包括以下步骤：
在所述形成所述第一沟道半导体层的步骤之后形成第一栅极绝缘层；
在所述第一栅极绝缘层上形成包括所述第一顶栅平面型薄膜晶体管的栅极的第一金属层；以及
在将所述第一沟道半导体层氢化的步骤之后形成包括所述第一顶栅平面型薄膜晶体管的源极和漏极的第三金属层，以及
所述形成所述第二顶栅平面自对准型薄膜晶体管的步骤包括：
在所述形成所述第二沟道半导体层的步骤之后，通过形成第二金属层的步骤，形成所述第二顶栅平面自对准型薄膜晶体管的栅极；以及
通过形成所述第一金属层的步骤形成所述第二顶栅平面自对准型薄膜晶体管的源极和漏极。
19.根据权利要求18所述的半导体装置的制造方法，其中，
所述数据线和所述电源线由所述第三金属层形成，并且
所述形成所述数据线的步骤和所述形成所述电源线的步骤包含在所述形成所述第三金属层的步骤中。
20.根据权利要求18或19所述的半导体装置的制造方法，其中，
所述扫描线由所述第一金属层构成，并且
所述形成所述扫描线的步骤包含在形成所述第一金属层的步骤中。
21.根据权利要求15至20中任一项所述的半导体装置的制造方法，其中，
氢化的步骤相当于氢等离子体处理。
CN201710805361.7A 2016-09-14 2017-09-08 半导体装置及其制造方法和显示设备及其制造方法 Pending CN107818986A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-179542 2016-09-14
JP2016179542 2016-09-14
JP2017127871A JP7030285B2 (ja) 2016-09-14 2017-06-29 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP2017-127871 2017-06-29

Publications (1)

Publication Number Publication Date
CN107818986A true CN107818986A (zh) 2018-03-20

Family

ID=61561140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710805361.7A Pending CN107818986A (zh) 2016-09-14 2017-09-08 半导体装置及其制造方法和显示设备及其制造方法

Country Status (2)

Country Link
US (2) US10797088B2 (zh)
CN (1) CN107818986A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047940A (zh) * 2019-04-03 2019-07-23 福建华佳彩有限公司 一种双沟道的tft结构
CN110600501A (zh) * 2018-06-12 2019-12-20 三星显示有限公司 有机发光二极管显示装置及形成显示装置半导体层的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504735B2 (en) 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device by high-pressure anneal and post-anneal treatment
JP7245788B2 (ja) * 2018-02-01 2023-03-24 株式会社半導体エネルギー研究所 表示装置
CN110098201A (zh) * 2019-05-16 2019-08-06 合肥京东方光电科技有限公司 晶体管器件及其制造方法、显示基板、显示装置
KR20200142631A (ko) * 2019-06-12 2020-12-23 삼성디스플레이 주식회사 디스플레이 장치
JP7461988B2 (ja) * 2022-06-22 2024-04-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155573A1 (en) * 1998-11-02 2003-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US20120286279A1 (en) * 2011-05-11 2012-11-15 Wei-Lun Hsu Thin film transistor device and manufacturing method thereof
CN103178826A (zh) * 2011-12-23 2013-06-26 株式会社半导体能源研究所 电平移位电路及半导体集成电路
US20160064465A1 (en) * 2014-08-29 2016-03-03 Lg Display Co., Ltd. Thin film transistor substrate and display using the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010074927A2 (en) * 2008-12-24 2010-07-01 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
US8940592B2 (en) * 2013-01-11 2015-01-27 Micron Technology, Inc. Memories and methods of forming thin-film transistors using hydrogen plasma doping
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN103715196B (zh) * 2013-12-27 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102424108B1 (ko) * 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155573A1 (en) * 1998-11-02 2003-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US20120286279A1 (en) * 2011-05-11 2012-11-15 Wei-Lun Hsu Thin film transistor device and manufacturing method thereof
CN103178826A (zh) * 2011-12-23 2013-06-26 株式会社半导体能源研究所 电平移位电路及半导体集成电路
US20160064465A1 (en) * 2014-08-29 2016-03-03 Lg Display Co., Ltd. Thin film transistor substrate and display using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600501A (zh) * 2018-06-12 2019-12-20 三星显示有限公司 有机发光二极管显示装置及形成显示装置半导体层的方法
CN110047940A (zh) * 2019-04-03 2019-07-23 福建华佳彩有限公司 一种双沟道的tft结构
CN110047940B (zh) * 2019-04-03 2024-04-12 福建华佳彩有限公司 一种双沟道的tft结构

Also Published As

Publication number Publication date
US10797088B2 (en) 2020-10-06
US11227879B2 (en) 2022-01-18
US20200373336A1 (en) 2020-11-26
US20180076241A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
CN107818986A (zh) 半导体装置及其制造方法和显示设备及其制造方法
CN107507841B (zh) 阵列基板及其制作方法、显示装置
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN107017287B (zh) 薄膜晶体管、显示装置及薄膜晶体管的制造方法
US8513720B2 (en) Metal oxide semiconductor thin film transistors
CN202405260U (zh) 一种有源矩阵显示器
CN106847834B (zh) 一种阵列基板及其制备方法、显示面板
EP2506308A1 (en) Amorphous oxide thin film transistor, method for manufacturing the same, and display panel
CN106558593A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN101611474B (zh) 非晶绝缘体膜和薄膜晶体管
CN104584200A (zh) 薄膜晶体管和显示装置
CN104620365A (zh) 薄膜晶体管和显示装置
CN105304500B (zh) N型tft的制作方法
CN102646683B (zh) 一种阵列基板及其制造方法
CN106783628A (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
CN106971944A (zh) 金属氧化物薄膜晶体管的制备方法及其结构
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
JP7030285B2 (ja) 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
CN104241299A (zh) 氧化物半导体tft基板的制作方法及结构
CN107818987A (zh) 半导体装置及其制造方法和显示设备及其制造方法
CN207503977U (zh) 阵列基板、显示面板及显示装置
JP7055285B2 (ja) 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20191120

Address after: 1918 Tianma Building, Liuxian Avenue, Beizhan community, Minzhi street, Longhua District, Shenzhen City, Guangdong Province

Applicant after: Tianma Microelectronics Co., Ltd.

Address before: Kanagawa Prefecture, Japan

Applicant before: Tianma Japan Corporation

TA01 Transfer of patent application right