CN105390502B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN105390502B
CN105390502B CN201510536285.5A CN201510536285A CN105390502B CN 105390502 B CN105390502 B CN 105390502B CN 201510536285 A CN201510536285 A CN 201510536285A CN 105390502 B CN105390502 B CN 105390502B
Authority
CN
China
Prior art keywords
grid
semiconductor layer
film transistor
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510536285.5A
Other languages
English (en)
Other versions
CN105390502A (zh
Inventor
吴世伦摅
白正善
李胜敏
白朱爀
申铉秀
全济勇
李道炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150113274A external-priority patent/KR102360788B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN105390502A publication Critical patent/CN105390502A/zh
Application granted granted Critical
Publication of CN105390502B publication Critical patent/CN105390502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种显示装置，包括：布置在基板的第一区域上的第一半导体层，所述第一半导体层具有多晶半导体材料，且具有第一沟道区域、第一源极区域和第一漏极区域；布置在该基板的第二区域上的第二半导体层，所述第二半导体层具有氧化物半导体材料，且具有第二沟道区域、第二源极区域和第二漏极区域；与该第一沟道区域重叠的第一栅极，且在该第一沟道区域和该第一栅极之间具有第一栅极绝缘层；与该第二沟道区域重叠的第二栅极，且在该第二沟道区域和该第二栅极之间具有该第一栅极绝缘层；覆盖该第一半导体层、该第二半导体层、该第一栅极和该第二栅极的中间绝缘层；以及布置在中间绝缘层上的第一源极、第一漏极、第二源极和第二漏极。

Description

显示装置
本申请要求分别于2014年8月29日、2014年8月29日、2014年8月29日以及2015年8月11日申请的韩国专利申请No.10-2014-0114301、No.10-2014-0114304、No.10-2014-0114308以及No.10-2015-0113274的优先权，并要求分别于2014年8月29日、2014年8月29日以及2014年8月29日申请的美国临时申请No.62/043,448、No.62/043,458以及No.62/043,478的优先权。为了所有目的将上述专利申请并入本文，如同在本文完全阐述一样。
技术领域
本发明涉及一种在同一基板上具有两个不同类型薄膜晶体管的薄膜晶体管基板，以及使用薄膜晶体管基板的显示装置。
背景技术
现今，随着信息社会的发展，对于呈现信息的显示装置的需求不断增长。因此，已经发展出多种不同的平板显示装置(FPD)，用于克服阴极射线管(CRT)的诸多缺陷，例如重量重、体积大。平板显示装置包括液晶显示装置(LCD)、等离子体显示面板(PDP)、有机发光显示装置(OLED)和电泳显示装置(ED)。
平板显示装置中的显示面板可包括薄膜晶体管基板，薄膜晶体管基板在以矩阵形式排列的每个像素区域中分配有薄膜晶体管。例如，液晶显示装置(LCD)通过利用电场控制液晶层的光透射率来呈现视频数据。对于有机发光二极管显示装置，因为其中形成有有机发光二极管，所以通过在以矩阵形式布置的每个像素中产生适当控制的光来呈现视频数据。
作为自发光显示装置，有机发光二极管显示装置具有响应速度非常快、亮度非常高且视角大的优点。使用具有优良能效的有机发光二极管的有机发光二极管显示装置(OLED)可分为无源矩阵型有机发光二极管显示装置(PMOLED)和有源矩阵型有机发光二极管显示装置(AMOLED)。
由于个人电子设备更趋于流行，对于便携式和/或可穿戴装置的开发十分积极。为了将显示装置用于便携式和/或可穿戴装置，显示装置要具有低功耗的特点。但是，利用迄今为止研发的技术难以获得具有卓越较好低功耗特性的显示装置。
发明内容
为了克服上述缺陷，本发明的目的在于提供一种用于平板显示装置的薄膜晶体管基板，其在同一基板上具有至少两个特性互不相同的薄膜晶体管。本发明的另一个目的在于提供一种用于平板显示装置的薄膜晶体管基板，其具有利用优化的制造工艺和最少化的掩模工艺制造的两个不同类型的晶体管。
为了实现上述目的，本发明提供一种显示装置，包括：布置在基板的第一区域上的第一半导体层，所述第一半导体层具有多晶半导体材料，且具有第一沟道区域、第一源极区域和第一漏极区域；布置在该基板的第二区域上的第二半导体层，所述第二半导体层具有氧化物半导体材料，且具有第二沟道区域、第二源极区域和第二漏极区域；与该第一沟道区域重叠的第一栅极，且在该第一沟道区域和该第一栅极之间具有第一栅极绝缘层；与该第二沟道区域重叠的第二栅极，且在该第二沟道区域和该第二栅极之间具有该第一栅极绝缘层；覆盖该第一半导体层、该第二半导体层、该第一栅极和该第二栅极的中间绝缘层；以及布置在中间绝缘层上的第一源极、第一漏极、第二源极和第二漏极。
在一个实施方式中，该第一半导体层、该第一栅极、该第一源极区域、该第一漏极区域、该第一源极和该第一漏极包括在第一薄膜晶体管中，且该第二半导体层、该第二栅极、该第二源极区域、该第二漏极区域、该第二源极和该第二漏极包括在第二薄膜晶体管中。
在一个实施方式中，所述显示装置还包括驱动器，其中该第一薄膜晶体管和该第二薄膜晶体管的至少之一布置在像素中，且其中该第一薄膜晶体管和该第二薄膜晶体管的至少之一布置在该驱动器中。
在一个实施方式中，该驱动器包括：输出数据电压的数据驱动器；将来自该数据驱动器的数据电压分配给数据线的多路复用器；以及输出扫描脉冲至栅极线的栅极驱动器，其中该第一薄膜晶体管和该第二薄膜晶体管的至少之一布置在该多路复用器和该栅极驱动器中的任一个中。
在一个实施方式中，该第二薄膜晶体管是用于选择像素的开关元件，且该第一薄膜晶体管是用于驱动由该第二薄膜晶体管所选择的像素中的有机发光二极管的驱动元件。
在一个实施方式中，该第一源极通过该中间绝缘层接触该第一源极区域，该第一漏极通过该中间绝缘层接触该第一漏极区域，该第二源极通过该中间绝缘层接触该第二源极区域，该第二漏极通过该中间绝缘层接触该第二漏极区域。
在一个实施方式中，该显示装置还包括：在除该第二区域以外的第一区域内，覆盖位于该中间绝缘层的下方的第一半导体层和第一栅极的下部中间绝缘层，其中该第一半导体层和该第二半导体层被布置在同一层上。
在一个实施方式中，该显示装置还包括：在除该第二区域以外的第一区域内，覆盖位于栅极绝缘层的下方的第一半导体层的下部栅极绝缘层，其中该第一半导体层和该第二半导体层被布置在同一层上。
在一个实施方式中，该显示装置还包括：在该第一半导体层上覆盖该基板的整个表面的下部栅极绝缘层，其中该第一半导体层被布置在该下部栅极绝缘层的下方，且其中该第二半导体层被布置在该下部栅极绝缘层的上方。
按照本发明的用于平板显示装置的薄膜晶体管基板以及使用薄膜晶体管基板的显示装置在同一基板上具有两个不同类型的薄膜晶体管，从而任意一种类型的薄膜晶体管的缺点可以被另一种类型的薄膜晶体管补偿。尤其是，通过具有低截止电流特性的薄膜晶体管，显示装置能具有低频驱动特性和低功耗特性。因此，可以应用于便携式和/或可穿戴设备。
附图说明
用于对本发明提供更进一步理解的附图并入本申请并且构成本申请的一部分，附图示出了本发明的多个实施方式，并与说明书一起用于解释本发明的原理。
在附图中：
图1为示出按照本发明第一实施方式的用于平板显示装置的薄膜晶体管基板的结构的截面图，在薄膜晶体管基板中形成两个不同类型薄膜晶体管。
图2为示出按照本发明第一实施方式的用于平板显示装置的薄膜晶体管基板的制造方法流程图，在薄膜晶体管基板中形成两个不同类型薄膜晶体管。
图3为示出按照本发明第二实施方式的用于平板显示装置的薄膜晶体管基板的结构的截面图，在薄膜晶体管基板中形成两个不同类型薄膜晶体管。
图4为示出按照本发明第二实施方式的用于平板显示装置的薄膜晶体管基板的制造方法流程图，在薄膜晶体管基板中形成两个不同类型薄膜晶体管。
图5为示出按照本发明第三实施方式的用于平板显示装置的薄膜晶体管基板的结构的截面图，在薄膜晶体管基板中形成两个不同类型薄膜晶体管。
图6为示出按照本发明第三实施方式的用于平板显示装置的薄膜晶体管基板的制造方法流程图，在薄膜晶体管基板中形成两个不同类型薄膜晶体管。
图7为示出按照本发明第一应用示例的显示装置的结构的框图。
图8为示出按照本发明第二应用示例的边缘场型液晶显示装置中具有氧化物半导体层的薄膜晶体管基板的平面图。
图9为示出按照本发明第二应用示例的薄膜晶体管基板沿图8中切割线I-I’获取的结构的截面图。
图10为示出按照本发明第三应用示例的有源矩阵型有机发光二极管显示装置中的一个像素的结构的平面图，其中有源矩阵型有机发光二极管显示装置具有有源开关元件例如薄膜晶体管。
图11为示出按照本发明第三应用示例的有机发光二极管显示装置沿图10中的切割线II-II’获取的结构的截面图。
图12为示出按照本发明第四应用示例的有机发光二极管显示装置的结构的放大平面图。
图13为示出按照本发明第四应用示例的有机发光二极管显示装置沿图12中的切割线III-III’获取的结构的截面图。
具体实施方式
下文中，在本说明书的范畴内，术语“在……上”的含义包括“直接在……上”以及“间接在……上”。当然，在本说明书的范畴内，术语“在……下方”包括“直接在……下方”和“间接在……下方”。
参照附图，我们将解释本发明的各个优选实施方式。在整个详细描述中，类似的参考标记指代类似的元件。但是，本发明不限于这些实施方式，而是可在不改变技术精神的前提下应用于多种修改或变形。在以下的实施方式中，为了便于解释选择元件的名称，与实际名称可能不同。
按照本发明的用于平板显示装置的薄膜晶体管基板包括位于同一基板上且布置在第一区域中的第一薄膜晶体管和布置在第二区域中的第二薄膜晶体管。基板可包括显示区域和非显示区域。在显示区域中，多个像素区域以矩阵形式排列。在一个像素区域中，布置有显示元件。在包围显示区域的非显示区域中，布置有驱动元件，用于驱动像素区域中的显示元件。
本文中，第一区域可以是非显示区域，第二区域可以是显示区域的一部分或整个部分。在此情况下，第一薄膜晶体管和第二薄膜晶体管被布置为可彼此远离。另一方面，第一区域和第二区域均可包括在显示区域中。尤其是对于在一个像素区域中布置有多个薄膜晶体管的情况而言，第一薄膜晶体管和第二薄膜晶体管可被布置为彼此靠近。
由于多晶半导体材料具有高迁移率(100cm2/Vs以上)和低能耗的特性，且具有高可靠性，因此适用于驱动器IC，例如用于驱动显示元件的栅极驱动器和/或多路复用器(MUX)。此外，也可用于布置在有机发光二极管显示装置的像素区域中的驱动薄膜晶体管。而由于氧化物半导体材料的截止电流较低，因此适用于像素区域中的开关薄膜晶体管的沟道层，其中，导通(ON)时段非常短但截止(OFF)时段很长。此外，由于截止电流较低，因此像素电压的保持时间可较长，因此优选地应用于要求低频驱动和/或低功耗的显示装置。通过配置这两个不同类型的薄膜晶体管，本发明提供一种对于便携式和/或可穿戴显示装置具有优化的功能和特性的薄膜晶体管基板。
当利用多晶半导体材料形成半导体层时，需要执行掺杂工艺和高温处理工艺。相反，当利用氧化物半导体材料形成半导体层时，需要在相对低温的处理下进行。因此，优选首先在更严格的热条件下形成多晶半导体层，然后稍晚形成氧化物半导体层。此外，为了简化制造工艺，优选地，具有多晶半导体材料的第一薄膜晶体管和具有氧化物半导体材料的第二薄膜晶体管具有相同的结构。例如，在同一层上利用相同的金属材料形成第一栅极和第二栅极。此外，在同一层上用相同的金属材料形成第一源极-漏极和第二源极-漏极。尤其是，为了同时确保这两种不同半导体材料的特性，这些薄膜晶体管优选具有顶栅结构，其中沟道区域可被精确限定。
下文中，为了方便起见，第一薄膜晶体管用于布置在非显示区域中的驱动器IC，第二薄膜晶体管用于布置在显示区域的像素区域中的显示元件。但是，它们不仅仅受限于这种情形。例如对于有机发光二极管显示装置，第一薄膜晶体管和第二薄膜晶体管布置在显示区域的一个像素区域中。具体而言，具有多晶半导体材料的第一薄膜晶体管可用于驱动薄膜晶体管，具有氧化物半导体材料的第二薄膜晶体管可用于开关薄膜晶体管。
在此期间，当栅极驱动电路(或栅极驱动器)被布置在显示基板的非显示区域内时，栅极驱动器可包括具有多晶半导体材料的C-MOS型薄膜晶体管。例如，具有多晶半导体层的P-MOS型薄膜晶体管和N-MOS型薄膜晶体管被配置在位于非显示区域内的栅极驱动器中。在此情况下，为了形成N-MOS型薄膜晶体管的低密度掺杂区域(LDD区域)，需要进行很多掩模工艺。在此，可以用具有氧化物半导体材料的薄膜晶体管代替具有多晶半导体材料的N-MOS型薄膜晶体管。这样就可以不需要LDD区域，因此能够简化和/或减少总的掩模工艺。
<第一实施方式>
参照图1，我们将解释本发明的第一实施方式。图1为示出按照本发明第一实施方式的用于平板显示装置的薄膜晶体管基板的结构的截面图，在薄膜晶体管基板中形成两个不同类型薄膜晶体管。在此，我们主要用截面图来进行解释是因为其清楚地显示了本发明的主要特征，因此为了方便起见，不使用平面图。
参照图1，按照第一实施方式的用于平板显示装置的薄膜晶体管基板包括布置在同一基板SUB上的第一薄膜晶体管T1和第二薄膜晶体管T2。第一和第二薄膜晶体管T1和T2可彼此远离，或者可被布置在较近的距离内。另一方面，这两个薄膜晶体管被布置为彼此重叠。
在基板SUB的整个表面上，沉积缓冲层BUF。在一些情形中，可以不包括缓冲层BUF。另一方面，缓冲层BUF可以是多个层。在此，为了方便起见，我们用单层来解释。此外，在基板SUB和缓冲层BUF之间的某些必要区域中可包括遮光层。可进一步布置遮光层以防止光进入布置在其上的薄膜晶体管的半导体层。
在缓冲层BUF上第一薄膜晶体管T1所在的位置布置第一半导体层。为了方便起见，第一薄膜晶体管T1用于驱动器IC，优选地，半导体层具有以低功耗实现高速性能的特性。例如，可以使用P-MOS型或N-MOS型薄膜晶体管，或者可将C-MOS型用于第一薄膜晶体管T1。P-MOS、N-MOS和/或C-MOS型薄膜晶体管优选具有多晶半导体材料，例如多晶硅(p-Si)。第一半导体层包括第一薄膜晶体管T1的第一沟道区域A1。第一沟道区域A1被限定为第一栅极G1和第一半导体层A1之间的重叠区域。由于第一栅极G1与第一半导体层的中间部分重叠，因此第一半导体层的中间部分就被限定为第一沟道区域A1。
此外，在缓冲层BUF上第二薄膜晶体管T2所在的位置布置第二半导体层，第二半导体层与第一半导体层位于相同的层。第二半导体层包括第二薄膜晶体管T2的第二沟道区域A2。举例来说，第二半导体层优选包括氧化物半导体材料，例如铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)或铟锌氧化物(IZO)。氧化物半导体材料具有以较低频率驱动装置的优点。由于存在这样的特性，像素可具有较长的时段来保持像素电压，因此适合应用于要求低频驱动和/或低功耗的显示装置。
第二半导体层包括第二薄膜晶体管T2中包含的第二沟道区域A2。第二沟道区域A2被限定为第二半导体层的与第二栅极G2重叠的区域。由于第二栅极G2与第二半导体层的中间部分重叠，因此第二半导体层的中间部分被限定为第二沟道区域A2。
第一半导体层具有多晶半导体材料，而第二半导体层具有氧化物半导体材料。形成多晶半导体层的工艺相比形成氧化物半导体层的工艺要求更高的温度环境。因此，优选先形成多晶半导体层，然后形成氧化物半导体层。
在具有多晶半导体材料的第一半导体层上，从第一沟道区域A1延伸出的两个侧部要用杂质材料掺杂，从而它们能分别与源极-漏极建立欧姆接触。利用在形成第一栅极G1之后残留的光刻胶作为掩模，可向第一半导体层中掺入杂质材料，从而将从第一沟道区域A1延伸出的一个侧部限定为第一源极区域SA1，将从第一沟道区域A1延伸出的另一侧部限定为第一漏极区域DA1。
在具有氧化物半导体材料的第二半导体层上，从中间部分(即第二沟道区域A2)延伸出的两个侧部是能与源极-漏极建立欧姆接触的导电化区域。当图案化第二栅极G2时，从第二沟道区域A2延伸出的两个侧部被导电化，从而将从第二沟道区域A2延伸出的一个侧部限定为第二源极区域SA2，将从第二沟道区域A2延伸出的另一个侧部限定为第二漏极区域DA2。
第一沟道区域A1和第二沟道区域A2分别与第一栅极G1和第二栅极G2重叠，且在第一沟道区域A1与第一栅极G1之间以及第二沟道区域A2与第二栅极G2之间分别有栅极绝缘层GI。在布置第一薄膜晶体管T1的位置，沉积第一中间绝缘层ILD1，使其具有与第一栅极G1和第一半导体层相同大小的岛状。第一中间绝缘层ILD1优选包括硅氮化物材料，这样易于对具有多晶半导体材料的第一半导体层执行氢化工艺。
在此期间，在布置第二薄膜晶体管T2的区域，在第二栅极G2上，形成大小与第二栅极G2相同的第一中间绝缘层ILD1。也就是说，第一中间绝缘层ILD1与具有氧化物半导体材料的第二半导体层分隔，隔开的距离与第二栅极G2的厚度相关。因此，在氢化工艺过程中，从第一中间绝缘层ILD1辐射的氢粒子无法大量扩散入氧化物半导体材料中。
在第一中间绝缘层ILD1上，沉积第二中间绝缘层ILD2以覆盖基板SUB的整个表面。第二中间绝缘层ILD2具有几乎不含氢粒子的氧化物层。
在第二中间绝缘层ILD2上，布置第一源极S1、第一漏极D1、第二源极S2和第二漏极D2。
第一源极S1和第一漏极D1通过穿透第二中间绝缘层ILD2和第一中间绝缘层ILD1的接触孔分别与第一源极区域SA1和第一漏极区域DA1接触。第二源极S2和第二漏极D2通过穿透第二中间绝缘层ILD2的接触孔分别与第二源极区域SA2和第二漏极区域DA2接触。第一薄膜晶体管T1和第二薄膜晶体管T2完成。
在具有第一薄膜晶体管T1和第二薄膜晶体管T2的基板SUB的整个表面上，沉积钝化层PAS。此外，通过图案化钝化层PAS，可以形成用于露出第一漏极D1和/或第二漏极D2的接触孔。此外，在钝化层PAS上，可具有像素电极(或者，有机发光二极管显示装置的阳极)，从而连接第一漏极D1和/或第二漏极D2。在此，为了方便起见，我们提出并解释了薄膜晶体管的结构，以显示本发明的主要特征。
当在同一基板上形成具有不同特性的两个不同类型的薄膜晶体管时，首先形成多晶半导体层，然后形成氧化物半导体层，从而能同时确保两种特性。在以分离的工艺形成不同半导体层的过程中，可以在一个基板上制造具有相同结构的两个不同薄膜晶体管。因此，可以用相同的材料在同一层上形成第一薄膜晶体管T1和第二薄膜晶体管T2的大部分部件。这样就可以简化制造工艺，减少制造节拍(tact)时间，并可节约制造成本。
下面，参照图2，我们将解释平板显示装置中在同一基板上具有两个不同薄膜晶体管的薄膜晶体管基板的制造方法。图2为示出按照本发明第一实施方式的具有两个不同类型薄膜晶体管的薄膜晶体管基板的制造方法流程图。
在步骤S100中，在基板SUB上，沉积缓冲层BUF。即使图中未显示，但在沉积缓冲层BUF之前，可以在期望的区域形成遮光层。
在步骤S110，在缓冲层BUF上，沉积非晶硅(a-Si)材料。在执行结晶化工艺之后，非晶硅材料被转化为多晶硅(poly-Si)。利用第一掩模工艺，图案化多晶硅材料以形成第一半导体层。
在步骤S200，在具有第一半导体层的缓冲层BUF上，沉积金属氧化物半导体材料。利用第二掩模工艺，图案化氧化物半导体材料以形成第二半导体层。
在步骤S300中，在具有第一半导体层和第二半导体层的基板SUB的整个表面上沉积绝缘材料，从而沉积栅极绝缘层GI。栅极绝缘层GI优选包括硅氧化物。此外，栅极绝缘层GI优选具有大于等于且小于等于的厚度。然后，将栅极金属材料沉积在栅极绝缘层GI上。用第三掩模工艺图案化栅极金属材料，从而形成第一栅极G1。此外，在形成第二半导体层的区域，形成覆盖层(图中未显示)，其大小大于第二半导体层，以完全覆盖第二半导体层。
通过将第一栅极G1和覆盖层用作掩模，将杂质材料掺入第一半导体层。由于第一栅极G1与第一半导体层的中间部分重叠，因此杂质材料被掺入从中间部分延伸出的两个侧部。因此，在第一半导体层上限定第一沟道区域A1、第一源极区域SA1和第一漏极区域DA1。由于覆盖层覆盖第二半导体层的整个区域，因此杂质材料未掺入第二半导体层。
在步骤S400中，在具有第一栅极G1和覆盖层的基板SUB的整个表面上，沉积绝缘材料，例如硅氮化物。在沉积工艺期间，硅氮化物这样的氮化物层可具有许多氢粒子。通过进行后热处理(post-thermal process)，氮化物层中包含的大量氢粒子可扩散进第一半导体层。由此，多晶半导体层中存在的空穴就会被氢粒子填充，从而能够改善多晶材料的特性。
在步骤S410，以第四掩模工艺图案化氮化物层和覆盖层，从而形成第一中间绝缘层ILD1。在布置第一薄膜晶体管T1的区域，氮化物层完全覆盖第一半导体层。在此期间，在布置第二薄膜晶体管T2的区域，图案化氮化物层和覆盖层以形成第二栅极G2。由此，在第二半导体层的中间部分堆叠具有相同形状的栅极绝缘层GI、第二栅极G2和第一中间绝缘层ILD1。在形成第二栅极G2期间，露出第二半导体层的两个侧部。在此处理期间，第二半导体层中露出的两个侧部被导电化，从而限定第二沟道区域A2、第二源极区域SA2和第二漏极区域DA2。
在步骤S500中，在具有第一栅极G1和第二栅极G2的基板SUB的整个表面上，沉积第二中间绝缘层ILD2。第二中间绝缘层ILD2可包括氮化物层和/或氧化物层。考虑到制造工艺，第二中间绝缘层ILD2的总厚度可为
在步骤S510中，利用第五掩模工艺，图案化第二中间绝缘层ILD2和第一中间绝缘层ILD1，以形成露出第一源极区域SA1和第一漏极区域DA1、以及第二源极区域SA2和第二漏极区域DA2的接触孔。这些接触孔稍后会被用于连接源极-漏极和源极-漏极区域。
在步骤S600中，在具有接触孔的第二中间绝缘层ILD2上沉积源极-漏极金属材料。利用第六掩模工艺，图案化源极-漏极金属材料，以形成第一源极S1、第一漏极D1、第二源极S2和第二漏极D2。第一源极S1接触第一源极区域SA1。第一漏极D1接触第一漏极区域DA1。第二源极S2接触第二源极区域SA2。第二漏极D2接触第二漏极区域DA2。
在步骤S700中，在具有源极-漏极的基板SUB的整个表面上，沉积钝化层。即使图中未显示，也可以图案化钝化层，以形成用于露出第一和/或第二漏极D1和/或D2的一些部分的接触孔。
在本发明的第一实施方式中，利用相同的材料在同一层上形成第一栅极G1和第二栅极G2。但是，它们是用不同的掩模工艺制造的。例如，首先形成第一栅极G1。此时，在将要形成第二栅极G2的区域形成覆盖层，覆盖层具有足够大的面积以完全覆盖第二半导体层。然后，将第一栅极G1用作掩模，将杂质材料掺入由多晶半导体材料构成的第一半导体层，从而限定第一沟道区域A1、第一源极区域SA1和第一漏极区域DA1。
然后，图案化覆盖层，从而形成第二栅极G2。此时，图案化第一栅极绝缘层GI，其具有与第二栅极G2相同的大小。在此处理过程中，由氧化物半导体材料构成的第二半导体层的两个侧部被导电化。由此，在第二半导体层中限定第二沟道区域A2、第二源极区域SA2和第二漏极区域DA2。
在第一实施方式中，在同一基板上形成具有相同结构的两个不同的薄膜晶体管。此外，用相同的材料在同一层上布置大部分元件。
<第二实施方式>
下面，参照图3，我们将解释本发明的第二实施方式。图3为示出按照本发明第二实施方式的用于平板显示装置的薄膜晶体管基板的结构的截面图，在薄膜晶体管基板中形成两个不同类型薄膜晶体管。
在第一实施方式中，中间绝缘层包括两个分离沉积的层，从而可以对多晶半导体材料进行掺杂处理，并对氧化物半导体材料进行导电化处理，以形成每个沟道区域。在第二实施方式中，栅极绝缘层包括两个层，从而可以对多晶半导体材料进行掺杂处理，并对氧化物半导体材料进行导电化处理，以形成每个沟道区域。
参照图3，按照本发明第二实施方式的薄膜晶体管基板包括布置在同一基板SUB上的第一薄膜晶体管T1和第二薄膜晶体管T2。第一和第二薄膜晶体管T1和T2可彼此远离，或者可布置在较近的距离内。另一方面，这两个薄膜晶体管也可以被布置为互相重叠。
在基板SUB的整个表面上，沉积缓冲层BUF。缓冲层BUF可以具有第一实施方式中所解释的相同结构。由此，不再解释结构与前一实施方式相同的元件。
在缓冲层BUF上，布置具有多晶半导体材料的第一半导体层。在缓冲层BUF上，在于第一半导体层相同的层上，布置具有氧化物半导体材料的第二半导体层。
在第一半导体层上，尤其是在仅布置第一薄膜晶体管T1的区域，布置第一栅极绝缘层GI1。但是，在第二半导体层上，不布置第一栅极绝缘层GI1。第一栅极绝缘层GI1优选由氧化物层例如硅氧化物(SiOx)构成。考虑到元件的稳定性和特性，第一栅极绝缘层GI1的厚度优选为
在布置第一薄膜晶体管T1的区域，在第一栅极绝缘层GI1上，第二栅极绝缘层GI2和第一栅极G1堆叠成与第一半导体层的中间部分重叠。将第一栅极G1用作掺杂掩模，将杂质材料掺入第一半导体层，从而将第一半导体层的与第一栅极G1重叠的区域限定为第一沟道区域A1。第一半导体层的两个杂质掺入区域分别被限定为第一源极区域SA1和第一漏极区域DA1。
在此期间，在第二薄膜晶体管T2所在的区域，第二栅极绝缘层GI2和第二栅极G2与第二半导体层的中间部分重叠。与第二栅极G2重叠的第二半导体层的中间部分被限定为第二沟道区域A2。从第二沟道区域A2延伸出的具有导电化氧化物半导体材料的两个侧部分别被限定为第二源极区域SA2和第二漏极区域DA2。
将中间绝缘层ILD沉积为覆盖具有第一栅极G1和第二栅极G2的基板SUB的整个表面。考虑到制造工艺，中间绝缘层ILD的总厚度优选为
在中间绝缘层ILD上，布置源极-漏极。举例来说，形成第一薄膜晶体管T1的第一源极S1和第一漏极D1以及第二薄膜晶体管T2的第二源极S2和第二漏极D2。第一源极S1通过穿透中间绝缘层ILD和第一栅极绝缘层GI1的接触孔接触第一源极区域SA1。第一漏极D1通过穿透中间绝缘层ILD和第一栅极绝缘层GI1的接触孔接触第一漏极区域DA1。此外，第二源极S2通过穿透中间绝缘层ILD的接触孔接触第二源极区域SA2。第二漏极D2通过穿透中间绝缘层ILD的接触孔接触第二漏极区域DA2。
在源极-漏极上，将钝化层沉积为覆盖基板SUB的整个表面。在同一基板上形成具有不同特性的两个不同类型的薄膜晶体管时，首先形成多晶半导体层，然后稍晚形成氧化物半导体层，从而同时确保两种特性。此外，可以在同一层上用相同的材料形成栅极，可以在同一层上用相同的材料形成源极-漏极。因此，能够简化薄膜晶体管的结构和制造工艺。
下面，参照图4，我们将解释按照本发明第二实施方式的用于平板显示装置的薄膜晶体管基板的制造方法。在此，不再提及没有额外含义的重复解释。图4为示出按照本发明第二实施方式的用于平板显示装置的薄膜晶体管基板的制造方法流程图，在薄膜晶体管基板中形成两个不同类型薄膜晶体管。
在步骤S100中，在基板SUB上，沉积缓冲层BUF。即使图中未显示，但在沉积缓冲层BUF之前，可以在期望的区域形成遮光层。
在步骤S110，在缓冲层BUF上，沉积非晶硅(a-Si)材料。在执行结晶化工艺之后，非晶硅材料被转化为多晶硅(poly-Si)。利用第一掩模工艺，图案化多晶硅材料以形成第一半导体层A1。
在步骤S200，在缓冲层BUF上，布置氧化物半导体材料。氧化物半导体材料可包括铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)和铟锌氧化物(IZO)的至少之一。利用第二掩模工艺，图案化氧化物半导体材料以形成第二半导体层。
在步骤S300中，在具有第一半导体层和第二半导体层的基板SUB的整个表面上沉积绝缘材料，例如硅氮化物或硅氧化物。绝缘材料的厚度优选为然后用第三掩模工艺图案化绝缘材料，从而形成第一栅极绝缘层GI1。第一栅极绝缘层GI1优选被图案化为只覆盖第一半导体层。也就是说，第一栅极绝缘层GI1优选被图案化为不存在于第二半导体层上。在此，第一栅极绝缘层GI1可以由含有大量氢材料的氮化物层构成。在后热处理期间，氢粒子会选择性地扩散入具有多晶半导体材料的第一半导体层中。由于氮化物层只被布置在第一半导体层上，因此氢粒子不会大量扩散入具有氧化物半导体材料的第二半导体层中。
在步骤S400中，仅在第一薄膜晶体管T1处具有第一栅极绝缘层GI1的基板SUB的整个表面上，沉积具有氧化物层的第二栅极绝缘层GI2，氧化物层例如为硅氧化物材料。在第二栅极绝缘层GI2上，依次沉积栅极金属材料。利用第四掩模工艺图案化栅极金属材料，从而形成第一栅极G1和第二栅极G2。第一栅极G1与第一半导体层的中间部分重叠。第二栅极G与第二半导体层的中间部分重叠。
通过将第一栅极G1用作掩模，将杂质材料掺入第一半导体层，从而限定第一源极区域SA1和第一漏极区域DA1。未掺入杂质材料并与第一栅极G1重叠的第一半导体层的中间部分被限定为第一沟道区域A1。掺杂区域的详细制造工艺基于薄膜晶体管的类型，即P-MOS型、N-MOS型和/或C-MOS型而存在略微差异。以N-MOS型为例，可首先形成高密度掺杂区域，然后可形成低密度掺杂区域。对第一栅极G1使用比第一栅极G1更宽的光刻胶图案，能限定高密度掺杂区域。将光刻胶图案去除并将第一栅极G1用作掩模，能在高密度掺杂区域和第一栅极G1之间限定低密度掺杂区域(LDD)。在此期间，在形成C-MOS型薄膜晶体管的情形中，第一薄膜晶体管T1可以是P-MOS型薄膜晶体管，第二薄膜晶体管T2可以是N-MOS型薄膜形体管。
在步骤S420中，将第一栅极G1和第二栅极G2用作掩模，图案化第二栅极绝缘层GI2。然后，在第一栅极G1和第二栅极G2的下方，形成形状和大小与栅极G1和G2相同的第二栅极绝缘层GI2。在第一栅极G1和第二栅极绝缘层GI2的下方，堆叠第一栅极绝缘层GI1。在此期间，在第二栅极G2和第二栅极绝缘层GI2的下方，布置第二半导体层。因此，第二半导体层的两个侧部露出。此时，第二半导体层的两个露出的侧部被导电化，从而限定第二源极区域SA2和第二漏极区域DA2。第二半导体层的中间部分被限定为第二沟道区域A2。
在步骤S500中，在具有第一栅极G1和第二栅极G2的基板SUB的整个表面上，沉积中间绝缘层ILD。考虑到制造工艺，中间绝缘层ILD的总厚度优选为
在步骤S510中，利用第五掩模工艺，图案化中间绝缘层ILD和第一栅极绝缘层GI1，以形成接触孔。举例来说，第一源极区域SA1和第一漏极区域DA1通过穿透中间绝缘层ILD和第一栅极绝缘层GI1的接触孔而露出。第二源极区域SA2和第二漏极区域DA2通过穿透中间绝缘层ILD的接触孔而露出。
在步骤S600中，利用第六掩模工艺，在中间绝缘层ILD上沉积金属材料并将其图案化，从而图案化出源极-漏极。举例来说，形成第一源极S1、第一漏极D1、第二源极S2和第二漏极D2。第一源极S1通过穿透中间绝缘层ILD和第一栅极绝缘层GI1的接触孔接触第一源极区域SA1。第一漏极D1通过穿透中间绝缘层ILD和第一栅极绝缘层GI1的接触孔接触第一漏极区域DA1。第二源极S2通过穿透中间绝缘层ILD的接触孔接触第二源极区域SA2。第二漏极D2通过穿透中间绝缘层ILD的接触孔接触第二漏极区域DA2。
在步骤S700中，在具有源极-漏极的基板SUB的整个表面上，沉积钝化层PAS。即使图中未显示，也可以图案化钝化层，以形成用于露出第一和/或第二漏极D1和/或D2的一些部分的接触孔。
<第三实施方式>
下面，参照图5，我们将解释本发明的第三实施方式。图5为示出按照本发明第三实施方式的用于平板显示装置的薄膜晶体管基板的结构的截面图，在薄膜晶体管基板中形成两个不同类型薄膜晶体管。
从结构特征和制造工艺来讲，第三实施方式非常类似于第二实施方式。举例来说，栅极绝缘层包括第一栅极绝缘层GI1和第二栅极绝缘层GI2。但是，在第二实施方式中，第一栅极绝缘层GI1仅被布置在第一薄膜晶体管所在的区域上。而在第三实施方式中，第一栅极绝缘层GI1被沉积为覆盖基板SUB的整个表面。因此，在第二实施方式中，第一半导体层和第二半导体层被布置在同一层(缓冲层BUF)上。而在第三实施方式中，第一半导体层被布置在不同于第二半导体层的层上。
参照图5，在基板SUB上，沉积缓冲层BUF。在缓冲层BUF上，布置具有多晶半导体材料的第一半导体层。第一半导体层被布置在第一薄膜晶体管T1所在的位置。在第一半导体层上，第一栅极绝缘层GI1被沉积为覆盖基板SUB的整个表面。
在第一栅极绝缘层GI1上，布置具有氧化物半导体材料的第二半导体层。第二半导体层被布置在第二薄膜晶体管T2所在的位置。
在第一栅极绝缘层GI1上，第二栅极绝缘层GI2和第一栅极G1形成为与第一半导体层的中间部分重叠。与第一栅极G1重叠的第一半导体层的中间部分被限定为第一沟道区域A1。从第一沟道区域A1延伸出的第一半导体层的两个侧部，也就是多晶半导体材料的杂质掺杂区域，被分别限定为第一源极区域SA1和第一漏极区域DA1。
在第二半导体层的中间部分，形成第二栅极绝缘层GI2和第二栅极G2。与第二栅极G2重叠的第二半导体层的中间部分被限定为第二沟道区域A2。第二半导体层中从第二沟道区域A2延伸出的两个侧部，也就是氧化物半导体材料的导电区域，被分别限定为第二源极区域SA2和第二漏极区域DA2。
在具有第一栅极G1和第二栅极G2的基板SUB的整个表面上，沉积中间绝缘层ILD。考虑到制造工艺，中间绝缘层ILD的总厚度优选为
在中间绝缘层ILD上，形成源极-漏极。例如，形成第一薄膜晶体管T1的第一源极S1和第一漏极D1以及第二薄膜晶体管T2的第二源极S2和第二漏极D2。第一源极S1通过穿透中间绝缘层ILD和第一栅极绝缘层GI1的接触孔接触第一源极区域SA1。第一漏极D1通过穿透中间绝缘层ILD和第一栅极绝缘层GI1的接触孔接触第一漏极区域DA1。在此期间，第二源极S2通过穿透中间绝缘层ILD的接触孔接触第二源极区域SA2。第二漏极D2通过穿透中间绝缘层ILD的接触孔接触第二漏极区域DA2。
在源极-漏极上，沉积钝化层，以覆盖基板SUB的整个表面。在同一基板上形成具有不同特性的两个不同类型的薄膜晶体管时，首先形成多晶半导体层，然后稍晚形成氧化物半导体层，从而能够同时确保两种特性。与第二实施方式相比，第一栅极绝缘层GI1不被图案化，而是被沉积在基板SUB的整个表面上。因此，可以进一步简化制造工艺。
下面，参照图6，我们将解释按照本发明第三实施方式、在同一基板上具有两个不同薄膜晶体管的平板显示装置的薄膜晶体管基板的制造方法。图6为示出按照本发明第三实施方式的具有两个不同类型薄膜晶体管的薄膜晶体管基板的制造方法流程图。
在步骤S100中，在基板SUB上，沉积缓冲层BUF。
在步骤S110中，在缓冲层BUF上，沉积非晶硅(a-Si)材料。在执行结晶化工艺之后，非晶硅材料被转化为多晶硅(poly-Si)。利用第一掩模工艺，图案化多晶硅材料以形成第一半导体层。
在步骤S200，在具有第一半导体层的缓冲层BUF上，沉积氧化物材料，例如硅氧化物，从而形成第一栅极绝缘层GI1。
在步骤S210中，在第一栅极绝缘层GI1上，沉积金属氧化物半导体材料。利用第二掩模工艺图案化氧化物半导体材料的图案，从而形成第二半导体层。
在步骤S300中，在第一半导体层和第二半导体层上，沉积绝缘材料，例如硅氧化物，从而形成第二栅极绝缘层GI2。在第二栅极绝缘层GI2上，沉积栅极金属材料。利用第三掩模工艺图案化栅极金属材料，从而形成第一栅极G1和第二栅极G2。第一栅极G1与第一半导体层的中间部分重叠。第二栅极G2与第二半导体层的中间部分重叠。
在步骤S310中，利用第一栅极G1和第二栅极G2作为掩模，将杂质材料掺入半导体层。在第一半导体层中，与第一栅极G1重叠的中间部分被限定为第一沟道区域A1。从第一半导体层的第一沟道区域A1延伸出的两个侧部被分别限定为第一源极区域SA1和第一漏极区域DA1。此时，在具有氧化物半导体材料的第二半导体层中，杂质材料被掺入从与第二栅极G2不重叠的第二沟道区域A2延伸出的两个侧部。杂质材料用于降低多晶半导体材料的电阻，使其不会影响金属氧化物半导体材料。
在步骤S320中，利用第一栅极G1和第二栅极G2作为掩模，图案化第二栅极绝缘层GI2。然后，在第二半导体层中，露出与第二栅极G2不重叠的两个侧部。此时，这两个露出的侧部被导电化，从而分别限定第二源极区域SA2和第二漏极区域DA2。与第二栅极G2重叠的第二半导体层的中间部分被限定为第二沟道区域A2。在此，由于第一半导体层被第一栅极绝缘层GI1覆盖，因此第一半导体层的任意部分都未露出。因此，掺杂区域不会被此图案化工艺破坏。
在步骤S400中，在具有第一栅极G1和第二栅极G2的基板SUB的整个表面上，沉积中间绝缘层ILD。考虑到制造工艺，中间绝缘层的总厚度优选为
在步骤S410中，利用第四掩模工艺，图案化中间绝缘层ILD和第一栅极绝缘层GI1，以形成接触孔。例如，通过穿透中间绝缘层ILD和第一栅极绝缘层GI1的接触孔露出第一源极区域SA1和第一漏极区域DA1。通过穿透中间绝缘层ILD的接触孔露出第二源极区域SA2和第二漏极区域DA2。
在步骤S500中，在中间绝缘层ILD上沉积金属材料，并利用第五掩模工艺进行图案化，以形成源极-漏极。例如，形成第一源极S1、第一漏极D1、第二源极S2和第二漏极D2。第一源极S1通过穿透中间绝缘层ILD和第一栅极绝缘层GI1的接触孔接触第一源极区域SA1。第一漏极D1通过穿透中间绝缘层ILD和第一栅极绝缘层GI1的接触孔接触第一漏极区域DA1。第二源极S2通过穿透中间绝缘层ILD的接触孔接触第二源极区域SA2。第二漏极D2通过穿透中间绝缘层ILD的接触孔接触第二漏极区域DA2。
在步骤S600中，在具有源极-漏极的基板SUB的整个表面上，沉积钝化层PAS。即使图中未显示，也可以图案化钝化层，以形成用于露出第一和第二漏极D1和D2的一些部分的接触孔。
<第一应用示例>
如上所述，在同一基板上具有两个不同类型薄膜晶体管的薄膜晶体管基板可被应用于多种类型的显示装置，包括平板显示装置、柔性显示装置和/或曲面显示装置。通过在同一基板上形成两个不同类型的薄膜晶体管，我们可以获得许多优点。下面，参照图7，我们将解释按照本发明第一应用示例的薄膜晶体管基板可产生的大量有利特征和好处。图7为示出按照本发明第一应用示例的显示装置的结构的框图。
在显示面板100的每个像素中形成第一和第二晶体管T1和T2，用于切换施加给像素的数据电压或用于驱动像素。对于有机发光二极管显示装置的情形而言，第二薄膜晶体管T2可以是像素的开关元件，而第一薄膜晶体管T1可以是驱动器元件。在此期间，通过组合第一和第二薄膜晶体管T1和T2，它们可应用于一个开关元件或一个驱动器元件。
对于移动装置或可穿戴装置而言，为了减少功耗，需要采用具有低帧速率的低速驱动方法。在此情况下，静态图像和/或更新间隔较慢的图像的帧频率被降低。在此，当采用较低的帧速率时，每当改变数据电压时，显示装置的亮度会闪烁。在某些情况下，由于放电时间间隔延长，每个数据更新周期中的亮度都会闪烁。而采用按照本发明的第一和第二薄膜晶体管T1和T2，就可以防止低速驱动方法中的闪烁问题。
在低速驱动方法中，由于数据更新周期延长，开关薄膜晶体管的漏电流量会增加。开关薄膜晶体管的漏电流会引起存储电容的电压下降以及栅极和源极之间的电压下降。具有氧化物半导体材料的第二薄膜晶体管可用于有机发光二极管显示装置的开关薄膜晶体管。由于具有氧化物半导体材料的薄膜晶体管具有较低的截止电流特性，因此存储电容和/或驱动薄膜晶体管的栅极的电压下降被抑制。因此当采用低速驱动方法时就不会出现闪烁现象。
由于多晶硅具有高迁移率的特性，因此将第一薄膜晶体管用于有机发光二极管显示装置的驱动薄膜晶体管，就能增加提供给有机发光二极管的电流量。因此，将第二薄膜晶体管T2用作开关薄膜晶体管而将第一薄膜晶体管T1用作驱动薄膜晶体管，我们就能获得具有低功耗和更加视频质量的有机发光二极管显示装置。
由于按照本发明的薄膜晶体管基板具有优异的视频质量，并且即使在采用低速驱动方法时也不会闪烁，因此它所具有的优点非常适合用于移动显示装置或可穿戴显示装置。以可穿戴腕表为例，可每一秒钟更新视频数据以降低功耗。在此情形中，帧频率为1Hz。采用本发明，我们能获得优异的视频质量，且即使以1Hz或更低的低频驱动视频数据也不会有任何闪烁。此外，对于移动显示装置或可穿戴显示装置而言，静态图像的帧速率可以被显著降低，从而能够在不降低视频质量的前提下节约功耗。由此，移动显示装置和/或可穿戴显示装置的视频质量得以提高，并能够延长电池的寿命。此外，本发明还可用于数据更新周期很长的电子书装置(E-Book)，同时不会降低视频质量。
可以将第一和第二薄膜晶体管T1和T2的至少之一嵌入驱动器IC，例如如图7所示，数据驱动器IC 200、多路复用器(MUX)210和栅极驱动器IC 300的任意之一中，用于形成驱动器IC。此驱动器IC写入和/或提供数据电压至像素。在其它情形中，将第一和第二薄膜晶体管T1和T2中的任意一个布置在像素内，将另一个布置在驱动器IC中。数据驱动器IC 200将输入视频数据转换为电压值并输出电压值。多路复用器210可利用时间共享或时分方法将来自数据驱动器200的数据电压分配给数据线DL，从而减少数据驱动器200的输出通道的数量。栅极驱动器IC 300与数据电压同步地输出扫描信号(或称栅极信号)至栅极线GL，用于依次选择应施加数据电压的像素线。为了减少栅极驱动器IC 300的输出通道数量，在栅极驱动器IC 300和栅极线GL之间可进一步包括图中未显示的其它多路复用器。多路复用器210和栅极驱动器IC 300可形成于具有像素阵列的同一薄膜晶体管基板上，如图7所示。多路复用器210和栅极驱动器IC 300可被布置在非显示区域NA内，而像素阵列可被布置在显示区域AA内，如图7所示。
按照本发明的薄膜晶体管基板可用于需要有源矩阵薄膜晶体管基板的任意类型的有源型显示装置，例如液晶显示装置、有机发光二极管显示装置和/或电泳显示装置。下面，我们将解释更多的采用按照本发明的薄膜晶体管基板的显示装置应用示例。
<第二应用示例>
图8为示出按照本发明第二应用示例的边缘场型液晶显示装置中包括的具有氧化物半导体层的薄膜晶体管基板的平面图。图9为示出按照本发明第二应用示例的薄膜晶体管基板沿图8中的切割线I-I’获取的结构的截面图。
图8和9中所示的具有金属氧化物半导体层的薄膜晶体管基板包括：在下基板SUB上彼此交叉的栅极线GL和数据线DL，在栅极线GL和数据线DL之间具有栅极绝缘层GI；在每个交叉部分形成的薄膜晶体管T。利用栅极线GL和数据线DL的交叉结构，限定了像素区域。
薄膜晶体管T包括从栅极线GL分支出来(或突出)的栅极G，从数据线DL分支出来的源极S，与源极S相对的漏极D以及与栅极绝缘层GI上的栅极G重叠且用于形成源极S和漏极D之间的沟道区域的半导体层A。
在栅极线GL的一端，设置栅极焊盘GP以接收栅极信号。栅极焊盘GP通过穿透栅极绝缘层GI的第一栅极焊盘接触孔GH1连接栅极焊盘中间端子IGT。栅极焊盘中间端子IGT通过穿透第一钝化层PA1和第二钝化层PA2的第二栅极焊盘接触孔GH2连接栅极焊盘端子GPT。此外，在数据线DL的一端，设置数据焊盘DP以接收像素信号。数据焊盘DP通过穿透第一钝化层PA1和第二钝化层PA2的数据焊盘接触孔DPH连接数据焊盘端子DPT。
在像素区域中，形成像素电极PXL和公共电极COM且在它们之间具有第二钝化层PA2，从而形成边缘电场。公共电极COM连接到平行于栅极线GL布置的公共线CL。通过公共线CL向公共电极COM提供参考电压(或称公共电压)。在其它情形中，公共电极COM具有单片电极的形状，并覆盖基板SUB上除漏极接触孔DH的部分以外的整个表面。也就是说，通过覆盖数据线DL，公共电极COM可以作为数据线DL的屏蔽装置。
根据设计目的和环境，公共电极COM和像素电极PXL可具有多种不同的形状和位置。在向公共电极COM提供具有恒定值的参考电压的同时，向像素电极PXL提供根据视频数据及时变化的数据电压。因此，在数据线DL和像素电极PXL之间，可形成寄生电容。由于存在寄生电容，因此显示装置的视频质量会下降。因此，优选地，将公共电极COM布置在较低层而将像素电极PXL布置在最顶层。
换言之，在覆盖数据线DL和薄膜晶体管T的第一钝化层PA1上，通过厚厚地沉积具有低介电常数的有机材料，堆叠平坦化层PAC。然后，形成公共电极COM。然后，在沉积第二钝化层PA2以覆盖公共电极COM后，在第二钝化层PA2上形成与公共电极重叠的像素电极PXL。在此结构中，像素电极PXL与数据线DL之间远隔第一钝化层PA1、平坦化层PAC和第二钝化层PA2，从而可以减小数据线DL和像素电极PXL之间的寄生电容。在其它情形中，可将像素电极PXL布置在较低层而将公共电极COM布置在最顶层。
公共电极COM可具有与像素区域相对应的矩形。像素电极PXL可具有由多个分段组成的形状。具体而言，像素电极PXL与公共电极COM垂直重叠且在其间具有第二钝化层PA2。在像素电极PXL和公共电极COM之间，形成边缘电场。利用此边缘电场，在薄膜晶体管基板和滤色器基板之间的平面方向中排列的液晶分子可根据液晶分子的介电各向异性而旋转。根据液晶分子的旋转程度，像素区域的光透射率会发生变化，从而呈现期望的灰度级。
图8和9中解释了本发明的第二应用示例，为了方便起见，简要地显示了液晶显示装置的薄膜晶体管T。可以将按照本发明的第一至第二实施方式所解释的第一和/或第二薄膜晶体管T1和/或T2用作此薄膜晶体管。举例来说，要求低速驱动时，可将具有氧化物半导体材料的第二薄膜晶体管T2用作薄膜晶体管T。另一个示例是，要求低功耗时，可将具有多晶半导体材料的第一薄膜晶体管T1用作薄膜晶体管T。再一个示例是，薄膜晶体管T可以形成为具有第一和第二薄膜晶体管T1和T2，且它们以其性能和特性可以互相补偿的方式连接。
<第三应用示例>
图10为示出按照本发明第三应用示例的有源矩阵型有机发光二极管显示装置中的一个像素的结构的平面图，其中有源矩阵型有机发光二极管显示装置具有有源开关元件，例如薄膜晶体管。图11为示出按照本发明第三应用示例的有机发光二极管显示装置沿图10中的切割线II-II’获取的结构的截面图。
参照图10和11，有源矩阵型有机发光二极管显示装置包括开关薄膜晶体管ST、与开关薄膜晶体管ST相连的驱动薄膜晶体管DT以及与驱动薄膜晶体管DT相连的有机发光二极管OLE。
在基板SUB上栅极线GL和数据线DL彼此交叉的位置形成开关薄膜晶体管ST。响应于扫描信号从数据线DL向驱动薄膜晶体管DT的栅极DG以及存储电容STG提供数据电压，开关薄膜晶体管ST进行操作以选择与开关薄膜晶体管ST相连的像素。开关薄膜晶体管ST包括从栅极线GL分支出来的栅极SG，与栅极SG重叠的半导体沟道层SA，源极SS和漏极SD。根据栅极电压控制向有机发光二极管OLE提供的电流量，驱动薄膜晶体管DT进行操作以驱动布置于开关薄膜晶体管ST所选择的像素上的有机发光二极管OLE。
驱动薄膜晶体管DT包括与开关薄膜晶体管ST的漏极SD相连的栅极DG，半导体沟道层DA，与驱动电流线VDD相连的源极DS以及漏极DD。驱动薄膜晶体管DT的漏极DD连接有机发光二极管OLE的阳极ANO。在阳极ANO和阴极CAT之间，布置有机发光层OL。阴极CAT连接到地线Vss。
更多细节参照图11，在有源矩阵有机发光二极管显示装置的基板SUB上，分别布置开关薄膜晶体管ST和驱动薄膜晶体管DT的栅极SG和DG。在栅极SG和DG上，沉积栅极绝缘体GI。在与栅极SG和DG重叠的栅极绝缘体GI上，分别布置半导体层SA和DA。在半导体层SA和DA上，分别布置彼此分离且相对的源极SS、DS和漏极SD、DD。开关薄膜晶体管ST的漏极SD通过穿透栅极绝缘体GI的漏极接触孔DH与驱动薄膜晶体管DT的栅极DG相连。在具有开关薄膜晶体管ST和驱动薄膜晶体管DT的基板SUB上沉积钝化层PAS。
滤色器CF被布置在阳极ANO所在的区域。滤色器CF优选具有尽可能大的面积。例如，优选地与数据线DL、驱动电流线VDD和/或栅极线GL的一些部分重叠。具有这些薄膜晶体管ST和DT以及滤色器CF的基板的上表面并不处于平坦和/或光滑的状态，而是处于具有很多台阶的不平坦和/或粗糙的状态。为了使有机发光二极管显示装置在整个显示区域都具有良好的发光质量，有机发光层OL应具有平坦或光滑的表面。因此，为了使上表面处于平坦且均匀的状态，在基板SUB的整个表面上沉积平坦层PAC或涂覆层OC。
然后，在涂覆层OC上，布置有机发光二极管OLED的阳极ANO。在此，阳极ANO通过穿透涂覆层OC和钝化层PAS的像素接触孔PH连接到驱动薄膜晶体管DT的漏极DD。
在具有阳极ANO的基板SUB上，在具有开关薄膜晶体管ST、驱动薄膜晶体管DT和各条线DL、GL和VDD的区域上布置堤部(或称堤图案)BA，用于限定像素区域。阳极ANO经由堤部BA露出的部分将成为发光区域。在从堤部BA露出的阳极ANO上，沉积有机发光层OL。在有机发光层OL上，沉积阴极CAT。在有机发光层OL具有发射白光的材料的情况下，每个像素可以利用布置在阳极ANO的下方的滤色器CF而呈现多种颜色。如图11所示的有机发光二极管显示装置是底部发光型显示装置，其中，可见光向显示装置基板的底部方向照射。
在驱动薄膜晶体管DT的栅极DG和阳极ANO之间，可形成存储电容STG。通过与驱动薄膜晶体管DT相连，存储电容STG将从开关薄膜晶体管ST提供给驱动薄膜晶体管DT的栅极DG的电压保持在稳定状态。
利用如上解释的薄膜晶体管基板，可以获得具有良好特性的有源型平板显示装置。具体而言，为了确保良好的驱动特性，薄膜晶体管的有源层优选包括金属氧化物半导体材料。
当在光照下长时间工作时，金属氧化物半导体材料会老化。因此，具有金属氧化物半导体材料的薄膜晶体管优选具有阻挡来自薄膜晶体管的上部和/或下部的外侧的光的结构。举例来说，对于上述薄膜晶体管基板而言，薄膜晶体管优选形成为底部栅极结构。也就是说，从基板外侧引入的光，尤其是从与观众相对的基板的下侧引入的光，会被具有不透明金属材料的栅极G阻挡。
用于平板显示装置的薄膜晶体管基板具有以矩阵方式布置的多个像素区域。此外，每个像素区域包括至少一个薄膜晶体管。也就是说，在整个基板上，布置多个薄膜晶体管。多个像素区域和多个薄膜晶体管被用于同一用途，且它们应当具有相同的质量和特性，因此它们具有相同的结构。
但是，在一些情况下，薄膜晶体管可以形成为具有互不相同的特性。以有机发光二极管显示装置为例，在一个像素区域中，布置至少一个开关薄膜晶体管ST和至少一个驱动薄膜晶体管DT。由于开关薄膜晶体管ST和驱动薄膜晶体管DT的用途互不相同，因此其所需特性也互不相同。为此，开关薄膜晶体管ST和驱动薄膜晶体管DT可具有相同的结构和相同的半导体材料，但其沟道层具有不同的尺寸以优化其特性。另一方面，还可以进一步包括补偿薄膜晶体管，以支持任意薄膜晶体管的任意具体功能或性质。
图10和11解释了本发明的第三应用示例，为了方便起见，简要地显示了有机发光二极管显示装置的开关薄膜晶体管ST和驱动薄膜晶体管DT。可以将按照本发明的第一至第二实施方式所解释的第一和/或第二薄膜晶体管T1和/或T2用作此薄膜晶体管。举例来说，具有氧化物半导体材料的第二薄膜晶体管T2可用作开关薄膜晶体管ST。具有多晶半导体材料的第一薄膜晶体管T1可用作驱动薄膜晶体管DT。因此，通过在一个基板上包括第一和第二薄膜晶体管T1和T2，其性能和特性能够互相补偿。
<第四应用示例>
作为另一个示例，可在用于平板显示装置的相同薄膜晶体管基板的非显示区域中形成驱动器元件(或驱动器IC)。下面，参照图12和13，我们将解释在同一基板上具有驱动器IC的薄膜晶体管基板。
图12为示出按照本发明第四应用示例的有机发光二极管显示装置的结构的放大平面图。图13为示出按照本发明第四应用示例的有机发光二极管显示装置沿图12中的切割线III-III’获取的结构的截面图。在此，由于是针对在同一基板中嵌有驱动器元件的薄膜晶体管基板而作的解释，因此可省略关于薄膜晶体管和有机发光二极管的详细解释。
首先，参照图12，我们将详细解释按照本发明的第四应用示例的有机发光二极管显示装置的平面结构。按照本发明的第四应用示例的有机发光二极管显示装置包括具有显示区域AA和非显示区域NA的基板SUB，显示区域AA用于呈现视频信息，非显示区域NA具有用于驱动显示区域AA中的元件的各种元件。在显示区域AA中，限定以矩阵形式布置的多个像素区域PA。图12中以虚线显示了像素区域PA。
举例来说，像素区域PA可被限定为N(行)*M(列)的矩阵。但是，布置的图案不限于此形式，而是可以有多种类型。每个像素区域PA具有相同或不同的大小。一个单位像素具有三个子像素：红(R)、绿(G)和蓝(B)色子像素，且规则地布置单位像素。以最简单的结构来解释，像素区域PA可以由沿水平方向延伸的多条栅极线GL和沿垂直方向延伸的多条数据线DL的交叉结构来限定。
在限定为包围像素区域PA的***区域的非显示区域NA中，布置数据驱动集成电路DIC和栅极驱动集成电路GIP，数据驱动集成电路DIC用于向数据线DL提供视频数据，栅极驱动集成电路GIP用于向栅极线GL提供扫描信号。对于比VGA面板的分辨率更高的显示面板而言，其需要更多的数据线DL和更多的驱动电流线VDD，可以将数据驱动集成电路DIC安装在基板SUB的外部，并可以在基板SUB上而不是数据驱动集成电路DIC上布置数据接触焊盘。
为了简洁地显示显示装置的结构，栅极驱动集成电路GIP直接形成于基板SUB的一个侧部上。用于提供接地电压的地线Vss可被布置在基板SUB的最外侧。布置地线Vss是为了接收来自位于基板SUB外部的外部装置的接地电压，并将接地电压提供给数据驱动集成电路DIC和栅极驱动集成电路GIP。举例来说，地线Vss可以连接至布置在基板SUB的上侧的数据驱动集成电路DIC，并连接至布置在基板SUB的右侧和/或左侧的栅极驱动集成电路GIP，从而包围基板SUB。
在每个像素区域PA上，布置主要元件例如有机发光二极管和用于驱动有机发光二极管的薄膜晶体管。薄膜晶体管被布置在像素区域PA的一侧上所限定的薄膜晶体管区域TA中。有机发光二极管包括阳极ANO，阴极CAT和插在这两极之间的有机发光层OL。实际的发光区域取决于有机发光层OL与阳极ANO重叠的区域。
阳极ANO具有占据像素区域PA的部分区域的形状，并与薄膜晶体管区域TA中形成的薄膜晶体管连接。有机发光层OL被沉积在阳极ANO上。阴极CAT被沉积在有机发光层OL上，从而覆盖具有像素区域PA的显示区域AA的整个表面。
阴极CAT可横跨栅极驱动集成电路GIP上方，并与布置在外侧的地线Vss接触。因此，可以通过地线Vss将接地电压提供给阴极CAT。阴极CAT接收接地电压，阳极ANO接收对应于视频数据的电压；然后，利用阴极CAT和阳极ANO之间的电压差，有机发光层OL照射光以呈现视频信息。
进一步参照图13，我们将详细解释按照本发明第四应用示例的有机发光二极管显示装置的截面结构。在基板SUB上，限定非显示区域NA和显示区域AA。非显示区域NA包括栅极驱动集成电路GIP并布置有地线Vss。显示区域AA包括开关薄膜晶体管ST、驱动薄膜晶体管DT和有机发光二极管OLE。
栅极驱动集成电路GIP具有形成开关薄膜晶体管ST和驱动薄膜晶体管DT时所形成的薄膜晶体管。像素区域PA中的开关薄膜晶体管ST具有栅极SG，栅极绝缘层GI，沟道层SA，源极SS和漏极SD。此外，驱动薄膜晶体管DT具有与开关薄膜晶体管ST的漏极SD相连的栅极DG，栅极绝缘层GI，沟道层DA，源极DA和漏极DD。
在薄膜晶体管ST和DT上，依次沉积钝化层PAS和平坦层PL。在平坦层PL上，布置阳极ANO，阳极ANO在像素区域PA内具有隔离形状。阳极ANO通过穿透钝化层PAS和平坦层PL的接触孔连接到驱动薄膜晶体管DT的漏极DD。
在具有阳极ANO的基板SUB上，沉积堤部BA以限定发光区域。通过图案化堤部BA，露出阳极ANO的最中央的部分。在露出的阳极ANO上，沉积有机发光层OL。通过在堤部BA和有机发光层OL上沉积透明导电材料，堆叠出阴极CAT。包括阳极ANO、有机发光层OL和阴极CAT的有机发光二极管OLED就布置好了。
在有机发光层OL可产生白光的情况中，可进一步包括滤色器CF，用于呈现全***信息。在此情况下，有机发光层OL优选被沉积为覆盖显示区域AA的整个表面。
阴极CAT在栅极驱动集成电路GIP的上方扩展，从而可覆盖显示区域AA和非显示区域NA，并与布置在基板SUB的***的地线Vss接触。由此，可以通过地线Vss向阴极CAT提供接地(或参考)电压。
此外，可以在与栅极SG和DG相同的层上以相同的材料形成地线Vss。在此情况下，阴极CAT可通过地线Vss上方的、穿透钝化层PAS和栅极绝缘层GI的接触孔连接到地线Vss。另一方面，也可以在与源极-漏极SS-SD和DS-DD相同的层上以相同的材料形成地线Vss。在此情况下，阴极CAT可通过地线Vss上方的、穿透钝化层PAS的接触孔连接到地线Vss。
图12和13解释了本发明的第四应用示例，为了方便起见，简要地显示了有机发光二极管显示装置的开关薄膜晶体管ST和驱动薄膜晶体管DT。可以将按照本发明的第一至第二实施方式所解释的第一和/或第二薄膜晶体管T1和/或T2用作这些薄膜晶体管。举例来说，具有氧化物半导体材料的第二薄膜晶体管T2可用作开关薄膜晶体管ST。具有多晶半导体材料的第一薄膜晶体管T1可用作驱动薄膜晶体管DT。此外，对于栅极驱动器IC GIP而言，可以采用具有多晶半导体材料的第一薄膜晶体管T1。在必要时，对于栅极驱动器IC GIP而言，可以采用具有P-MOS型和N-MOS型薄膜晶体管的C-MOS型薄膜晶体管。
根据上述描述，作为一个优选方案，本发明的显示装置还可包括在除第二区域以外的第一区域内，覆盖位于中间绝缘层的下方的第一半导体层和第一栅极的下部中间绝缘层，其中第一半导体层和第二半导体层被布置在同一层上。作为另一个优选方案，本发明的显示装置还可包括：在除第二区域以外的第一区域内，覆盖位于栅极绝缘层的下方的第一半导体层的下部栅极绝缘层，其中第一半导体层和第二半导体层被布置在同一层上。作为又一个优选方案，本发明的显示装置还可包括：在第一半导体层上覆盖基板的整个表面的下部栅极绝缘层，其中第一半导体层被布置在下部栅极绝缘层的下方，且其中第二半导体层被布置在下部栅极绝缘层的上方。
虽然已参照附图详细描述了本发明的实施方式，但本领域技术人员可以理解的是，在不改变本发明的技术精神或实质特征的前提下，本发明可以以其它具体形式来实现。因此，应当注意的是，上述实施方式在所有方面仅仅是示例性的，并非解释为限制本发明。本发明的范围由所附的权利要求书限定，而非由本发明的详细说明限定。在权利要求书的含义和范围内所作的所有修改或变形或其等同物都应被解释为落在本发明的范围内。

Claims (9)

1.一种显示装置，包括：
布置在基板的第一区域上的第一半导体层，所述第一半导体层具有多晶半导体材料，且具有第一沟道区域、第一源极区域和第一漏极区域；
布置在该基板的第二区域上的第二半导体层，所述第二半导体层具有氧化物半导体材料，且具有第二沟道区域、第二源极区域和第二漏极区域；
与该第一沟道区域重叠的第一栅极，且在该第一沟道区域和该第一栅极之间具有第一栅极绝缘层和第二栅极绝缘层；
与该第二沟道区域重叠的第二栅极，且在该第二沟道区域和该第二栅极之间具有该第二栅极绝缘层；
覆盖该第一半导体层、该第二半导体层、该第一栅极和该第二栅极的中间绝缘层；以及
布置在中间绝缘层上的第一源极、第一漏极、第二源极和第二漏极，
其中该第一栅极绝缘层覆盖除该第二区域以外的第一区域内的第一半导体层，
其中该第二栅极绝缘层具有设置在第一栅极绝缘层上且对应于第一栅极的第一图案、和设置在第二半导体层上且对应于第二栅极的第二图案，
其中该第二半导体层的两个侧部被第二栅极绝缘层的第二图案和第二栅极暴露，该第二半导体层的暴露的两个侧部被导电化以分别限定该第二源极区域和第二漏极区域。
2.根据权利要求1所述的显示装置，其中该第一半导体层、该第一栅极、该第一源极区域、该第一漏极区域、该第一源极和该第一漏极包括在第一薄膜晶体管中，且
其中该第二半导体层、该第二栅极、该第二源极区域、该第二漏极区域、该第二源极和该第二漏极包括在第二薄膜晶体管中。
3.根据权利要求2所述的显示装置，还包括驱动器，
其中该第一薄膜晶体管和该第二薄膜晶体管的至少之一布置在像素中，且
其中该第一薄膜晶体管和该第二薄膜晶体管的至少之一布置在该驱动器中。
4.根据权利要求3所述的显示装置，其中该驱动器包括：
输出数据电压的数据驱动器；
将来自该数据驱动器的数据电压分配给数据线的多路复用器；以及
输出扫描脉冲至栅极线的栅极驱动器，
其中该第一薄膜晶体管和该第二薄膜晶体管的至少之一布置在该多路复用器和该栅极驱动器中的任一个中。
5.根据权利要求2所述的显示装置，其中该第二薄膜晶体管是用于选择像素的开关元件，且
其中该第一薄膜晶体管是用于驱动由该第二薄膜晶体管所选择的像素中的有机发光二极管的驱动元件。
6.根据权利要求2所述的显示装置，其中该第一源极通过该中间绝缘层和该第一栅极绝缘层接触该第一源极区域，
其中该第一漏极通过该中间绝缘层和该第一栅极绝缘层接触该第一漏极区域，
其中该第二源极通过该中间绝缘层接触该第二源极区域，
其中该第二漏极通过该中间绝缘层接触该第二漏极区域。
7.根据权利要求1所述的显示装置，其中该第一半导体层和该第二半导体层被布置在同一层上。
8.一种显示装置，包括：
布置在基板的第一区域上的第一半导体层，所述第一半导体层具有多晶半导体材料，且具有第一沟道区域、第一源极区域和第一漏极区域；
布置在该基板的第二区域上的第二半导体层，所述第二半导体层具有氧化物半导体材料，且具有第二沟道区域、第二源极区域和第二漏极区域；
布置在第一半导体层上且与该第一沟道区域重叠的第一栅极，且在该第一沟道区域和该第一栅极之间具有第一栅极绝缘层的与该第一栅极对应的第一图案；
布置在第二半导体层上且与该第二沟道区域重叠的第二栅极，且在该第二沟道区域和该第二栅极之间具有该第一栅极绝缘层的与该第二栅极对应的第二图案；
覆盖该第一半导体层、该第二半导体层、该第一栅极和该第二栅极的中间绝缘层；以及
布置在第一栅极、第二栅极与中间绝缘层之间的下部中间绝缘层，该下部中间绝缘层具有覆盖第一半导体层和第一栅极的第一图案、以及对应于第二栅极的第二图案，
其中该第一半导体层和该第二半导体层被布置在同一层上，
其中该第二半导体层的两个侧部被第一栅极绝缘层的第二图案和第二栅极暴露，该第二半导体层的暴露的两个侧部被导电化以分别限定该第二源极区域和第二漏极区域。
9.一种显示装置，包括：
布置在基板的第一区域上的第一半导体层，所述第一半导体层具有多晶半导体材料，且具有第一沟道区域、第一源极区域和第一漏极区域；
布置在该基板的第二区域上的第二半导体层，所述第二半导体层具有氧化物半导体材料，且具有第二沟道区域、第二源极区域和第二漏极区域；
与该第一沟道区域重叠的第一栅极，且在该第一沟道区域和该第一栅极之间具有第一栅极绝缘层和第二栅极绝缘层的与该第一栅极对应的第一图案；
布置在第二半导体层上且与该第二沟道区域重叠的第二栅极，且在该第二沟道区域和该第二栅极之间具有该第二栅极绝缘层的与该第二栅极对应的第二图案；
覆盖该第一半导体层、该第二半导体层、该第一栅极和该第二栅极的中间绝缘层；
其中该第一栅极绝缘层在该第一半导体层上覆盖该基板的整个表面且布置在该第二栅极绝缘层的下方，
其中该第一半导体层被布置在该第一栅极绝缘层的下方，且
其中该第二半导体层被布置在该第一栅极绝缘层的上方，
其中该第二半导体层的两个侧部被第二栅极绝缘层的第二图案和第二栅极暴露，该第二半导体层的暴露的两个侧部被导电化以分别限定该第二源极区域和第二漏极区域。
CN201510536285.5A 2014-08-29 2015-08-27 显示装置 Active CN105390502B (zh)

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
US201462043458P 2014-08-29 2014-08-29
US201462043478P 2014-08-29 2014-08-29
US201462043448P 2014-08-29 2014-08-29
US62/043,448 2014-08-29
KR10-2014-0114301 2014-08-29
KR20140114304 2014-08-29
US62/043,478 2014-08-29
US62/043,458 2014-08-29
KR20140114308 2014-08-29
KR10-2014-0114304 2014-08-29
KR10-2014-0114308 2014-08-29
KR20140114301 2014-08-29
KR10-2015-0113274 2015-08-11
KR1020150113274A KR102360788B1 (ko) 2014-08-29 2015-08-11 박막 트랜지스터 기판 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
CN105390502A CN105390502A (zh) 2016-03-09
CN105390502B true CN105390502B (zh) 2019-07-12

Family

ID=55403169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510536285.5A Active CN105390502B (zh) 2014-08-29 2015-08-27 显示装置

Country Status (2)

Country Link
US (2) US10181502B2 (zh)
CN (1) CN105390502B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779660B2 (en) * 2015-05-07 2017-10-03 Shenzhen China Star Optoelectronics Technology Co., Ltd Pixel unit driving circuit, driving method and pixel cell
KR102424108B1 (ko) * 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
KR102506334B1 (ko) * 2016-04-11 2023-03-06 삼성디스플레이 주식회사 표시 장치
JP6740015B2 (ja) * 2016-06-10 2020-08-12 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
TWI656461B (zh) * 2016-07-31 2019-04-11 矽創電子股份有限公司 觸控顯示裝置
CN106057825A (zh) * 2016-08-03 2016-10-26 深圳市华星光电技术有限公司 Oled显示装置的阵列基板及其制造方法
KR102573853B1 (ko) * 2016-09-20 2023-09-01 삼성디스플레이 주식회사 발광 표시 장치
US10418385B2 (en) 2016-11-18 2019-09-17 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate and fabrication method thereof, display panel
CN106783871B (zh) * 2016-11-18 2019-11-08 上海天马微电子有限公司 一种阵列基板、显示面板及制作方法
CN107170788A (zh) * 2017-06-06 2017-09-15 武汉华星光电技术有限公司 一种显示屏
TWI681554B (zh) * 2018-05-10 2020-01-01 友達光電股份有限公司 畫素陣列基板及其驅動方法
KR102571661B1 (ko) * 2018-11-09 2023-08-28 엘지디스플레이 주식회사 표시패널 및 표시장치
KR20200060071A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치
US20220173174A1 (en) * 2019-02-15 2022-06-02 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP7193404B2 (ja) * 2019-03-29 2022-12-20 株式会社ジャパンディスプレイ 表示装置
KR20210148548A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN111785734A (zh) * 2020-06-23 2020-10-16 合肥领盛电子有限公司 一种背板***
CN111863842B (zh) * 2020-07-31 2022-08-05 Oppo广东移动通信有限公司 电子设备、显示模组及其显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI415318B (zh) * 2010-09-14 2013-11-11 E Ink Holdings Inc 電晶體結構
TWI500161B (zh) * 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
US9293512B2 (en) * 2012-11-02 2016-03-22 Apple Inc. Device and method for improving AMOLED driving
KR102162794B1 (ko) * 2013-05-30 2020-10-08 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조 방법
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR102235597B1 (ko) 2014-02-19 2021-04-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置

Also Published As

Publication number Publication date
US10181502B2 (en) 2019-01-15
US20190123120A1 (en) 2019-04-25
CN105390502A (zh) 2016-03-09
US20160063924A1 (en) 2016-03-03
US11107870B2 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
CN105390502B (zh) 显示装置
KR102445770B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN106257677B (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
CN105390503B (zh) 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
CN104867937B (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
CN104867934B (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
CN106067466B (zh) 薄膜晶体管基板及其制造方法
CN104867921B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867936B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867932B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867933B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867931B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN106803510A (zh) 薄膜晶体管基板、显示器及其制造方法
KR102279392B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN104867935B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
KR102346544B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102390472B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102370322B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant