CN111668239B - Oled显示面板及制备方法 - Google Patents

Oled显示面板及制备方法 Download PDF

Info

Publication number
CN111668239B
CN111668239B CN202010568018.7A CN202010568018A CN111668239B CN 111668239 B CN111668239 B CN 111668239B CN 202010568018 A CN202010568018 A CN 202010568018A CN 111668239 B CN111668239 B CN 111668239B
Authority
CN
China
Prior art keywords
source
layer
drain
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010568018.7A
Other languages
English (en)
Other versions
CN111668239A (zh
Inventor
张伟彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010568018.7A priority Critical patent/CN111668239B/zh
Priority to US16/965,656 priority patent/US20230165067A1/en
Priority to PCT/CN2020/103236 priority patent/WO2021253561A1/zh
Publication of CN111668239A publication Critical patent/CN111668239A/zh
Application granted granted Critical
Publication of CN111668239B publication Critical patent/CN111668239B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供的OLED显示面板包括阵列层，阵列层包括相互触接设置的第一源极和第二源极、以及相互触接设置的第一漏极和第二漏极，源极和漏极通过过孔与有源层触接；通过分布形成相互触接的第一源/漏极和第二源/漏极，降低源漏极区过孔发生异常的几率，同时有利于源漏极区的走线布置。

Description

OLED显示面板及制备方法
技术领域
本发明涉及OLED显示技术领域，尤其涉及一种OLED显示面板和一种OLED显示面板制备方法。
背景技术
现有OLED显示面板内，采用一次刻蚀形成源漏极区过孔，所述过孔需要经过四层膜层，在一次刻蚀时由于不同膜层蚀刻速率不一样，容易出现侧蚀刻大小不同、蚀刻不均匀、蚀刻残留、tape角过大等问题，影响后续源极、漏极的成膜质量，进而出现断层或接触不良，造成良率降低，因此，现有OLED显示面板存在源漏极区过孔异常的技术问题。
发明内容
本发明实施例提供一种OLED显示面板和一种OLED显示面板制备方法，可缓解现有OLED显示面板存在源漏极区过孔异常的技术问题。
本发明实施例提供一种OLED显示面板，包括衬底基板、阵列层、像素定义层、发光功能层、以及封装层，所述阵列层包括：
缓冲层以及依次设置在所述缓冲层上的有源层、第一栅绝缘层、第一栅极、第二栅绝缘层、第二栅极、钝化层、层间绝缘层，其中，源极包括第一源极、以及触接设置在所述第一源极上的第二源极，漏极包括第一漏极、以及触接设置在所述第一漏极上的第二漏极，所述源极和所述漏极通过过孔与所述有源层触接。
在本发明实施例提供的OLED显示面板中，所述第一源极和所述第一漏极同层设置在所述有源层和所述层间绝缘层之间，所述第二源极和所述第二漏极同层设置在所述层间绝缘层上。
在本发明实施例提供的OLED显示面板中，所述第一源极和所述第一漏极与所述第二栅极同层设置。
在本发明实施例提供的OLED显示面板中，所述第一源极和所述第一漏极与所述第一栅极同层设置。
在本发明实施例提供的OLED显示面板中，所述第一源极和所述第二源极的制备材料不同，所述第一漏极和所述第二漏极的制备材料也不同。
本发明实施例提供一种OLED显示面板制备方法，包括：
提供一衬底基板；
在所述衬底基板上依次形成缓冲层、有源层、第一栅绝缘层、第一栅极、第二栅绝缘层；
对源漏极区和绑定区进行第一次蚀刻，形成源极第一过孔、漏极第一过孔；
在第二栅绝缘层上形成一层金属层，图案化所述金属层形成第二栅极和第一源极、第一漏极；
在所述第二栅极上依次形成钝化层、层间绝缘层；
对所述源漏极区和所述绑定区进行第二次蚀刻，形成源极第二过孔、漏极第二过孔；
在所述层间绝缘层上形成一层金属层，图案化所述金属层形成第二源极、第二漏极；
在所述第二源极、第二漏极上依次形成平坦层、像素定义层、发光功能层、以及封装层。
在本发明实施例提供的OLED显示面板制备方法中，对所述源漏极区和所述绑定区进行第一次蚀刻的步骤中：当源漏极区中的蚀刻气体到达所述有源层时，停止蚀刻对所述源漏极区和所述绑定区的第一次蚀刻。
在本发明实施例提供的OLED显示面板制备方法中，对所述源漏极区和所述绑定区进行第二次蚀刻的步骤中：在所述源漏极区，蚀刻气体到达所述第一源极和所述第一漏极后，对金属材料的蚀刻很慢，因此，当所述绑定区第二次蚀刻到了预设深度，停止对所述源漏极区和所述绑定区的第二次蚀刻。
在本发明实施例提供的OLED显示面板制备方法中，在形成所述第一源极和所述第一漏极的步骤中：在所述第二栅绝缘层上依次形成钛层、铝层、钛层，形成一三层金属结构叠层设置的金属层，对所述金属层图案化处理，形成所述第一源极和所述第一漏极、以及所述第二栅极。
在本发明实施例提供的OLED显示面板制备方法中，形成所述第一栅极的步骤包括：在所述第一栅绝缘层上形成一金属层，对所述金属层图案化处理，形成金属图案，所述金属图案为所述第一栅极。
有益效果：本发明实施例提供的OLED显示面板包括阵列层，所述阵列层包括：缓冲层以及依次设置在所述缓冲层上的有源层、第一栅绝缘层、第一栅极、第二栅绝缘层、第二栅极、钝化层、层间绝缘层，源极包括相互触接设置的第一源极和第二源极，漏极包括相互触接设置的第一漏极和第二漏极，所述源极和所述漏极通过过孔与所述有源层触接；通过分布形成相互触接的第一源/漏极和第二源/漏极，提高了所述源漏极区内的所述过孔、所述源极、以及所述漏极的良率，降低所述源漏极区过孔发生异常的几率，同时，相互触接的第一源/漏极和第二源/漏极有利于源漏极区的走线布置。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的OLED显示面板的第一种截面示意图；
图2为本发明实施例提供的OLED显示面板的第二种截面示意图；
图3为本发明实施例提供的OLED显示面板制备方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图1所示，本发明实施例提供的OLED显示面板包括衬底基板10、阵列层20、像素定义层30、发光功能层40、以及封装层50，所述阵列层20包括：缓冲层201以及依次设置在所述缓冲层上的有源层202、第一栅绝缘层203、第一栅极204、第二栅绝缘层205、第二栅极206、钝化层207、层间绝缘层208，其中，源极2091包括第一源极20911、以及触接设置在所述第一源极20911上的第二源极20912，漏极2092包括第一漏极20921、以及触接设置在所述第一漏极20921上的第二漏极20922，所述源极2091和所述漏极2092通过过孔与所述有源层202触接。
在本实施例中，OLED显示面板包括阵列层20，所述阵列层20包括：缓冲层201以及依次设置在所述缓冲层201上的有源层202、第一栅绝缘层203、第一栅极204、第二栅绝缘层205、第二栅极206、钝化层207、层间绝缘层208，源极2091包括相互触接设置的第一源极20911和第二源极20912，漏极2092包括相互触接设置的第一漏极20921和第二漏极20922，所述源极2091和所述漏极2092通过过孔与所述有源层202触接；通过分布形成相互触接的第一源/漏极2092和第二源/漏极2092，提高了所述源漏极2092区内的所述过孔、所述源极2091、以及所述漏极2092的良率，降低所述源漏极2092区过孔发生异常的几率，同时，相互触接的第一源/漏极2092和第二源/漏极2092有利于源漏极2092区的走线布置。
其中，源漏极2092层包括第一源漏极2092层和第二源漏极2092层，第一源漏极2092层包括所述第一源极20911和所述第一漏极20921，第二源漏极2092层包括所述第二源极20912和所述第二漏极20922。
其中，通过将源漏极2092层分成所述第一源漏极2092层和所述第二源漏极2092层两部分设置，从结构上有利于布线，从制备方法上不增加工序，同时能减少SD成膜断裂或接触不良的情况。
在一种实施例中，所述第一源极20911和所述第一漏极20921同层设置在所述有源层202和所述层间绝缘层208之间，所述第二源极20912和所述第二漏极20922同层设置在所述层间绝缘层208上。
其中，所述第一源漏极2092层可能是单独工艺形成的，
其中，所述第一源漏极2092层也可能是和现有金属膜层通过一个工序同时形成的。
其中，如图2所示，所述第一源漏极2092层可能与所述第一栅极204同层。
其中，所述第一源漏极2092层也可能与所述第二栅极206同层。
其中，所述第一源极20911和所述第一漏极20921可能是同现有金属膜层同层设置，在制备工艺上来看，通过图案化同一金属层形成所述金属膜层和所述第一源极20911、以及所述第一漏极20921。
其中，所述第二源极20912和所述第二漏极20922也可能是同现有金属膜层同层设置，在制备工艺上来看，通过图案化同一金属层形成所述金属膜层和所述第二源极20912、以及所述第二漏极20922。
在一种实施例中，所述第一源极20911和所述第一漏极20921与所述第二栅极206同层设置。
其中，所述第一源极20911通过第一过孔与所述有源层202触接，所述第一过孔贯穿所述第一栅绝缘层203和所述第二栅绝缘层205设置。
其中，所述第二源极20912通过所述第二过孔与所述第一源极20911触接，所述第二过孔贯穿所述钝化层207和所述层间绝缘层208设置。
其中，所述第一漏极20921通过第三过孔与所述有源层202触接，所述第三过孔贯穿所述第一栅绝缘层203和所述第二栅绝缘层205设置。
其中，所述第二漏极20922通过所述第四过孔与所述第一漏极20921触接，所述第四过孔贯穿所述钝化层207和所述层间绝缘层208设置。
在一种实施例中，所述第一源极20911和所述第一漏极20921与所述第一栅极204同层设置。
其中，所述第一源极20911通过第一过孔与所述有源层202触接，所述第一过孔贯穿所述第一栅绝缘层203设置。
其中，所述第二源极20912通过所述第二过孔与所述第一源极20911触接，所述第二过孔贯穿所述第二栅绝缘层205、所述钝化层207和所述层间绝缘层208设置。
其中，所述第一漏极20921通过第三过孔与所述有源层202触接，所述第三过孔贯穿所述第一栅绝缘层203设置。
其中，所述第二漏极20922通过所述第四过孔与所述第一漏极20921触接，所述第四过孔贯穿所述第二栅绝缘层205、所述钝化层207和所述层间绝缘层208设置。
在一种实施例中，所述第一源极20911和所述第二源极20912的制备材料不同，所述第一漏极20921和所述第二漏极20922的制备材料也不同。
其中，所述第一源极20911可能与第二栅极206同层，所述第一源极20911的制备材料可能为钛/铝/钛叠层结构。
其中，所述第二源极20912可能设置在层间绝缘层208上，所述第二源极20912的制备材料可能为钛或硅锗。
其中，所述第一漏极20921可能与第二栅极206同层，所述第一源极20911的制备材料可能为钛/铝/钛叠层结构。
其中，所述第二漏极20922可能设置在层间绝缘层208上，所述第二源极20912的制备材料可能为钛或硅锗。
本发明实施例提供的OLED显示装置包括OLED显示面板、扩散片、光学膜片、反射片、框架，如图1所示，所述OLED显示面板包括衬底基板10、阵列层20、像素定义层30、发光功能层40、以及封装层50，所述阵列层20包括：缓冲层201以及依次设置在所述缓冲层201上的有源层202、第一栅绝缘层203、第一栅极204、第二栅绝缘层205、第二栅极206、钝化层207、层间绝缘层208，其中，源极2091包括第一源极20911、以及触接设置在所述第一源极20911上的第二源极20912，漏极2092包括第一漏极20921、以及触接设置在所述第一漏极20921上的第二漏极20922，所述源极2091和所述漏极2092通过过孔与所述有源层202触接。
在本实施例中，OLED显示面板包括阵列层20，所述阵列层20包括：缓冲层201以及依次设置在所述缓冲层201上的有源层202、第一栅绝缘层203、第一栅极204、第二栅绝缘层205、第二栅极206、钝化层207、层间绝缘层208，源极2091包括相互触接设置的第一源极20911和第二源极20912，漏极2092包括相互触接设置的第一漏极20921和第二漏极20922，所述源极2091和所述漏极2092通过过孔与所述有源层202触接；通过分布形成相互触接的第一源/漏极2092和第二源/漏极2092，提高了所述源漏极2092区内的所述过孔、所述源极2091、以及所述漏极2092的良率，降低所述源漏极2092区过孔发生异常的几率，同时，相互触接的第一源/漏极2092和第二源/漏极2092有利于源漏极2092区的走线布置。
其中，源漏极2092层包括第一源漏极2092层和第二源漏极2092层，第一源漏极2092层包括所述第一源极20911和所述第一漏极20921，第二源漏极2092层包括所述第二源极20912和所述第二漏极20922。
其中，通过将源漏极2092层分成所述第一源漏极2092层和所述第二源漏极2092层两部分设置，从结构上有利于布线，从制备方法上不增加工序，同时能减少SD成膜断裂或接触不良的情况。
在一种实施例中，在显示装置中，所述第一源极20911和所述第一漏极20921同层设置在所述有源层202和所述层间绝缘层208之间，所述第二源极20912和所述第二漏极20922同层设置在所述层间绝缘层208上。
其中，所述第一源漏极2092层可能是单独工艺形成的，
其中，所述第一源漏极2092层也可能是和现有金属膜层通过一个工序同时形成的。
其中，如图2所示，所述第一源漏极2092层可能与所述第一栅极204同层。
其中，所述第一源漏极2092层也可能与所述第二栅极206同层。
其中，所述第一源极20911和所述第一漏极20921可能是同现有金属膜层同层设置，在制备工艺上来看，通过图案化同一金属层形成所述金属膜层和所述第一源极20911、以及所述第一漏极20921。
其中，所述第二源极20912和所述第二漏极20922也可能是同现有金属膜层同层设置，在制备工艺上来看，通过图案化同一金属层形成所述金属膜层和所述第二源极20912、以及所述第二漏极20922。
在一种实施例中，在显示装置中，所述第一源极20911和所述第一漏极20921与所述第二栅极206同层设置。
其中，所述第一源极20911通过第一过孔与所述有源层202触接，所述第一过孔贯穿所述第一栅绝缘层203和所述第二栅绝缘层205设置。
其中，所述第二源极20912通过所述第二过孔与所述第一源极20911触接，所述第二过孔贯穿所述钝化层207和所述层间绝缘层208设置。
其中，所述第一漏极20921通过第三过孔与所述有源层202触接，所述第三过孔贯穿所述第一栅绝缘层203和所述第二栅绝缘层205设置。
其中，所述第二漏极20922通过所述第四过孔与所述第一漏极20921触接，所述第四过孔贯穿所述钝化层207和所述层间绝缘层208设置。
在一种实施例中，在显示装置中，所述第一源极20911和所述第一漏极20921与所述第一栅极204同层设置。
其中，所述第一源极20911通过第一过孔与所述有源层202触接，所述第一过孔贯穿所述第一栅绝缘层203设置。
其中，所述第二源极20912通过所述第二过孔与所述第一源极20911触接，所述第二过孔贯穿所述第二栅绝缘层205、所述钝化层207和所述层间绝缘层208设置。
其中，所述第一漏极20921通过第三过孔与所述有源层202触接，所述第三过孔贯穿所述第一栅绝缘层203设置。
其中，所述第二漏极20922通过所述第四过孔与所述第一漏极20921触接，所述第四过孔贯穿所述第二栅绝缘层205、所述钝化层207和所述层间绝缘层208设置。
在一种实施例中，在显示装置中，所述第一源极20911和所述第二源极20912的制备材料不同，所述第一漏极20921和所述第二漏极20922的制备材料也不同。
其中，所述第一源极20911可能与第二栅极206同层，所述第一源极20911的制备材料可能为钛/铝/钛叠层结构。
其中，所述第二源极20912可能设置在层间绝缘层208上，所述第二源极20912的制备材料可能为钛或硅锗。
其中，所述第一漏极20921可能与第二栅极206同层，所述第一源极20911的制备材料可能为钛/铝/钛叠层结构。
其中，所述第二漏极20922可能设置在层间绝缘层208上，所述第二源极20912的制备材料可能为钛或硅锗。
如图3所示，本发明实施例提供的OLED显示面板制备方法包括：
S1:提供一衬底基板10；
S2:在所述衬底基板10上依次形成缓冲层201、有源层202、第一栅绝缘层203、第一栅极204、第二栅绝缘层205；
S3:对源漏极2092区和绑定区进行第一次蚀刻，形成源极2091第一过孔、漏极2092第一过孔；
S4:在第二栅绝缘层205上形成一层金属层，图案化所述金属层形成第二栅极206和第一源极20911、第一漏极20921；
S5:在所述第二栅极206上依次形成钝化层207、层间绝缘层208；
S6:对所述源漏极2092区和所述绑定区进行第二次蚀刻，形成源极2091第二过孔、漏极2092第二过孔；
S7:在所述层间绝缘层208上形成一层金属层，图案化所述金属层形成第二源极20912、第二漏极20922；
S8:在所述第二源极20912、第二漏极20922上依次形成平坦层、像素定义层30、发光功能层40、以及封装层50。
其中，第一次蚀刻以源漏极2092区的蚀刻深度为停止蚀刻的标准，当蚀刻到达有源层202表面时停止蚀刻。
其中，第二次蚀刻以绑定区的蚀刻深度为停止蚀刻的标准，由于源漏级区第二次蚀刻的下方存在所述第一源极20911和所述第一漏极20921，金属的蚀刻速率很低，因此当绑定区的过孔达到预设深度时，停止第二次蚀刻。
其中，第一源极20911、第一漏极20921和第二栅极206制备材料可以是钛/铝/钛，以满足源漏极2092层与所述有源层202接触阻抗。
其中，通过两部工序分别形成SD过孔，形成相互触接的第一源漏极2092层和第二源漏极2092层，从制备方法上不增加工序，同时能减少SD成膜断裂或接触不良的情况。
在一种实施例中，对所述源漏极2092区和所述绑定区进行第一次蚀刻的步骤中：当源漏极2092区中的蚀刻气体到达所述有源层202时，停止蚀刻对所述源漏极2092区和所述绑定区的第一次蚀刻。
其中，由于蚀刻气体容易对有源层202进行蚀刻，因此到达有源层202后，将停止第一次蚀刻。
其中，可以通过在有源层202表面设置感应器，所述感应器连接外部放大器再与软体电连接，通过软体控制蚀刻的停止时刻。
在一种实施例中，对所述源漏极2092区和所述绑定区进行第二次蚀刻的步骤中：在所述源漏极2092区，蚀刻气体到达所述第一源极20911和所述第一漏极20921后，对金属材料的蚀刻很慢，因此，当所述绑定区第二次蚀刻到了预设深度，停止对所述源漏极2092区和所述绑定区的第二次蚀刻。
在一种实施例中，在形成所述第一源极20911和所述第一漏极20921的步骤中：在所述第二栅绝缘层205上依次形成钛层、铝层、钛层，形成一三层金属结构叠层设置的金属层，对所述金属层图案化处理，形成所述第一源极20911和所述第一漏极20921、以及所述第二栅极206。
在一种实施例中，形成所述第一栅极204的步骤包括：在所述第一栅绝缘层203上形成一金属层，对所述金属层图案化处理，形成金属图案，所述金属图案为所述第一栅极204。
在一种实施例中，在第一次蚀刻后，使用氢活化工艺对过孔进行处理。
在一种实施例中，在形成第二栅极206后，在所述第二栅极206上形成一层钝化层207，所述钝化层207的制备材料可以为氮化硅、氧化硅中的一种或多种。
在一种实施例中，所述钝化层207上形成一有机层，通过曝光处理形成所述第二过孔和所述第四过孔。
其中，所述有几层可以填充到绑定区的过孔内，起到增加柔性的效果，有利于后续的绑定区弯折。
本发明实施例提供的OLED显示面板包括阵列层，所述阵列层包括：缓冲层以及依次设置在所述缓冲层上的有源层、第一栅绝缘层、第一栅极、第二栅绝缘层、第二栅极、钝化层、层间绝缘层，源极包括相互触接设置的第一源极和第二源极，漏极包括相互触接设置的第一漏极和第二漏极，所述源极和所述漏极通过过孔与所述有源层触接；通过分布形成相互触接的第一源/漏极和第二源/漏极，提高了所述源漏极区内的所述过孔、所述源极、以及所述漏极的良率，降低所述源漏极区过孔发生异常的几率，同时，相互触接的第一源/漏极和第二源/漏极有利于源漏极区的走线布置。
以上对本发明实施例所提供的一种进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (5)

1.一种OLED显示面板制备方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上依次形成缓冲层、有源层、第一栅绝缘层、第一栅极、第二栅绝缘层；
对源漏极区和绑定区进行第一次蚀刻，形成源极第一过孔、漏极第一过孔；
在第二栅绝缘层上形成一层金属层，图案化所述金属层形成第二栅极和第一源极、第一漏极；
在所述第二栅极上依次形成钝化层、层间绝缘层；
对所述源漏极区和所述绑定区进行第二次蚀刻，形成源极第二过孔、漏极第二过孔；
在所述层间绝缘层上形成一层金属层，图案化所述金属层形成第二源极、第二漏极；
在所述第二源极、第二漏极上依次形成平坦层、像素定义层、发光功能层、以及封装层。
2.如权利要求1所述的OLED显示面板制备方法，其特征在于，对所述源漏极区和所述绑定区进行第一次蚀刻的步骤中：当源漏极区中的蚀刻气体到达所述有源层时，停止蚀刻对所述源漏极区和所述绑定区的第一次蚀刻。
3.如权利要求1所述的OLED显示面板制备方法，其特征在于，对所述源漏极区和所述绑定区进行第二次蚀刻的步骤中：在所述源漏极区，蚀刻气体到达所述第一源极和所述第一漏极后，对金属材料的蚀刻很慢，因此，当所述绑定区第二次蚀刻到了预设深度，停止对所述源漏极区和所述绑定区的第二次蚀刻。
4.如权利要求1所述的OLED显示面板制备方法，其特征在于，在形成所述第一源极和所述第一漏极的步骤中：在所述第二栅绝缘层上依次形成钛层、铝层、钛层，形成一三层金属结构叠层设置的金属层，对所述金属层图案化处理，形成所述第一源极和所述第一漏极、以及所述第二栅极。
5.如权利要求1所述的OLED显示面板制备方法，其特征在于，形成所述第一栅极的步骤包括：在所述第一栅绝缘层上形成一金属层，对所述金属层图案化处理，形成金属图案，所述金属图案为所述第一栅极。
CN202010568018.7A 2020-06-19 2020-06-19 Oled显示面板及制备方法 Active CN111668239B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010568018.7A CN111668239B (zh) 2020-06-19 2020-06-19 Oled显示面板及制备方法
US16/965,656 US20230165067A1 (en) 2020-06-19 2020-07-21 Organic light emitting diode (oled) display panel and method of fabricating same
PCT/CN2020/103236 WO2021253561A1 (zh) 2020-06-19 2020-07-21 Oled显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010568018.7A CN111668239B (zh) 2020-06-19 2020-06-19 Oled显示面板及制备方法

Publications (2)

Publication Number Publication Date
CN111668239A CN111668239A (zh) 2020-09-15
CN111668239B true CN111668239B (zh) 2022-11-08

Family

ID=72389106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010568018.7A Active CN111668239B (zh) 2020-06-19 2020-06-19 Oled显示面板及制备方法

Country Status (3)

Country Link
US (1) US20230165067A1 (zh)
CN (1) CN111668239B (zh)
WO (1) WO2021253561A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310122B (zh) * 2020-10-23 2024-01-30 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018184279A1 (zh) * 2017-04-05 2018-10-11 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN110164868A (zh) * 2018-02-28 2019-08-23 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201136435A (en) * 2010-04-06 2011-10-16 Au Optronics Corp Pixel structure of electroluminescent display panel and method of making the same
KR102424108B1 (ko) * 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN107910335A (zh) * 2017-11-08 2018-04-13 武汉华星光电半导体显示技术有限公司 柔性显示面板、柔性显示面板制作方法及显示装置
US10651257B2 (en) * 2017-12-18 2020-05-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN109585511A (zh) * 2018-12-03 2019-04-05 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN109686758A (zh) * 2018-12-04 2019-04-26 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
CN109671720B (zh) * 2018-12-07 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110690226B (zh) * 2019-09-03 2021-06-01 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018184279A1 (zh) * 2017-04-05 2018-10-11 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN110164868A (zh) * 2018-02-28 2019-08-23 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法

Also Published As

Publication number Publication date
US20230165067A1 (en) 2023-05-25
WO2021253561A1 (zh) 2021-12-23
CN111668239A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
JP7194291B2 (ja) 表示パネルとその製造方法
WO2019148909A1 (zh) 柔性显示面板及其制备方法、显示装置
CN117177606A (zh) Oled显示面板及显示装置
US20210336164A1 (en) Display panel and manufacturing method thereof
TWI387108B (zh) 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法
JP4947510B2 (ja) アクティブマトリクス型表示装置及びその製造方法
KR101434452B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
CN107146818B (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
WO2020087852A1 (zh) 显示面板、复合屏和复合屏的制备方法
WO2021012461A1 (zh) 一种阵列基板、oled显示面板及显示装置
WO2011122345A1 (ja) 圧力検出装置およびその製造方法、表示装置およびその製造方法、ならびに圧力検出装置付きｔｆｔ基板
KR20050112031A (ko) 반도체 소자 및 그 형성 방법
KR102201113B1 (ko) 어레이 기판 및 그 제조 방법, 디스플레이 패널 및 그 제조 방법
US10396209B2 (en) Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
US20070031642A1 (en) Adhesive tape for a flexible display device and method of manufacturing a flexible display device using the same
JP2012089814A (ja) 表示装置及びその製造方法
US20210234136A1 (en) Display panel motherboard and method of manufacturing display panel motherboard
WO2019029208A1 (zh) 有机发光二极管显示面板及其制作方法
CN111625130A (zh) 触控显示面板及触控显示装置
CN111584516B (zh) 阵列基板及其制备方法、显示面板
WO2017140056A1 (zh) 层堆叠结构、阵列基板和显示装置
CN111668239B (zh) Oled显示面板及制备方法
US20220302413A1 (en) Display panel, method for manufacturing same, and displaying device
JP2005038651A (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
US8582073B2 (en) Method of manufacturing liquid crystal panel, glass substrate for liquid crystal panel, and liquid crystal panel including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant