CN104900705A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104900705A
CN104900705A CN201510300343.4A CN201510300343A CN104900705A CN 104900705 A CN104900705 A CN 104900705A CN 201510300343 A CN201510300343 A CN 201510300343A CN 104900705 A CN104900705 A CN 104900705A
Authority
CN
China
Prior art keywords
region
layer
source electrode
semiconductor device
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510300343.4A
Other languages
English (en)
Other versions
CN104900705B (zh
Inventor
中野佑纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN104900705A publication Critical patent/CN104900705A/zh
Application granted granted Critical
Publication of CN104900705B publication Critical patent/CN104900705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置，包括：具有表面且由SiC构成的半导体层；形成于所述半导体层的表层部的第一导电型的基体区域；隔着栅极绝缘膜而与所述基体区域对置的栅电极；形成于所述半导体层的表层部且形成所述半导体的所述表面的第二导电型的源极区域；形成于所述半导体层的所述表面上并与所述源极区域接触的源极配线；以覆盖所述栅电极的方式形成的绝缘膜；以及相对于所述基体区域而形成于所述半导体层的背面侧的第一导电型的漏极区域，所述源极配线具有多层构造，所述多层构造至少具有多晶硅层和金属层，且通过以使所述多晶硅层在所述半导体层的表面上与所述源极区域相接且不与所述漏极区域相接的方式依次层叠所述多晶硅层和所述金属层而得到。

Description

半导体装置
本申请是申请号为200910262154.7、申请日为2009年12月25日、发明名称为“半导体装置”的申请的分案申请。
技术领域
本发明涉及使用了SiC的半导体装置。
背景技术
近年来，作为实现高耐压、低通态电阻的下一代的功率设备材料，谈论使用SiC(Silicon Carbide：碳化硅)。
此外，作为用于功率设备的微细化及降低通态电阻的构造，已知有沟槽栅极构造。例如，在功率MOSFET中，采用沟槽栅极构造成为主流。
图15是现有的具有沟槽栅极型VDMOSFET的SiC半导体装置的示意剖视图。
半导体装置201具备形成半导体装置201的基体的N+型的SiC基板202。在SiC基板202的Si面(硅面)之上层叠有由掺杂有比SiC基板202低浓度的N型杂质的SiC(Silicon Carbide：碳化硅)构成的、N-型的外延层203。外延层203的基层部成为原样维持外延成长后的状态的、N-型的漏极区域204。此外，在外延层203的漏极区域204之上，与漏极区域204相接地形成有P型的基体区域205。
在外延层203上，从其表面217(Si面)向下挖掘形成有栅极沟槽206。栅极沟槽206在层厚方向上贯通基体区域205，其最深部(底面216)到达漏极区域204。
在栅极沟槽206内，以覆盖栅极沟槽206的内面整个区域的方式形成有由SiO2构成的栅极绝缘膜207。
而且，通过将栅极绝缘膜207的内侧由高浓度地掺杂有N型杂质的多晶硅材料完全填埋，栅极沟槽206内埋设栅电极208。
在外延层203的表层部，在相对于栅极沟槽206与栅极宽度正交的方向(图15的左右方向)的两侧，形成有N+型的源极区域209。源极区域209沿栅极沟槽206在沿栅极宽度的方向上延伸，其底部与基体区域205相接。
此外，在外延层203形成有从其表面217贯通与栅极宽度正交的方向上的源极区域209的中央部、且与基体区域205连接的P+型的基体接触区域210。
在外延层203之上层叠有由SiO2构成的层间绝缘膜211。在层间绝缘膜211之上形成有源极配线212。源极配线212具有：经由形成于层间绝缘膜211的接触孔213而与源极区域209及基体接触区域210接触的硅化镍层218和形成在硅化镍层218之上的铝层219。
SiC基板202的背面(碳面：C面)形成有漏极配线215。漏极配线215具有：与SiC基板202接触的硅化镍220和形成在硅化镍220之上的铝层221。
在形成源极配线212时，首先，利用溅射法，在外延层203中掺杂有杂质的区域(杂质区域)的表面(源极区域209及基体接触区域210的表面)堆积Ni。接下来，为了将Ni与杂质区域欧姆(ォ一ミック)接合，通过高温(例如，1000℃左右)热处理，使SiC中的Si与Ni反应，而将Ni硅化。由此，形成硅化镍层218。然后，利用溅射法，在硅化镍层218上堆积Al。由此，形成铝层219，从而形成源极配线212。而且，漏极配线215也以与源极配线212同样的方法来形成。
硅化镍层218的形成时，在硅化镍层218的表面及与硅化镍层218的杂质区域的界面附近，SiC中的残留碳(C)析出，形成含有较多C的碳层。而且，由于碳层缺乏与金属或SiC的密接性，因此在铝层219与硅化镍层218之间、硅化镍层218与杂质区域之间产生层剥离。此种不良状况，对于漏极配线215也是同样。
发明内容
本发明的目的在于确保接触配线相对于SiC中的杂质区域的欧姆接合，并且能够提高接触配线的连接可靠性的半导体装置。
本发明的上述的或其他的目的、特征及效果参照附图由下面记载的实施方式的说明来明确。
本发明的一实施方式所涉及的半导体装置包括：具有表面且由SiC构成的半导体层；形成于所述半导体层的表层部的第一导电型的基体区域；隔着栅极绝缘膜而与所述基体区域对置的栅电极；形成于所述半导体层的表层部，且形成所述半导体的所述表面的第二导电型的源极区域；形成于所述半导体层的所述表面上，并与所述源极区域接触的源极配线；以覆盖所述栅电极的方式形成的绝缘膜；以及相对于所述基体区域而形成于所述半导体层的背面侧的第一导电型的漏极区域，所述源极配线具有多层构造，所述多层构造至少具有多晶硅层和金属层，且通过以使所述多晶硅层在所述半导体层的表面上与所述源极区域相接且不与所述漏极区域相接的方式依次层叠所述多晶硅层和所述金属层而得到。
本发明的一实施方式所涉及的半导体装置包括：由SiC构成的半导体层；通过在所述半导体层中掺杂杂质而形成的杂质区域；形成于所述半导体层上，并与所述杂质区域接触的接触配线，所述接触配线与所述杂质区域接触的接触部分具有多晶硅层，在所述多晶硅层上具有金属层。
根据该结构，在由SiC构成的半导体层上，通过掺杂杂质而形成杂质区域。接触配线与杂质区域接触。接触配线在与杂质区域的接触部分具有多晶硅层，在多晶硅层上具有金属层。
多晶硅可以与SiC中掺杂了杂质的区域(杂质区域)之间形成良好的欧姆接合。因此，可以省略金属层与杂质区域直接接触的构造中不可缺少的硅化物化。从而，可以防止多晶硅层的表面及多晶硅层的与杂质区域的界面附近产生碳层。
其结果，能够抑制多晶硅层与金属层之间及多晶硅层与杂质区域之间的层剥离。从而，能够提高接触配线的连接可靠性。
此外，所述半导体装置优选包括：从所述半导体层的表面掘下的栅极沟槽；在所述半导体层中形成于所述栅极沟槽的侧方的第一导电型的基体区域；形成于所述栅极沟槽的内面上的栅极绝缘膜；经由所述栅极绝缘膜而埋设于所述栅极沟槽的栅电极，所述杂质区域为在所述基体区域的表层部中与所述栅极沟槽相邻地形成的第二导电型的源极区域，所述接触配线为与所述源极区域接触的源极配线。
在该构成中，从半导体层的表面挖下形成栅极沟槽。在半导体层中，在栅极沟槽的侧方形成第一导电型的基体区域。在基体区域的表层部，与栅极沟槽相邻地形成第二导电型的源极区域。源极配线与该源极区域接触。此外，在栅极沟槽的底面及侧面上，形成栅极绝缘膜。此外，栅电极经由栅极绝缘膜埋设于栅极沟槽。
由此，在该半导体装置中，形成具有栅电极(Metal)经由栅极绝缘膜的栅极沟槽的侧面上的部分(Oxide)与基体区域(Semiconductor)对置的MOS(Metal Oxide Semiconductor)构造的沟槽栅极型VDMOSFET(Vertical Double Diffused MOSFET)。
在该半导体装置中，源极区域为所述杂质区域，源极配线为所述接触配线。即，源极配线在与源极区域接触的接触部分具有多晶硅层。而且，多晶硅的覆盖性优良，因此以填满接触孔的方式来形成多晶硅层，从而能够提高源极配线的覆盖性(coverage)。其结果，能够提高源极配线的连接可靠性。
此外，所述半导体装置可以是包括：形成于所述半导体层的表层部的第一导电型的基体区域；形成在所述半导体层的表面上的栅极绝缘膜；形成在所述栅极绝缘膜上，且隔着所述栅极绝缘膜而与所述基体区域对置的栅电极，所述杂质区域为在所述基体区域的表层部形成的第二导电型的源极区域，所述接触配线为与所述源极区域接触的源极配线。
该半导体装置不是栅电极埋设于沟槽的方式，而是栅电极形成在栅极绝缘膜之上，该栅极绝缘膜形成于半导体层表面，栅电极隔着该栅极绝缘膜与基体区域对置的所谓平面栅极型VDMOSFET。
而且，在该半导体装置中，源极区域为所述杂质区域，源极配线为所述接触配线。即，源极配线在与源极区域的接触部分具有多晶硅层。而且，多晶硅覆盖性优良，因此以填满接触孔的方式来形成多晶硅层，从而能够提高源极配线的覆盖性(coverage)。其结果，能够提高源极配线的连接可靠性。
此外，所述多晶硅层优选为掺杂有1019～1021cm-3浓度的杂质的高浓度掺杂层。
在该结构中，多晶硅层为高浓度掺杂层，因此能够降低接触配线的电阻值。
此外，在所述半导体装置中，优选在所述多晶硅层与所述金属层之间设置含有钛的层。
含有钛的材料对于多晶硅材料及金属材料的任一个都具有良好的密接性。因此，具有在多晶硅层与金属层之间设置含有钛的层的结构的半导体装置中，能够提高多晶硅层与金属层的密接性。其结果，能够进一步提高接触配线的连接可靠性。
此外，在所述半导体装置中，优选所述金属层具有含Al的层，所述含有钛的层具有从所述多晶硅层的侧起依次层叠Ti层及TiN层的构造。
Al可以用作向多晶硅层赋予导电性的杂质，但若不是以适当的量混入多晶硅层，则存在作为源极配线利用的多晶硅层的电阻值不稳定的情况。
因此，在所述半导体装置的结构中，在含有Al的层与多晶硅层之间，设置作为用于防止Al向多晶硅层扩散的阻隔层的TiN层。由此，多于的Al不会向多晶硅层扩散，因此能够使多晶硅层的杂质浓度稳定。其结果，能够使多晶硅层的电阻值稳定。
此外，也可是所述多晶硅层中掺杂有从B、P、Al、N构成的组中选择的至少一种导电性杂质。
然而，所述基体区域及所述源极区域的活性化、或所述栅极绝缘膜的形成时，有时对由SiC构成的半导体层以1200℃以上进行加热，例如，作为关于对由SiC构成的半导体层加热的背景技术，已知有下面的方法。
具体来说，作为采用了SiC的半导体装置，例如，已知有具备MOS(Metal Oxide Semiconductor)构造的MOSFET，该MOS包括：在表层部具有活性化离子区域的SiC层、形成于SiC层的表面的栅极氧化膜、形成在栅极氧化膜上并隔着栅极氧化膜与离子区域对置的栅电极。
为了制作此种MOS构造，例如，首先向SiC层的表层部注入杂质离子。接下来，在电阻加热炉内中，通过加热SiC层，使注入的离子活性化。离子的活性化后，在CVD(Chemical Vapor Deposition：化学气相成长)装置内，通过供给含氧气体，在SiC层的表面形成栅极氧化膜。而且，利用溅射法，在栅极氧化膜上形成栅电极。由此，制作栅电极(Metal)-栅极氧化膜(Oxide)-SiC层(Semiconductor)的层构造(MOS构造)。
为了使SiC层内的离子活性化，例如，需要以1600～1700℃的温度进行退火处理。在电阻加热炉内到高温区域为止的加热时间变长，因此在用于离子活性的加热中，Si从SiC层的表面升华，产生所谓的脱Si，SiC层的表面龟裂。其结果，SiC层与栅极氧化膜的界面变得凹凸，MOSFET的通道移动度降低。
因此，采用利用高频感应加热炉来缩短加热到高温域的加热时间，从而抑制SiC层的表面龟裂，然后，利用栅极氧化炉来形成栅极氧化膜的方法。
但是，此种方法中，需要另外设置高频感应加热炉及栅极氧化炉两个装置，因此存在装置成本增加的情况。
作为其他的方法，提出了如下方案：在离子的活性化之前，在SiC层的表面形成碳膜，并利用该碳膜防上脱Si，从而维持SiC层表面的平坦性。
例如通过在SiC层表面形成含碳的膜，并在高频感应加热炉内，对含碳的膜进行加热，从而使碳以外的元素从该膜蒸发而形成碳膜。
但是，本发明者积极研究的结果，用于形成碳膜的加热温度可以是1000℃左右，比用于使离子活性化的温度(1600～1700℃)低。因此，需要两阶段控制加热温度，但存在难以对高频感应加热炉精密地进行温度控制的问题。
此外，离子的活性化后，不需要碳膜。无用的碳膜在与高频感应加热炉不同的装置中，利用氧化气体被氧化除去。虽然研究了向高频感应加热炉内导入氧化气体，在离子的活性化之后除去碳膜，但由于高频感应加热炉的发热体使用碳材料，因此若供给氧化气体，则该碳材料被氧化。因此，另外设置碳膜除去装置是不可缺少的，从而不可避免地存在装置成本的增加的问题。
因此，为了达到提供不使装置成本增加，并通过简单的温度控制能够抑制SiC层表面的龟裂的半导体装置的制造方法的目的，实现了下述的发明。
该发明具体来说是包括如下工序的半导体装置的制造方法，即：在向表层部注入离子后的SiC层的表面形成有机材料膜的工序；所述有机材料膜的形成后，在电阻加热炉内，通过加热所述有机材料膜，使所述有机材料膜改性为碳膜的工序；在所述电阻加热炉内，通过对形成有所述碳膜的所述SiC层进行加热，使所述SiC层内的离子活性化的工序；通过向所述电阻加热炉内导入含氧气体，使所述碳膜氧化而除去的工序；所述碳膜的除去后，继续在所述电阻加热炉内，利用所述含氧气体，使所述SiC层的表面氧化而形成氧化膜的工序。
根据该制造方法，在有机材料膜的形成后，通过在电阻加热炉内对有机材料膜进行加热，有机材料膜改性为碳膜，从而在SiC层表面形成碳膜。碳膜的形成后，为了使SiC层内的离子活性化，加热SiC层。然后，通过向电阻加热炉内导入含氧气体，碳膜被氧化除去。碳膜的除去后，继续在电阻加热炉内利用含氧气体，SiC层的表面被氧化而形成氧化膜。
在用于离子活性的加热之前，在SiC层的表面形成碳膜，因此在SiC层的加热时，能够防止从SiC层表面的脱Si。因此，能够抑制SiC层表面的龟裂，并能够维持SiC层表面的平坦性。其结果，能够使SiC层与氧化膜的界面平滑，因此能够提高半导体装置的通道(channel)移动度。
进而，能够在一个电阻加热炉内连续进行由下面工序构成的四个工序：加热有机材料膜而改性为碳膜的工序、加热SiC层而使离子活性化的工序、利用含氧气体将碳膜氧化除去的工序以及使SiC层的表面氧化而形成氧化膜的工序。由于不需要另外设置用于除去碳膜的装置等，因此能够抑制装置成本的增加。并且，由于使用电阻加热炉，能够精密且简单地控制用于形成碳膜的加热温度及用于使离子活性化的加热温度。
此外，所述含氧气体也可是含有氧及氮的气体。若用于形成氧化膜的含氧气体为含有氧及氮的气体，则能够进一步提高半导体装置的通道移动度。
而且，作为含有氧及氮的气体，例如，可以使用含有NO(一氧化氮)、N2O(一氧化二氮)等的气体。
此外，优选所述SiC层的表面为(0001)面、即Si面。
如上所述，作为关于由SiC构成的半导体层的加热的发明，本发明者们实现了利用电阻加热炉的发明。
因此，所述基体区域及所述源极区域的活性化、及形成栅极绝缘膜时，若应用上述的利用了电阻加热炉的发明，则除了本发明的作用效果，也能够实现上述的利用了电阻加热炉的发明所产生的作用效果。
附图说明
图1是本发明的第一实施方式涉及的半导体装置的示意剖视图。
图2A～图2N是用于以工序顺序来说明图1所示的半导体装置的制造方法的示意剖视图。
图3(a)(b)是本发明的第二实施方式涉及的半导体装置的示意俯视图，图3(a)表示全体图、图3(b)表示内部放大图。
图4是本发明的第二实施方式涉及的半导体装置的示意剖视图，表示沿图3(b)的切断线IV-IV的切断面。
图5A～图5Q是用于以工序顺序来说明图4所示的半导体装置的制造方法的示意剖视图。
图6是表示电阻加热炉内的温度变化的图表。
图7是用于说明图4所示的半导体装置的变形例的示意剖视图。
图8(a)(b)是本发明的第三实施方式涉及的半导体装置的示意俯视图，图8(a)表示全体图、图8(b)表示内部放大图。
图9是本发明的第三实施方式所涉及的半导体装置的示意剖视图，表示沿图8(b)的切断线IX-IX的切断面。
图10A～图10N是用于以工序顺序来说明图9所示的半导体装置的制造方法的示意剖视图。
图11是用于说明图9所示的半导体装置的变形例的示意剖视图。
图12是平面栅极型的半导体装置的示意剖视图。
图13A～图13L是用于以工序顺序来说明图12的半导体装置的制造方法的示意剖视图。
图14(a)(b)是拍摄接触配线的SEM图像，图14(a)表示实施例1的接触配线，图14(b)表示比较例1的接触配线。
图15是具有现有的沟槽栅极型VDMOSFET的SiC半导体装置的示意剖视图。
具体实施方式
以下，参照附图对本发明的实施方式详细地进行说明。
图1是本发明的第一实施方式所涉及的半导体装置的示意剖视图。
半导体装置1具有沟槽栅极型VDMOSFET的晶胞(ュ二ットセル、unit cell)配置成矩阵状的构造。而且，图1表示多个晶胞中的一部分。
半导体装置1具备构成半导体装置1的基体的SiC基板2。SiC基板2掺杂有高浓度(例如，le18～le21cm-3)的N型杂质。SiC基板2的表面21(上表面)为Si面，其背面(下表面)为C面。
在SiC基板2的表面21层叠有掺杂了比SiC基板2低的浓度的N型杂质的SiC(Silicon Carbide：碳化硅)构成的、N-型的外延层3。在Si面即表面21上形成的外延层3以Si面作为成长主面而成长。因此，外延层3的表面31为Si面。
与外延层3的Si面侧的部分(表层部)相反的C面侧的部分(基层部)的整个区域构成原样维持了外延成长后的状态的N-型的漏极区域4。漏极区域4的N型杂质浓度为例如le15～le17cm-3。
另一方面，在外延层3的表层部形成有P型的基体区域5。基体区域5与漏极区域4相接。基体区域5的P型杂质浓度为例如le16～le19cm-3。
在外延层3中，从表面31向下挖掘而形成栅极沟槽6。虽然在图1中未示出，但栅极沟槽6空开一定的间隔而形成多个，且他们呈相互平行且在同一方向(与图1的纸面垂直的方向，以下将该方向称为「沿栅极宽度的方向」)上延伸，例如形成条状构造。
各栅极沟槽6相互空开间隔地对置，分别包括相对于表面31正交的平面状的侧面7和具有相对于表面31平行的部分的底面8。栅极沟槽6在层厚方向上贯通基体区域5，其最深部(底面8)到达漏极区域4。
栅极沟槽6的内面及外延层3的表面31上形成有由SiO2构成的栅极绝缘膜9，该栅极绝缘膜9覆盖栅极沟槽6的内面(侧面7及底面8)整个区域。栅极绝缘膜9在底面8上的部分(绝缘膜底部11)的厚度比侧面7上的部分(绝缘膜侧部10)的厚度小。例如，绝缘膜底部11的厚度相对于绝缘膜侧部10的厚度之比(绝缘膜底部11的厚度/绝缘膜侧部10的厚度)为0.1～0.8。双方厚度的具体大小例如：绝缘膜侧部10的厚度为绝缘膜底部11的厚度为
并且，通过将栅极绝缘膜9的内侧由掺杂有高浓度的N型杂质的多晶硅材料填满而在栅极沟槽6内埋设栅电极12。
在基体区域5的表层部，在相对于栅极沟槽6与栅极宽度正交的方向(图1中的左右方向)的两侧形成有N+型的源极区域13。源极区域13为比漏极区域4的N型杂质浓度更高、且掺杂有高浓度N型杂质的区域。源极区域13的N型杂质浓度例如为le18～le21cm-3。源极区域13在与栅极沟槽6相邻的位置处在沿栅极宽度的方向上延伸，其底部从外延层3的表面31侧与基体区域5相接。
此外，在外延层3中形成有P+型的基体接触区域14，该P+型的基体接触区域14从外延层3的表面31贯通与栅极宽度正交的方向上的源极区域13的中央部且与基体区域5连接。基体接触区域14为比基体区域5的P型杂质浓度更高，且掺杂有高浓度P型杂质的区域。基体接触区域14的P型杂质浓度例如为le18～le21cm-3。
即，栅极沟槽6及源极区域13在与栅极宽度正交的方向上交替设置，分别在沿栅极宽度的方向上延伸。而且，在源极区域13上，沿源极区域13设定有在与栅极宽度正交的方向上相邻的晶胞间的边界。基体接触区域14跨过与栅极宽度正交的方向上相邻的两个晶胞间而至少设置一个以上。此外，沿栅极宽度的方向上相邻的晶胞间的边界设定为包含于各晶胞的栅电极12具有恒定的栅极宽度。
在外延层3上层叠有由SiO2构成的层间绝缘膜15。在层间绝缘膜15及栅极绝缘膜9形成有使源极区域13及基体接触区域14的表面露出的接触孔16。
在层间绝缘膜15上形成有源极配线17。源极配线17经由接触孔16与源极区域13及基体接触区域14接触(电连接)。源极配线17在与源极区域13及基体接触区域14接触的部分具有多晶硅层18，在多晶硅层18上具有金属层20。
多晶硅层18为使用掺杂有杂质的掺杂多晶硅而形成的掺杂层，例如优选以1019～1021cm-3的高浓度掺杂有杂质的高浓度掺杂层。作为将多晶硅层18形成为掺杂层(包括高浓度掺杂层)时的杂质可以使用磷(P)或As(砷)等N型杂质、B(硼)等P型杂质。此外，多晶硅层18填满接触孔16。此种多晶硅层18的厚度根据接触孔16的深度而不同，但例如为
金属层20例如使用铝(Al)、金(Au)、银(Ag)、铜(Cu)、他们的合金及含有他们的金属材料来形成。金属层20作为源极配线17的最表层，例如，连接(接合)金属丝等。此外，金属层20的厚度例如为1～5μm。
在源极配线17中，在多晶硅层18与金属层20之间设置含有钛的中间层19。中间层19由含有钛(Ti)的层的单层或具有该层的多个层构成的。含有钛的层可以使用钛、氮化钛等来形成。此外，中间层19的厚度例如为
具有如上所述的多晶硅层18、中间层19及金属层20的源极配线17优选依次层叠有多晶硅(多晶硅层18)、钛(中间层19)、氮化钛(中间层19)及铝(金属层20)的层叠构造(PO-Si/Ti/TiN/Al)。
在SiC基板2的背面22形成有漏极配线23。漏极配线23与SiC基板2接触(电连接)。漏极配线23在与SiC基板2接触的部分具有多晶硅层24，并在多晶硅层24上具有金属层26。
多晶硅层24可以使用与构成上述的多晶硅层18的材料相同的材料来形成。此外，多晶硅层24的厚度例如为
金属层26可以使用与构成上述的金属层20的材料同样的材料来形成。金属层26形成漏极配线23的最表层，例如，当SiC基板2与引线架的芯片安装盘(die pad)接合时，接合于芯片安装盘。此外，金属层26的厚度例如为0.5～1μm。
在漏极配线23中，在多晶硅层24与金属层26之间设置含有钛的中间层25。中间层25可以使用与构成上述的中间层19的材料同样的材料来形成。
栅极配线27经由形成在层间绝缘膜15的接触孔(未图示)与栅电极12接触(电连接)。
源极配线17与漏极配线23之间(源极-漏极间)产生规定的电位差的状态下，通过对栅极配线27施加规定的电压(栅极阈值电压以上的电压)，利用来自栅电极12的电场，在基体区域5与栅极绝缘膜9的界面附近形成通道。由此，电流在源极配线17与漏极配线23之间流动，VDMOSFET成为导通状态。
图2A～图2N是用于说明图1所示的半导体装置的制造方法的示意剖视图。
首先，如图2A所示，利用CVD(Chemical Vapor Deposition：化学气相成长)法、LPE(Liquid Phase Epitaxy：液相外延)法、MBE(MolecularBeam Epitaxy：分子线外延)法等外延成长法，在SiC基板2的表面21(Si面)上掺杂杂质的同时使SiC结晶成长。由此，在SiC基板2上形成N-型的外延层3。接着，P型杂质从外延层3的表面31注入(implantation)到外延层3的内部。此时的注入条件根据P型杂质的种类而不同，例如，加速能为200～400keV。
由此，如图2B所示，在外延层3的表层部形成注入有P型杂质的区域(P型注入区域28)。通过形成P型注入区域28，在外延层3的基层部形成有与P型注入区域28分离且原样维持外延成长后的状态的漏极区域4。
接下来，如图2C所示，利用CVD法，在外延层3上形成由SiO2构成的掩模29。接着，通过光致抗蚀剂(未图示)来蚀刻掩模29，由此在应形成基体接触区域14的区域图案化为具有开口30的图案。在形成开口30后，从外延层3的表面31向外延层3的内部注入(implantation)P型杂质。此时的注入条件根据P型杂质的种类而不同，例如，加速能为30～200keV。由此，在P型注入区域28的表层部形成注入有高浓度的P型杂质的区域(P+型注入区域32)。注入P型杂质后，除去掩模29。
接下来，如图2D所示，利用CVD(Chemical Vapor Deposition：化学气相成长)法，在外延层3上形成由SiO2构成的掩模33。接着，通过光致抗蚀剂(未图示)来蚀刻掩模33，由此在应形成源极区域13的区域图案化为具有开口34的图案。形成开口34后，从外延层3的表面31向外延层3的内部注入(implantation)N型杂质。此时的注入条件根据N型杂质的种类而不同，例如，加速能为30～200keV。注入N型杂质后，除去掩模33。由此，在P型注入区域28的表层部形成注入有高浓度N型杂质的区域(N+型注入区域35)。
接下来，如图2E所示，例如，以1400～2000℃来热处理外延层3。由此，注入后的N型及P型杂质活性化，在外延层3的表层部形成基体区域5，并且基体区域5的表层部形成源极区域13及基体接触区域14。
接下来，如图2F所示，利用CVD法、热氧化法等，在外延层3的表面31整个区域形成由SiO2构成的掩模36。而且，掩模36通过利用CVD法由SiN等来形成。
接下来，如图2G所示，通过光致抗蚀剂(未图示)来蚀刻掩模36，由此，在应形成栅极沟槽6的区域图案化为具有开口37的图案。
接下来，如图2H所示，含有SF6(六氟化硫)及O2(氧)的混合气体(SF6/O2气体)经由开口37向外延层3的表面31射入。由此，从表面31(Si面)干蚀刻外延层3，形成具有与表面31平行的部分(Si面)的底面8及具有相对于Si面正交的侧面7的栅极沟槽6。形成栅极沟槽6后，除去掩模36。
接下来，如图2I所示，利用热氧化法，将栅极沟槽6的内面(侧面7及底面8)及外延层3的表面31氧化。由于栅极沟槽6形成于由SiC构成的外延层3，因此栅极沟槽6的内面的氧化在具有Si面的底面8的氧化率及与Si面正交的面即侧面7的氧化率满足关系式：底面8的氧化率/侧面7的氧化率＜0的条件下进行。由此，形成底面8上的部分(绝缘膜底部11)的厚度比侧面7上的部分(绝缘膜侧部10)的厚度小的栅极绝缘膜9。
接下来，如图2J所示，利用CVD法，在外延层3上堆积掺杂后的多晶硅材料。堆积的多晶硅材料被蚀刻到回蚀面相对于外延层的表面31变为齐面为止。由此，除去多晶硅材料中的栅极沟槽6外的部分，形成由残存在栅极沟槽6内的多晶硅材料构成的栅电极12。
接下来，如图2K所示，利用CVD法，在外延层3上层叠由SiO2构成的层间绝缘膜15。而且，通过将层间绝缘膜15及栅极绝缘膜9图案化，形成使源极区域13及基体接触区域14露出于层间绝缘膜15及栅极绝缘膜9的接触孔16。
接下来，如图2L所示，利用CVD法，堆积多晶硅材料38到填满接触孔16为止。
接下来，如图2M所示，向堆积的多晶硅材料注入N型或P型杂质。此时的注入条件根据杂质的种类而不同，例如，加速能为10～100keV。由此，形成掺杂有高浓度杂质的多晶硅层18。
接下来，如图2N所示，利用溅射法、蒸镀法等方法，在多晶硅层18的表面依次堆积钛及氮化钛，从而形成中间层19。接着，利用溅射法、蒸镀法等方法，在中间层19的表面堆积铝而形成金属层20。而且，金属层20、中间层19及多晶硅层18被图案化为规定的配线图案，由此形成源极配线17。接着，形成与栅电极12连接的栅极配线27。然后，以与源极配线17同样的方法，在SiC基板2的背面22上形成具有多晶硅层24、中间层25及金属层26的漏极配线23。
经过以上的工序，得到图1所示的半导体装置1。
如上所述，根据半导体装置1，与源极区域13及基体接触区域14接触的源极配线17中，与源极区域13及基体接触区域14接触的接触部分具有多晶硅层18，在多晶硅层18上具有金属层20。
多晶硅能够与SiC中的掺杂有杂质的区域(杂质区域)之间形成良好的欧姆接合。因此，如上所述，利用CVD法堆积多晶硅材料38，使多晶硅层18与源极区域13及基体接触区域14接触，由此能够在多晶硅层18与源极区域13及基体接触区域14之间形成欧姆接合。
因此，能够省略金属层与杂质区域直接接触的构造中不可缺少的硅化物化。从而，能够防止在多晶硅层18的表面及多晶硅层18的与源极区域13及基体接触区域14的界面附近产生碳层。
其结果，能够抑制多晶硅层18与金属层20之间及多晶硅层18与源极区域13及基体接触区域14之间的层剥离。从而，能够提高源极配线17的连接可靠性。
此外，源极配线17经由层间绝缘膜15的接触孔16与源极区域13及基体接触区域14接触。而且，源极配线17中，由覆盖(coverage)性优良的多晶硅材料构成的多晶硅层18形成为填满接触孔16的厚度。因此，能够提高源极配线17的覆盖性。其结果，能够进一步提高源极配线17的连接可靠性。进而，能够提高形成在多晶硅层18上的金属层20的平坦性。其结果，能够提高接合金属线时的接合性(bonding)。
此外，多晶硅层18是以1019～1021cm-3的高浓度掺杂有杂质的高浓度掺杂层，因此能够降低源极配线17的电阻值。
此外，在多晶硅层18与金属层20之间设置由钛层及氮化钛层的层叠构造构成的中间层19。含有钛的材料具有相对于多晶硅材料及金属材料的任一个优良的密接性。因此，能够提高多晶硅层18与金属层20的密接性。其结果，能够进一步提高源极配线17的连接可靠性。
而且，通过漏极配线23具有多晶硅层24、中间层25及金属层26而产生的作用及效果与源极配线17的情况同样，因此省略其记载。
图3(a)(b)是本发明的第二实施方式所涉及的半导体装置的示意俯视图，图3(a)表示全体图、图3(b)表示内部放大图。
该半导体装置41是使用了SiC的沟槽栅极型功率VDMOSFET(单独元件)，例如，俯视为正方形的芯片状。芯片状的半导体装置41在图3(a)的纸面的左右(上下)方向的长度为数mm左右。
半导体装置41具有：SiC基板42、形成在该SiC基板42上且由俯视格子状的栅极沟槽43划分的多个晶胞44。即，在SiC基板42上，配置于格子状栅极沟槽43的各窗部分的长方体状的晶胞44排列为矩阵状。各晶胞44例如在图3(b)的纸面的左右(上下)方向的长度为10μm以下，其中央形成有从表面侧向SiC基板42侧挖掘的俯视正方形状的源极沟槽45。
半导体装置41的表面形成有源极焊盘46。源极焊盘46为四角向外方弯曲的俯视大致正方形状，并形成为覆盖半导体装置41的表面的大致整个区域。在该源极焊盘46上，在图3(a)的纸面的左右方向大致靠左，形成有其一部分被去除为俯视大致正方形状的去除区域47。
该去除区域47配置有栅极焊盘48。栅极焊盘48与源极焊盘46之间设有间隔，它们相互绝缘。
图4是本发明的第二实施方式所涉及的半导体装置的示意剖视图，表示沿图3(b)的切断线IV-IV的切断面。
参照图4说明半导体装置41的剖面构造。半导体装置41具备N+型(例如，浓度为le18～le21cm-3)的SiC基板42。该SiC基板42的表面49(上表面)为Si面，其背面50(下表面)为C面。
在SiC基板42上层叠由比SiC基板42低浓度的N-型(例如，浓度为le15～le17cm-3)的SiC构成的外延层51。作为半导体层的外延层51利用所谓的外延成长而形成在SiC基板42上。在Si面即表面49上形成的外延层51使Si面作为成长主面成长。因此，利用成长形成的外延层51的表面52与SiC基板42的表面49同样为Si面。
在外延层51的表面52侧(Si面侧)，P型的基体区域53在大范围内形成为井状，其浓度例如为le16～le19cm-3。此外，在外延层51中，基体区域53的SiC基板42侧(C面侧)的区域成为原样维持外延成长后的状态的N-型的漏极区域54(漂移区域)。
在基体区域53内，在其表面52侧的大致整个区域形成有N+型(例如，浓度为le18～le21cm-3)的源极区域55、在比该源极区域55靠SiC基板42侧(下方)形成有P+型(例如，浓度为le18～le21cm-3)的基体接触区域56。多个基体接触区域56形成为矩阵状。
而且，源极沟槽45以贯通各个基体接触区域56的方式形成为与基体接触区域56相同数量，并以包围形成有源极沟槽45的各基体接触区域56的方式形成格子状的栅极沟槽43。由此，在外延层51形成有多个分别作为场效应管起作用的晶胞44。即，晶胞44中，基体接触区域56形成为包围源极沟槽45，进而以包围该基体接触区域56的方式形成基体区域53。而且，基体区域53的与基体接触区域56侧的相反侧露出于栅极沟槽43的侧面。此外，晶胞44中，栅极沟槽43的深度方向为栅极长度方向，与该栅极长度方向正交的各晶胞44的周向为栅极宽度方向。
源极沟槽45及栅极沟槽43中，该两者从外延层51的表面52贯通基体区域53而到达漏极区域54，在该实施方式中，他们的深度相同。此外，源极沟槽45的侧面59与栅极沟槽43的侧面57的距离D1例如为0.5～3μm。只要距离D1在该范围内，能够抑制导通各晶胞44时的电阻值(通态电阻)的上升，并能够缓和栅极沟槽43的底部的电场。
栅极沟槽43中，其底部的与栅极宽度正交的方向(与相邻的晶胞44的对置方向)的两端角部61向漏极区域54侧弯曲，而形成为相互对置的侧面57与底面58经由弯曲面而连续的剖面U字状。进而，源极沟槽45也与栅极沟槽43同样为相互对置的侧面59和底面60经由弯曲面连续的剖面U字状。由此，关断晶胞44时，能够使施加于栅极沟槽43的底部的两端角部61的电场向两端角部61以外的部分分散，因此能够抑制栅极绝缘膜63的底面58上的部分的绝缘破坏。
在栅极沟槽43的内面以覆盖其整个区域的方式形成有栅极绝缘膜63。栅极绝缘膜63由含有氮氧化膜、例如通过使用了含有氮及氧的气体的热氧化来形成的氮氧化硅膜构成。栅极绝缘膜63中的含氮量(氮浓度)例如为0.1～10％。
而且，通过由掺杂有高浓度的N型杂质的多晶硅材料来填满栅极绝缘膜63的内侧，在栅极沟槽43内埋设栅电极66。
在外延层51上层叠有由SiO2构成的层间绝缘膜67。在层间绝缘膜67及栅极绝缘膜63形成有使各晶胞44的源极沟槽45及源极区域55的表面露出的接触孔68。
在层间绝缘膜67上形成有源极配线69。源极配线69经由各接触孔68一并进入所有的晶胞44的源极沟槽45，在各晶胞44中，从源极沟槽45的底侧依次与漏极区域54、基体接触区域56及源极区域55接触。即，源极配线69对于所有的晶胞44成为共用的配线。而且，在该源极配线69上形成有层间绝缘膜(未图示)，源极配线69经由该层间绝缘膜(未图示)与源极焊盘46(参照图3(a))电连接。另一方面，栅极焊盘48(参照图3(a))经由围绕在该层间绝缘膜(未图示)上的栅极配线(未图示)而与栅电极66电连接。
此外，源极配线69从与外延层51的接触侧起依次具有多晶硅层70、中间层71及金属层72。
多晶硅层70是使用掺杂有杂质的掺杂多晶硅而形成的掺杂层，例如为以le19～le21cm-3的高浓度掺杂了杂质的高浓度掺杂层。作为将多晶硅层70形成为掺杂层(包括高浓度掺杂层)时的杂质，可以使用N(氮)、P(磷)、As(砷)等N型杂质、Al(铝)、B(硼)等P型杂质。此外，多晶硅层70的厚度例如为
此外，在该实施方式中，多晶硅层70以覆盖在接触孔68内露出的晶胞44的表面整个区域的方式形成，在源极沟槽45内与漏极区域54、基体接触区域56及源极区域55接触。
源极配线69的与漏极区域54、基体接触区域56及源极区域55接触的接触层使用多晶硅，从而能够使源极配线69与作为高浓度的杂质区域的基体接触区域56及源极区域55的两者欧姆接合。另一方面，对于低浓度的漏极区域54，能够形成接合障壁比半导体装置41中内在的基体二极管73(由基体区域53与漏极区域54的接合而形成的PN二极管)的扩散电位低的异质外延结接合。
然而，当电流流过半导体装置41中内在的基体二极管73时，从基体区域53向漏极区域54移动的正孔(hole：空穴)在漏极区域54内与电子再结合，由于此时产生的结合能，有时外延层51中SiC结晶的缺欠在面内扩大。由于该结晶缺欠的电阻值高，因此若结晶缺欠向栅极沟槽43侧扩大，则结晶缺欠妨碍通常的晶体管工作，有通态电阻上升之虞。
与此相反，如本实施方式，只要利用多晶硅层70与漏极区域54的接触而形成异质外延结接合，即使源极-漏极间施加逆电压，变成电流在上述基体二极管73中流动的状态，也能够使电流优先流过比基体二极管73侧更靠异质外延结接合侧。其结果，能够防止SiC的结晶缺欠的放大，并抑制通态电阻的上升。
中间层71层叠在多晶硅层70上，且由含有Ti(钛)的层的单层或具有该层的多个层构成。含有Ti的层可以使用Ti、TiN(氮化钛)等来形成。此外，中间层71的厚度例如为200～500nm。
金属层72层叠在中间层71上，例如使用Al(铝)、Au(金)、Ag(银)、Cu(铜)、Mo(钼)、它们的合金及含有他们的金属材料来形成。金属层72成为源极配线69的最表层。此外，金属层72的厚度例如为1～5μm。
作为如上述的多晶硅层70、中间层71及金属层72的组合，具体来说，可以例示依次层叠Poly-Si(多晶硅层70)、Ti(中间层71)、TiN(中间层71)及Al(金属层72)的层叠构造(Poly-Si/Ti/TiN/Al)。
在SiC基板42的背面50，以覆盖其整个区域的方式形成有漏电极74。该漏电极74对于所有的晶胞44成为共用的电极。作为漏电极74可以例示例如从SiC基板42侧起依次层叠有Ti及Al的层叠构造(Ti/Al)。
在源极焊盘46(源极配线69)与漏电极74之间(源极-漏极间)产生规定的电位差的状态下，通过对栅极焊盘48施加规定的电压(栅极阈值电压以上的电压)，利用来自栅电极66的电场，在基体区域53的与栅极绝缘膜63的界面附近形成通道。由此，源极配线69与漏电极74之间流过电流，VDMOSFET成为导通状态。
图5A～图5Q是用于说明图4所示的半导体装置的制造方法的示意剖视图。
首先，如图5A所示，利用CVD(Chemical Vapor Deposition：化学气相成长)法、LPE(Liquid Phase Epitaxy：液相外延)法、MBE(MolecularBeam Epitaxy：分子线外延)法等外延成长法，在SiC基板42的表面49(Si面)上，掺杂杂质的同时使SiC结晶成长。由此，在SiC基板42上形成N-型的外延层51。
接着，如图5B所示，P型杂质从外延层51的表面52注入到外延层51的内部。此时的注入条件根据P型杂质的种类而不同，例如，加速能为200～3000keV。
接下来，如图5C所示，利用CVD法，在外延层51上形成由SiO2构成的掩模75。接着，通过光致抗蚀剂(未图示)来蚀刻掩模75，从而在应形成基体接触区域56的区域图案化为具有开口76的图案。形成开口76后，P型杂质从外延层51的表面52注入到外延层51的内部。此时的注入条件根据P型杂质的种类而不同，例如，加速能为30～400keV。注入P型杂质后，除去掩模75。
接下来，如图5D所示，N型杂质从外延层51的表面52注入到外延层51的内部。此时的注入条件根据N型杂质的种类而不同，例如，加速能为30～400keV。
接下来，如图5E所示，利用CVD法、热氧化法等，在外延层51的表面52整个区域形成由SiO2构成的掩模77。而且，掩模77也可利用CVD法由SiN等来形成。接着，通过光致抗蚀剂(未图示)来蚀刻掩模77，由此在应形成栅极沟槽43及源极沟槽45的区域图案化为具有开口78的图案。形成开口78后，例如包含SF6(六氟化硫)及O2(氧)的混合气体(SF6/O2气体)、包含SF6、O2及HBr(溴化氢)的混合气体(SF6/O2/HBr气体)经由开口78向外延层51的表面52射入。由此，外延层51从表面52(Si面)被干蚀刻，栅极沟槽43及源极沟槽45同时形成。同时，在外延层51上形成多个晶胞44。
接下来，如图5F所示，利用湿蚀刻，除去掩模77。
然后，如图5G所示，在外延层51的表面52整个区域形成有机材料膜81。有机材料膜81为含有碳的材料，例如，可以应用作为光致抗蚀剂使用的有机材料(例如，聚酰亚胺等)等。此种有机材料膜81例如使用旋涂机等来形成。
形成有机材料膜81后，将SiC基板42装入电阻加热炉82。作为电阻加热炉82，只要是能够确保设置被加热体的电阻加热炉82内的气密性，并且能够向电阻加热炉82内导入各种气体的装置即可，没有特别限制，其加热方式可以是直接加热方式、间接加热方式的任一个。
而且，在SiC基板42设置在电阻加热炉82内的状态下，向电阻加热炉82内导入惰性气体(例如，N2、Ar等)，并且对电阻加热炉82进行升温控制(第一升温控制)。
该第一升温控制中，如图6所示，加热温度控制为例如经过35～45分钟从100℃上升到1000℃，上升后，例如，以1000℃保持(第一温度保持)加热温度5～10分钟。利用该升温及温度保持，有机材料膜81中碳以外的元素蒸发，如图5H所示，有机材料膜81改性为碳膜83。因此，外延层51的表面52的整个区域被碳膜83覆盖。
接着，将电阻加热炉82内原样保持惰性气氛，进一步升温控制(第二升温控制)电阻加热炉82。
该第二升温控制中，如图6所示，加热温度控制为例如经过30～60分钟从1000℃上升到1600℃。上升后，例如以1600℃保持(第二温度保持)加热温度5～10分钟。通过该升温及温度保持，注入到外延层51的表层部的各个N型杂质及P型杂质的离子被活性化，如图5I所示，根据注入的部位，分别形成基体区域53、源极区域55、基体接触区域56。此外，在外延层51的基层部形成原样维持外延成长后的状态的漏极区域54。
接下来，将电阻加热炉82内原样维持惰性气氛，降温控制电阻加热炉82。
在降温控制中，如图6所示，加热温度被限制(降温限制)为例如经过15～30分钟从1600℃下降到1300℃。降温后，将加热温度保持(第三温度保持)在1300℃状态下，向电阻加热炉82内例如导入含氮、氧气体5～10分钟。通过含氮、氧气体的导入，如图5J所示，碳膜83与气体中的氧反应而被氧化除去。作为导入的含氮、氧气体，可以使用至少含有N2O(一氧化二氮)的气体，也可含有NO(一氧化氮)。进而N2O气体以相对于导入的气体的总流量为30％以下、优选1～30％的流量比来供给。
然后，以相同流量向电阻加热炉82内导入含氮、氧气体，进而，例如，以1300℃保持(第四温度保持)加热温度200～240分钟。由此，外延层51的表面52被氧化，如图5K所示，形成覆盖表面52整个区域的氮氧化硅膜(栅极绝缘膜63)。
形成栅极绝缘膜63后，再次向电阻加热炉82内导入惰性气体(例如，N2、Ar等)，并且加热温度控制为从1300℃下降到300℃。降温后，将SiC基板42从电阻加热炉82取出。
接下来，如图5L所示，利用CVD法，从外延层51的上方堆积掺杂后的多晶硅材料84。多晶硅材料84的堆积至少持续到填满栅极沟槽43及源极沟槽45。
然后，如图5M所示，将堆积的多晶硅材料84回蚀(etch back)到回蚀面与外延层51的表面52成为齐面为止。
接着，如图5N所示，仅残存在源极沟槽45内的多晶硅材料84通过干蚀刻被除去。由此，形成由残存在栅极沟槽43内的多晶硅材料84构成的栅电极66。
接下来，如图5O所示，利用CVD法，在外延层51上层叠由SiO2构成的层间绝缘膜67。
而且，如图5P所示，层间绝缘膜67及栅极绝缘膜63连续并被图案化，由此接触孔68形成于层间绝缘膜67及栅极绝缘膜63。
接下来，如图5Q所示，利用CVD法，将多晶硅材料堆积到填满接触孔68为止。之后，向堆积的多晶硅材料注入N型或P型杂质。此时的注入条件根据杂质的种类而不同，但例如加速能为10～100keV。然后，例如以900℃进行20分钟的杂质扩散。由此，形成掺杂有高浓度杂质的多晶硅层70。接下来，利用溅射法、蒸镀法等方法，在多晶硅层70的表面依次堆积Ti及TiN，形成中间层71。接着，利用溅射法、蒸镀法等方法，在中间层71的表面堆积Al等金属，形成金属层72。由此，形成源极配线69。接下来，在SiC基板42的背面50形成漏电极74。
之后，通过形成层间绝缘膜(未图示)、源极焊盘46、栅极焊盘48等，得到图4所示的半导体装置41。
如上所述，根据该半导体装置41，与第一实施方式的半导体装置1同样地，源极配线69在与源极区域55及基体接触区域56的接触部分具有多晶硅层70，因此，能够使源极配线69相对于作为高浓度的杂质区域的基体接触区域56及源极区域55的两者欧姆接合。
因此，在半导体装置41的制造时，与仅由Al等金属构成的层直接与杂质区域接触的情况不同，可以省略在外延层51的表面52形成Ni层的工序，进而，可以省略将此种Ni层硅化物化的工序。从而，能够防止在外延层51的表面52产生碳层。
其结果，能够抑制源极配线69与外延层51之间的层剥离。从而，可以提高源极配线69的连接可靠性。
此外，进入源极沟槽45而与漏极区域54、基体接触区域56及源极区域55接触的层(多晶硅层70)由覆盖性优良的多晶硅构成，因此能够提高源极配线69的覆盖性。其结果，能够进一步提高源极配线69的连接可靠性。
此外，由于多晶硅层70是以1019～1021cm-3的高浓度掺杂了杂质的高浓度掺杂层，因此能够降低源极配线69的电阻值。
此外，在多晶硅层70与金属层72之间设置由Ti层及TiN层的层叠构造构成的中间层71。含有Ti的材料对于多晶硅材料及金属材料的任一个都具有优良的密接性。因此，能够提高多晶硅层70与金属层72的密接性。其结果，能够进一步提高源极配线69的连接可靠性。
此外，根据该半导体装置41，在由栅极沟槽43包围的各个晶胞44的中央形成源极沟槽45，因此能够抑制栅极沟槽43的两端角部61附近的等电位线的密集。其结果，能够缓和施加于栅极沟槽43的底部的两端角部61的电场，因此能够抑制栅极绝缘膜63的底面58上的部分的绝缘破坏。
而且，如图7所示的半导体装置85，源极沟槽45也可比栅极沟槽43深。由此，能够进一步缓和施加于栅极沟槽43的底部的两端角部61的电场。
图8(a)(b)是本发明的第三实施方式所涉及的半导体装置的示意俯视图，图8(a)表示全体图、图8(b)表示内部放大图。图8(a)(b)中，与图3(a)(b)所示的各部分对应的部分标注与上述各部分相同的标记。此外，以下对标注相同的标记的部分省略详细的说明。
该半导体装置86为使用了SiC的平面栅极型功率VDMOSFET(单独元件)，例如，俯视正方形的芯片状。芯片状的半导体装置86在图8(a)的纸面的左右(上下)方向的长度为数mm左右。
半导体装置86具有SiC基板42、形成在该SiC基板42上且由俯视格子状的栅电极87划分的多个晶胞88。即，在SiC基板42上，配置在格子状栅电极87的各窗部分的俯视正方形状的晶胞88排列成矩阵状。各晶胞88例如在图8(b)的纸面的左右(上下)方向的长度为10μm以下，且在其中央从表面侧连接有源极配线89。
图9是本发明的第三实施方式所涉及的半导体装置的示意剖视图，表示沿图8(b)的切断线IX-IX的切断面。图9中，与图4所示的各部分对应的部分标注与上述各部分相同的标记。此外，以下对标注相同的标记的部分省略详细的说明。
参照图9说明半导体装置86的剖面构造。半导体装置86包括N+型(例如，浓度为le18～le21cm-3)的SiC基板42、和层叠在SiC基板42上的外延层51。
在外延层51的表面52侧(Si面侧)，多个井状的P型的基体区域90形成为矩阵状，其浓度例如为le16～le19cm-3。此外，在外延层51中，比基体区域90靠SiC基板42侧(C面侧)的区域为原样维持外延成长后的状态的N-型的漏极区域91(漂移区域)。
在各个基体区域90内形成有N+型(例如，浓度为le18～le21cm-3)的源极区域92和被该源极区域92包围的P+型(例如，浓度为le18～le21cm-3)的基体接触区域93。
而且，以跨过相邻的基体区域90的方式形成格子状的栅电极87，该栅电极87与外延层51之间设置栅极绝缘膜94。栅电极87跨过源极区域92与漏极区域91之间，控制基体区域90的表面的翻转层(通道，channel)的形成。此外，栅极绝缘膜94由含氮的氧化膜构成，例如通过使用含有氮及氧的气体的热氧化而形成的氮氧化硅膜构成。栅极绝缘膜94中的含氮量(氮浓度)例如为0.1～10％。
在外延层51上以覆盖栅电极87的方式层叠有由SiO2构成的层间绝缘膜95。在基体区域90的中央区域，接触孔96形成在层间绝缘膜95及栅极绝缘膜63。
在层间绝缘膜95上形成有源极配线89。源极配线89一并进入所有的接触孔96，各晶胞88中，与漏极区域91、基体接触区域93及源极区域92接触。即，源极配线89对于所有的晶胞88成为共用的配线。而且，该源极配线89上形成有层间绝缘膜(未图示)，源极配线89经由该层间绝缘膜(未图示)与源极焊盘46(参照图8(a))电连接。另一方面，栅极焊盘48(参照图8(a))经由围绕该层间绝缘膜(未图示)上的栅极配线(未图示)而与栅电极87电连接。
此外，源极配线89从外延层51的接触侧起依次具有多晶硅层97、中间层98及金属层99。
多晶硅层97是使用掺杂有杂质的掺杂多晶硅而形成的掺杂层，例如为以le19～le21cm-3的高浓度掺杂了杂质的高浓度掺杂层。作为将多晶硅层97形成为掺杂层(包括高浓度掺杂层)时的杂质，可以使用N(氮)、P(磷)、As(砷)等N型杂质、Al(铝)、B(硼)等P型杂质。此外，多晶硅层97的厚度例如为
此外，在该实施方式中，多晶硅层97以覆盖在接触孔96内露出的晶胞88的表面整个区域的方式形成，并基体接触区域93及源极区域92接触。
源极配线89的与基体接触区域93及源极区域92接触的接触层使用多晶硅，从而能够使源极配线89与作为高浓度的杂质区域的基体接触区域93及源极区域92的两者欧姆接合。
中间层98层叠在多晶硅层97上，且由含有Ti(钛)的层的单层或具有该层的多个层构成。含有Ti的层可以使用Ti、TiN(氮化钛)等来形成。此外，中间层98的厚度例如为200～500nm。
金属层99层叠在中间层98上，例如使用Al(铝)、Au(金)、Ag(银)、Cu(铜)、Mo(钼)、它们的合金及含有他们的金属材料来形成。金属层99成为源极配线89的最表层。此外，金属层99的厚度例如为1～5μm。
作为如上述的多晶硅层97、中间层98及金属层99的组合，具体来说，可以例示依次层叠Poly-Si(多晶硅层97)、Ti(中间层98)、TiN(中间层798)及Al(金属层99)的层叠构造(Poly-Si/Ti/TiN/Al)。
在SiC基板42的背面50，以覆盖其整个区域的方式形成有漏电极74。
在源极焊盘46(源极配线89)与漏电极74之间(源极-漏极间)产生规定的电位差的状态下，通过对栅极焊盘48施加规定的电压(栅极阈值电压以上的电压)，利用来自栅电极87的电场，在基体区域90的与栅极绝缘膜63的界面附近形成通道。由此，源极配线89与漏电极74之间流过电流，VDMOSFET成为导通状态。
图10A～图10N是用于说明图9所示的半导体装置的制造方法的示意剖视图。图10A～图10N中，与图5A～图5Q所示的各部分对应部分标注与上述的各部分相同的标记。此外，以下，省略对标有相同的标记的部分的详细说明。
首先，如图10A所示，利用CVD(Chemical Vapor Deposition：化学气相成长)法、LPE(Liquid Phase Epitaxy：液相外延)法、MBE(MolecularBeam Epitaxy：分子线外延)法等外延成长法，在SiC基板42的表面49(Si面)上，掺杂杂质的同时使SiC结晶成长。由此，在SiC基板42上形成N-型的外延层51。
接下来，如图10B所示，利用CVD法，在外延层51上形成由SiO2构成的掩模39。接着，通过光致抗蚀剂(未图示)来蚀刻掩模39，从而在应形成基体区域90的区域图案化为具有开口的图案。形成开口后，P型杂质从外延层51的表面52注入到外延层51的内部。此时的注入条件根据P型杂质的种类而不同，例如，加速能为200～3000keV。注入P型杂质后，除去掩模39。
接下来，如图10C所示，利用CVD法，在外延层51上形成由SiO2构成的掩模40。接着，通过光致抗蚀剂(未图示)来蚀刻掩模40，从而在应形成源极区域92的区域图案化为具有开口的图案。形成开口后，N型杂质从外延层51的表面52注入到外延层51的内部。此时的注入条件根据N型杂质的种类而不同，例如，加速能为30～400keV。注入N型杂质后，除去掩模40。
接下来，如图10D所示，利用CVD法，在外延层51上形成由SiO2构成的掩模62。接着，通过光致抗蚀剂(未图示)来蚀刻掩模62，从而在应形成基体接触区域93的区域图案化为具有开口的图案。形成开口后，P型杂质从外延层51的表面52注入到外延层51的内部。此时的注入条件根据P型杂质的种类而不同，例如，加速能为30～400keV。注入P型杂质后，除去掩模62。
然后，如图10E所示，在外延层51的表面52整个区域形成有机材料膜81。
形成有机材料膜81后，将SiC基板42装入电阻加热炉82。而且，在SiC基板42设置在电阻加热炉82内的状态下，向电阻加热炉82内导入惰性气体(例如，N2、Ar等)，并且与图5H所示的工序同样，对电阻加热炉82进行升温控制(第一升温控制)(参照图6)。利用该升温及温度保持，有机材料膜81中的碳以外的元素蒸发，如图10F所示，有机材料膜81改性为碳膜83。
接着，将电阻加热炉82内维持惰性气氛，与图5I所示的工序同样，电阻加热炉82被进一步升温控制(第二升温控制)(参照图6)。利用该升温及温度保持，注入到外延层51的表层部的各个N型杂质及P型杂质的离子被活性化，如图10G所示，根据注入的部位，分别形成基体区域90、源极区域92、基体接触区域93。此外，在外延层51的基层部形成原样维持外延成长后的状态的漏极区域91。
接下来，将电阻加热炉82内维持惰性气氛，与图5J所示的工序同样地，降温控制电阻加热炉82(参照图6)。通过导入该含氮、氧气体的降温控制，如图10H所示，碳膜83与气体中的氧反应而被氧化除去。
然后，以相同流量向电阻加热炉82内导入含氮、氧气体，进而，例如，以1300℃保持(第四温度保持)加热温度200～240分钟。由此，外延层51的表面52被氧化，如图10I所示，形成覆盖表面52整个区域的氮氧化硅膜(栅极绝缘膜94)。
形成栅极绝缘膜94后，再次向电阻加热炉82内导入惰性气体(例如，N2、Ar等)，并且加热温度控制为从1300℃下降到300℃。降温后，将SiC基板42从电阻加热炉82取出。
接下来，如图10J所示，利用CVD法，从外延层51的上方堆积掺杂后的多晶硅材料84。
然后，如图10K所示，利用干蚀刻除去堆积的多晶硅材料84。由此，形成栅电极87。
接下来，如图10L所示，利用CVD法，在外延层51上层叠由SiO2构成的层间绝缘膜95。
而且，如图10M所示，层间绝缘膜95及栅极绝缘膜94连续而图案化，由此接触孔96形成于层间绝缘膜95及栅极绝缘膜94。
接下来，如图10N所示，利用CVD法，堆积多晶硅材料直到填满接触孔96为止。之后，向堆积的多晶硅材料注入N型或P型杂质。此时的注入条件根据杂质的种类而不同，例如，加速能为10～100keV。由此，形成掺杂有高浓度杂质的多晶硅层97。接下来，利用溅射法、蒸镀法等方法，在多晶硅层97的表面依次堆积Ti及TiN而形成中间层98。接着，利用溅射法、蒸镀法等方法，在中间层98的表面堆积Al等金属而形成金属层99。由此，形成源极配线89。接下来，在SiC基板42的背面50形成漏电极74。
之后，通过形成层间绝缘膜(未图示)、源极焊盘46、栅极焊盘48等，得到图9所示的半导体装置86。
如上所述，根据该半导体装置86，与第一实施方式的半导体装置1同样，源极配线89在与源极区域92及基体接触区域93的接触部分具有多晶硅层97，因此能够使源极配线89与作为高浓度的杂质区域的基体接触区域93及源极区域92的两者欧姆接合。
因此，在半导体装置86的制造时，与仅由Al等金属构成的层直接与杂质区域接触的情况不同，可以省略在外延层51的表面52形成Ni层的工序，进而，可以省略将此种Ni层硅化物化的工序。从而，能够防止在外延层51的表面52产生碳层。
其结果，能够抑制源极配线89与外延层51之间的层剥离。从而，可以提高源极配线89的连接可靠性。
此外，进入接触孔96而与漏极区域91、基体接触区域93及源极区域92接触的层(多晶硅层97)由覆盖性优良的多晶硅构成，因此能够提高源极配线89的覆盖性。其结果，能够进一步提高源极配线89的连接可靠性。
此外，由于多晶硅层97是以1019～1021cm-3的高浓度掺杂了杂质的高浓度掺杂层，因此能够降低源极配线89的电阻值。
此外，在多晶硅层97与金属层99之间设置由Ti层及TiN层的层叠构造构成的中间层98。含有Ti的材料对于多晶硅材料及金属材料的任一个都具有优良的密接性。因此，能够提高多晶硅层97与金属层99的密接性。其结果，能够进一步提高源极配线89的连接可靠性。
而且，如图11所示，与第二实施方式同样，在该半导体装置86中，将基体接触区域93形成在比源极区域92靠SiC基板42侧(下方)，并通过设置贯通各个基体接触区域56的源极沟槽79，可以在源极沟槽79内使多晶硅层97与漏极区域91、基体接触区域93及源极区域92接触。由此，能够达到与第二实施方式相同的作用效果。即，即使对源极-漏极间施加逆电压，成为电流在基体二极管80(利用基体区域90与漏极区域91的接合而形成的PN二极管)流动的状态，也能够使电流优先地向比基体二极管80侧靠异质外延结接合侧流过。
接下来，表示涉及利用了电阻加热炉的SiC半导体装置的制造方法的发明的实施方式。
图12是平面栅极型的半导体装置的示意剖视图。
半导体装置101具有平面栅极型VDMOSFET的晶胞配置成矩阵状的构造。而且，图12中表示多个晶胞中的一部分。
半导体装置101具备构成半导体装置101的基体的N+型的SiC基板102。SiC基板102的表面121层叠有由掺杂有比SiC基板102低浓度的N型杂质的SiC(Silicon Carbide：碳化硅)构成的、N-型的外延层103。外延层103的表面131例如由SiC的(0001)面构成。
在外延层103形成有原样维持了外延成长后的状态的N-型的漏极区域104。
此外，在外延层103的表层部形成有P型的基体区域105。图12中虽未图示，但基体区域105空开一定的间隔而形成多个，他们呈相互平行，在同一方向(与图12的纸面垂直的方向)上延伸，例如，配置为条状、矩阵状(行列状)。而且，在相互相邻的基体区域105之间，漏极区域104露出。
在基体区域105的表层部，距其周缘空开间隔地形成有N+型的源极区域106。
此外，在外延层103的表面131形成有跨过漏极区域104、基体区域105及源极区域106的栅极绝缘膜107。栅极绝缘膜107由SiO2构成。
而且，在栅极绝缘膜107上形成有由掺杂了高浓度N型杂质的多晶硅构成的栅电极108。栅电极108隔着栅极绝缘膜107与漏极区域104、基体区域105及源极区域106对置。
在外延层103上层叠由SiO2构成的层间绝缘膜109。在层间绝缘膜109上形成有源极配线111。源极配线111经由形成于层间绝缘膜109的接触孔110而与基体区域105及源极区域106电连接。
栅极配线112经由形成于层间绝缘膜109的接触孔(未图示)而与栅电极108电连接。
在SiC基板102的背面形成有漏电极113。
将源极配线111接地，对漏电极113施加适当大小的正电压，并控制栅电极108的电位时，利用来自栅电极108的电场，能够在基体区域105的与栅极绝缘膜107的界面附近形成通道。由此，能够使电流在源极配线111与漏电极113之间流过。
图13A～图13L是说明图12的半导体装置的制造方法的示意剖视图。
首先，如图13A所示，利用外延成长法，在SiC基板102的表面121形成外延层103。此时、SiC基板102的成长主面(表面121)为(0001)面。由于SiC基板102的表面121为(0001)面，由此在SiC基板102上通过外延成长而形成的外延层103也将(0001)面作为主面而形成。因此，与SiC基板102的表面121平行的外延层103的表面131成为(0001)面。
接下来，利用公知的光刻技术，在外延层103的表面131，在与应形成基体区域105的区域对置的部分形成具有开口115的光致抗蚀剂114。而且，从光致抗蚀剂114上向外延层103的表面131射入P型杂质的离子(例如，硼离子)。由此，如图13B所示，P型杂质注入到从外延层103的开口115露出的部分的表层部。
接着，利用公知的光刻技术，在外延层103的表面131，在与应形成源极区域106的区域对置的部分形成具有开口117的光致抗蚀剂116。而且，从光致抗蚀剂116上向外延层103的表面131射入N型杂质的离子(例如，砷离子)。由此，如图13C所示，N型杂质注入到从外延层103的开口117露出的部分的表层部(比P型杂质的注入部位靠表面131侧)。
杂质离子向外延层103的表层部注入后，如图13D所示，外延层103的表面131整个区域形成有机材料膜118。有机材料膜118为含碳(碳素)的材料，例如，可以应用作为光致抗蚀剂使用的有机材料(例如，聚酰亚胺等)等。此种有机材料膜81例如使用旋涂机等来形成。
形成有机材料膜118后，将SiC基板102装入电阻加热炉122。作为电阻加热炉122，只要是能够确保设置被加热体的电阻加热炉122内的气密性，并且能够向电阻加热炉122内导入各种气体的装置即可，没有特别限制，其加热方式可以是直接加热方式、间接加热方式的任一个。
而且，在SiC基板102设置在电阻加热炉122内的状态下，向电阻加热炉122内导入惰性气体(例如，N2、Ar等)，并且对电阻加热炉122进行升温控制(第一升温控制)。
该第一升温控制中，如图6所示，加热温度控制为例如经过35～45分钟从100℃上升到1000℃，上升后，例如，以1000℃保持(第一温度保持)加热温度5～10分钟。利用该升温及温度保持，有机材料膜118中碳以外的元素蒸发，如图13E所示，有机材料膜118改性为碳膜119。因此，外延层103的表面131的整个区域被碳膜119覆盖。
接着，将电阻加热炉122内原样保持惰性气氛，进一步升温控制(第二升温控制)电阻加热炉122。
该第二升温控制中，如图6所示，加热温度控制为例如经过30～60分钟从1000℃上升到1600℃。上升后，例如以1600℃保持(第二温度保持)加热温度5～10分钟。通过该升温及温度保持，注入到外延层103的表层部的N型杂质及P型杂质的离子被活性化，如图13F所示，在外延层103的表层部形成基体区域105及源极区域106。此外，在外延层103的基层部形成与基体区域105分离且原样维持外延成长后的状态的漏极区域104。
接下来，将电阻加热炉122内原样维持为惰性气氛，电阻加热炉122被降温控制。
降温控制中，如图6所示，加热温度被限制(降温限制)为例如经过15～30分钟从1600℃下降到1300℃。降温后，将加热温度保持(第三温度保持)在1300℃状态下，例如向电阻加热炉122内导入含氧气体5～10分钟。通过含氧气体的导入，如图13G所示，碳膜119与含氧气体中的氧反应而被氧化除去。其中，作为导入到电阻加热炉122内的含氧气体，优选使用含氧及氮的气体，具体来说，可以使用含有NO(一氧化氮)、N2O(一氧化二氮)等气体。
然后，向电阻加热炉122内导入含氧气体，进而，例如，以1300℃将加热温度保持(第四温度保持)200～240分钟。由此，外延层103的表面131被氧化，如图13H所示，形成覆盖表面131整个区域的氧化膜120。
形成氧化膜120后，再次向电阻加热炉122内导入惰性气体(例如，N2、Ar等)，并且加热温度控制为从1300℃下降到300℃。降温后，将SiC基板102从电阻加热炉122取出。
接下来，利用溅射法，使导电材料成膜。而且，利用公知的光刻及蚀刻技术，将导电材料图案化，如图13I所示，在氧化膜120上形成栅电极108。
然后，如图13J所示，利用CVD(Chemical Vapor Deposition：化学气相成长)法，在外延层103上层叠层间绝缘膜109。
而且，利用公知的光刻技术及蚀刻技术，如图13K所示，在层间绝缘膜109及氧化膜120形成接触孔110。氧化膜120的残存的部分成为栅极绝缘膜107。
接下来，利用溅射法，在外延层103上使导电材料成膜。导电材料填满接触孔110且以在层间绝缘膜109上形成薄膜的方式附着(堆积)。而且，利用公知的光刻技术及蚀刻技术，将层间绝缘膜109上的导电材料图案化。由此，如图13L所示，形成源极配线111。此外，形成与栅电极108电连接的栅极配线112。进而，在SiC基板102的背面形成漏电极113。
经过以上的工序，得到图12所示的半导体装置101。
根据上述的制造方法，在形成有机材料膜118后，利用电阻加热炉122的第一升温控制，加热电阻加热炉122内的有机材料膜118而改性为碳膜119，在外延层103的表面131形成碳膜119。
形成碳膜119后，将电阻加热炉122内原样维持为惰性气氛，利用电阻加热炉122的第二升温控制，加热外延层103，从而外延层103内的N型杂质及P型杂质的离子被活性化。
而且，将电阻加热炉122内原样维持为惰性状态下，执行降温控制(例如，从1600℃向1300℃降温)。然后，在以1300℃保持(第三温度保持)加热温度的状态下，导入含氧气体例如5～10分钟。由此，碳膜119被氧化除去，外延层103的表面131露出。
除去碳膜119后，接下来向电阻加热炉122内导入含氧气体，同时温度保持(第四温度保持)电阻加热炉122，从而露出的表面131被氧化而形成氧化膜120。
在用于离子活性的加热(第二升温控制)之前，在外延层103的表面131形成碳膜119，因此外延层103的加热时，能够防止从表面131脱Si。因此，能够抑制外延层103的表面131的皲裂，并能够维持表面131的平坦性。其结果，能够使外延层103与栅极绝缘膜107的界面光滑，因此能够提高半导体装置101的通道移动度。
进而，能够在一个电阻加热炉122内连续进行由如下工序构成的四个工序，即：对有机材料膜118进行加热而改性为碳膜119的工序(第一升温控制)、对外延层103进行加热而使离子活性化的工序(第二升温控制)、利用含氧气体将碳膜119氧化除去的工序(降温限制控制及第三温度保持)及使SiC层的表面氧化而形成氧化膜的工序(第四温度保持)。因为不另外需要用于除去碳膜的装置等，能够抑制装置成本的增加。并且，因为使用电阻加热炉122，所以能够精密且简单地执行第一升温控制、第二升温控制、降温限制控制及第三温度保持、以及第四温度保持。
此外，形成氧化膜120的外延层103的表面131为(0001)面，且导入加热炉内的含氧气体为含有氧及氮的气体。
例如，在利用O2气体、H2O气体(水蒸气)及N2O气体，使SiC层的(0001)面氧化而形成氧化膜的情况下，具有该SiC层的MOSFET的通道移动度例如分别为1～5cm2/V·s、5～15cm2/V·s及15～25cm2/V·s，N2O气体的情况下通道移动度最好。
而且，在该实施方式的半导体装置101中，利用NO气体或N2O气体使外延层103的(0001)面(表面131)氧化而形成氧化膜120，因此能够进一步提高半导体装置101的通道移动度。
实施例
下面，基于实施例及比较例来说明本发明，但本发明并非由下述的实施例来限定。
实施例1
首先，在晶片状的SiC基板(Cree社制)的Si面，使SiC结晶成长，形成由SiC构成的外延层。接下来，从外延层的表面(Si面)将N型杂质以30～200keV的加速能多级注入。由此，在外延层的表层部形成N型的杂质区域(浓度le20cm-3)。
接下来，利用CVD法，在外延层的表面形成由SiO2构成的绝缘膜。接下来，在绝缘膜上形成接触孔，以使上述杂质区域露出。
接下来，利用CVD法，通过在接触孔内堆积多晶硅材料，形成多晶硅层，并得到接触配线。
比较例1
到形成接触孔的工序为止，进行与实施例1同样的工序。形成接触孔后，利用溅射法，将镍堆积到接触孔内。接下来，进行1000℃的热处理，对镍进行硅化物化而得到硅化镍层。最后，利用溅射法，在硅化镍层上堆积铝而形成铝层，从而得到接触配线。
1)由扫描型电子显微镜(Scanning Electron Microscope：SEM)进行的摄影
使用扫描型电子显微镜对由实施例1及比较例1形成的接触配线来扫描电子线。并对由电子线扫描检测出的信息进行图像处理而得到SEM图像。图14(图14(a)：实施例1、图14(b)：比较例1)表示得到的SEM图像。
2)有无层剥离
通过识别图14(a)(b)所示的SEM图像，确认接触配线中有无层剥离。
根据图14(a)可知，多晶硅层与杂质区域密接，多晶硅层对于杂质区域能够良好地接触。由此可知，在实施例1中，接触配线与杂质区域之间形成欧姆接合，能够提高接触配线的连接可靠性。
另一方面，根据图14(b)可知，硅化镍层与杂质区域之间产生空孔，明确他们之间的层剥离。即确认了接触配线与杂质区域之间产生接触不良。
以上，说明了本发明的实施方式，但本发明也可由其他的方式来实施。
例如，也可采用颠倒了半导体装置1、41、85、86的各半导体部分的导电型的结构。即，半导体装置1中，也可是P型的部分为N型，N型的部分为P型。
此外，半导体装置1中，具有多晶硅层的接触配线也可仅为源极配线17及漏极配线23之一。
此外，半导体装置41、85、86中，也可将具有多晶硅层的接触配线应用于漏电极74。
此外，也可采用将SiC基板2、42的表面21、49及背面22、50的结晶面翻转的结构。即，SiC基板2、42中，也可是表面21、49为C面，背面22、50为Si面。
此外，在前述的实施方式中，本发明的接触配线由沟槽栅极型MOSFET的源极配线17，69及漏极配线23的形式及平面栅极型VDMOSFET的源极配线89的形式来表示，但例如也可适用于二极管、闸流晶体管、双极性晶体管的与杂质区域接触的配线的形式。
本发明的实施方式只不过是用于明确本发明的技术的内容所用的具体例，本发明不应限定于这些具体例来解释，本发明的精神及范围仅由权利要求的范围来限定。
本申请对应于2008年12月25日向日本专利厅提出的特愿2008-330317号、2008年12月26日向日本专利厅提出的特愿2008-334480号及2009年12月24日向日本专利厅提出的特愿2009-293361号，并将上述申请的全部公开引用到此处。

Claims (15)

1.一种半导体装置，其中，包括：
具有表面且由SiC构成的半导体层；
形成于所述半导体层的表层部的第一导电型的基体区域；
隔着栅极绝缘膜而与所述基体区域对置的栅电极；
形成于所述半导体层的表层部，且形成所述半导体的所述表面的第二导电型的源极区域；
形成于所述半导体层的所述表面上，并与所述源极区域接触的源极配线；
以覆盖所述栅电极的方式形成的绝缘膜；以及
相对于所述基体区域而形成于所述半导体层的背面侧的第一导电型的漏极区域，
所述源极配线具有多层构造，所述多层构造至少具有多晶硅层和金属层，且通过以使所述多晶硅层在所述半导体层的表面上与所述源极区域相接且不与所述漏极区域相接的方式依次层叠所述多晶硅层和所述金属层而得到。
2.根据权利要求1所述的半导体装置，其中，
包括从所述半导体层的表面挖下且在其内表面上形成有所述栅极绝缘膜的栅极沟槽。
3.根据权利要求1所述的半导体装置，其中，
所述多晶硅层为掺杂有1019～1021cm-3的浓度的杂质的高浓度掺杂层。
4.根据权利要求1所述的半导体装置，其中，
所述多晶硅层与所述金属层之间设置含有钛的层。
5.根据权利要求4所述的半导体装置，其中，
所述金属层具有含Al的层，
所述含有钛的层具有从所述多晶硅层侧起依次层叠Ti层及TiN层的构造。
6.根据权利要求1所述的半导体装置，其中，
所述多晶硅层中掺杂有从B、P、Al、N构成的组中选择的至少一种导电性杂质。
7.根据权利要求1所述的半导体装置，其中，
还包括从所述半导体层的所述表面挖下的源极沟槽，
所述源极配线以从所述绝缘膜上跨所述源极沟槽的方式形成，
所述源极配线的所述金属层被平坦化。
8.根据权利要求7所述的半导体装置，其中，
所述基体区域包括形成在所述源极沟槽的侧面的基体接触区域，
所述源极配线的所述多晶硅层在所述源极沟槽内与所述基体接触区域以及所述源极区域接触。
9.根据权利要求1所述的半导体装置，其中，
所述栅极绝缘膜由含有氮的绝缘材料构成。
10.根据权利要求2所述的半导体装置，其中，
还包括从所述半导体层的所述表面挖下的源极沟槽，
所述源极配线以从所述绝缘膜上跨所述源极沟槽的方式形成，
所述源极配线的所述金属层被平坦化，
所述源极沟槽比所述栅极沟槽深。
11.根据权利要求2所述的半导体装置，其中，
所述栅极绝缘膜具有所述栅极沟槽的底面上的部分的第一厚度和所述栅极沟槽的侧面上的部分的第二厚度，
所述第一厚度相对于所述第二厚度的比、即第一厚度/第二厚度为0.1～0.8。
12.根据权利要求1所述的半导体装置，其中，
所述半导体层的表面为Si面，背面为C面。
13.根据权利要求7所述的半导体装置，其中，
所述源极沟槽贯通所述源极区域及所述基体区域，且其最深部到达所述漏极区域，
所述多晶硅层与所述漏极区域欧姆接触。
14.根据权利要求1所述的半导体装置，其中，
还包括漏极配线，所述漏极配线形成在所述半导体层的背面，至少具有多晶硅层和金属层，且具有通过以使该多晶硅层与所述漏极区域相接的方式依次层叠所述多晶硅层和所述金属层而得到的多层构造。
15.根据权利要求14所述的半导体装置，其中，
所述漏极配线的所述多晶硅层的厚度为
所述漏极配线的所述金属层的厚度为0.5～1μm。
CN201510300343.4A 2008-12-25 2009-12-25 半导体装置 Active CN104900705B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2008-330317 2008-12-25
JP2008330317 2008-12-25
JP2008-334480 2008-12-26
JP2008334480 2008-12-26
JP2009-293361 2009-12-24
JP2009293361A JP5588670B2 (ja) 2008-12-25 2009-12-24 半導体装置
CN200910262154.7A CN101764160B (zh) 2008-12-25 2009-12-25 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910262154.7A Division CN101764160B (zh) 2008-12-25 2009-12-25 半导体装置

Publications (2)

Publication Number Publication Date
CN104900705A true CN104900705A (zh) 2015-09-09
CN104900705B CN104900705B (zh) 2019-03-29

Family

ID=42396947

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510300343.4A Active CN104900705B (zh) 2008-12-25 2009-12-25 半导体装置
CN200910262154.7A Active CN101764160B (zh) 2008-12-25 2009-12-25 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200910262154.7A Active CN101764160B (zh) 2008-12-25 2009-12-25 半导体装置

Country Status (3)

Country Link
US (4) US8188484B2 (zh)
JP (1) JP5588670B2 (zh)
CN (2) CN104900705B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658340A (zh) * 2017-09-02 2018-02-02 西安交通大学 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
CN107658341A (zh) * 2017-09-27 2018-02-02 上海朕芯微电子科技有限公司 一种沟槽型功率mosfet及其制备方法
CN110491879A (zh) * 2018-05-14 2019-11-22 东芝存储器株式会社 半导体装置及其制造方法
CN116504818A (zh) * 2023-04-18 2023-07-28 北京贝茵凯微电子有限公司 一种沟槽型原胞功率器件制备方法和沟槽型原胞功率器件

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008304425A (ja) * 2007-06-11 2008-12-18 Yokogawa Electric Corp 温度測定装置
US8188538B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5588670B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置
US8735906B2 (en) * 2009-04-13 2014-05-27 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
JP5510309B2 (ja) * 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9184286B2 (en) 2011-02-02 2015-11-10 Rohm Co., Ltd. Semiconductor device having a breakdown voltage holding region
JP5498431B2 (ja) 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
US10367089B2 (en) 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
JP2013004636A (ja) 2011-06-15 2013-01-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5694096B2 (ja) 2011-09-08 2015-04-01 株式会社東芝 炭化珪素半導体装置の製造方法
JP5802492B2 (ja) * 2011-09-09 2015-10-28 株式会社東芝 半導体素子及びその製造方法
JP5834801B2 (ja) * 2011-11-16 2015-12-24 住友電気工業株式会社 半導体装置の製造方法および半導体装置
JP5811829B2 (ja) * 2011-12-22 2015-11-11 住友電気工業株式会社 半導体装置の製造方法
JP5999678B2 (ja) * 2011-12-28 2016-09-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP5638558B2 (ja) * 2012-03-26 2014-12-10 株式会社東芝 半導体装置及びその製造方法
US8558308B1 (en) * 2012-06-14 2013-10-15 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using a contact implant and a metallic recombination element and semiconductor
JP2014007310A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9576868B2 (en) 2012-07-30 2017-02-21 General Electric Company Semiconductor device and method for reduced bias temperature instability (BTI) in silicon carbide devices
JP5792701B2 (ja) 2012-09-24 2015-10-14 株式会社東芝 半導体装置及びその製造方法
KR101371491B1 (ko) 2012-12-28 2014-03-10 현대자동차주식회사 반도체 소자 및 그 제조 방법
JP2014160720A (ja) * 2013-02-19 2014-09-04 Sanken Electric Co Ltd 半導体装置
JP6297783B2 (ja) * 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016516303A (ja) * 2013-03-13 2016-06-02 ディー スリー セミコンダクター エルエルシー 縦型電界効果素子の温度補償のための素子構造および方法
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
JP6245118B2 (ja) * 2013-09-27 2017-12-13 豊田合成株式会社 半導体装置およびその製造方法
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
JP6250379B2 (ja) * 2013-12-16 2017-12-20 新日本無線株式会社 シリコン／シリコンカーバイド半導体装置の製造方法
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
JP2015176891A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
CN103904124B (zh) * 2014-04-10 2016-08-17 电子科技大学 具有u型延伸栅的soi槽型ldmos器件
CN104282765B (zh) * 2014-11-06 2017-12-08 株洲南车时代电气股份有限公司 一种碳化硅mos器件及其制造方法
JP6500912B2 (ja) 2015-01-16 2019-04-17 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE112016000071T5 (de) * 2015-02-03 2017-03-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP6478884B2 (ja) 2015-09-11 2019-03-06 株式会社東芝 半導体装置
JP2017098294A (ja) * 2015-11-18 2017-06-01 株式会社豊田中央研究所 炭化珪素半導体装置
JP6758097B2 (ja) * 2016-06-10 2020-09-23 株式会社アルバック シリコン酸化層形成方法
JP6880669B2 (ja) * 2016-11-16 2021-06-02 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016124968B4 (de) * 2016-12-20 2024-01-18 Infineon Technologies Ag Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
CN114975302A (zh) * 2016-12-27 2022-08-30 新唐科技日本株式会社 半导体装置
US9825027B1 (en) * 2017-01-22 2017-11-21 Sanken Electric Co., Ltd. Semiconductor device
JP6226113B1 (ja) 2017-04-25 2017-11-08 三菱電機株式会社 半導体装置
CN107248533B (zh) * 2017-06-09 2020-09-29 电子科技大学 一种碳化硅vdmos器件及其制作方法
JP6750590B2 (ja) * 2017-09-27 2020-09-02 株式会社デンソー 炭化珪素半導体装置
US11342435B2 (en) 2017-12-14 2022-05-24 Shindengen Electric Manufacturing Co., Ltd. Wide-gap semiconductor device
DE102019108062B4 (de) * 2019-03-28 2021-06-10 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
CN113990928B (zh) * 2021-10-28 2023-05-26 电子科技大学 低击穿电压温度系数的Trench MOSFET器件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229852A (ja) * 1987-03-19 1988-09-26 Fujitsu Ltd 半導体装置
CN1538508A (zh) * 2003-04-15 2004-10-20 财团法人工业技术研究院 碳化硅沟槽式金氧半电晶体
US20050133794A1 (en) * 2003-12-18 2005-06-23 Nissan Motor Co., Ltd. Semiconductor device
JP2006066770A (ja) * 2004-08-30 2006-03-09 Nissan Motor Co Ltd 半導体装置
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123060A (ja) 1983-12-07 1985-07-01 Hitachi Ltd 半導体装置
JPS60169169A (ja) 1984-02-13 1985-09-02 Fujitsu Ltd 半導体装置の製造方法
US5278099A (en) 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JPH0194672A (ja) 1987-10-07 1989-04-13 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
JPH03163832A (ja) 1989-08-31 1991-07-15 Toshiba Corp 半導体装置
JP2950569B2 (ja) 1990-03-01 1999-09-20 株式会社東芝 Ｍｏｓ型電界効果トランジスタ
JP3413876B2 (ja) 1992-07-08 2003-06-09 セイコーエプソン株式会社 半導体装置
JPH06232074A (ja) 1993-02-02 1994-08-19 Nippon Steel Corp 半導体装置及びその製造方法
JPH0864802A (ja) 1994-06-07 1996-03-08 Mitsubishi Materials Corp 炭化珪素半導体装置及びその製造方法
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
JPH09205198A (ja) 1996-01-24 1997-08-05 Toyota Motor Corp 電界効果型半導体装置及び半導体装置の製造方法
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
JPH1098188A (ja) 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
JP2868006B2 (ja) 1997-10-17 1999-03-10 株式会社三洋物産 パチンコ機
US6342709B1 (en) 1997-12-10 2002-01-29 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
JPH11202022A (ja) 1998-01-19 1999-07-30 Canon Inc 半導体装置の故障解析方法および半導体装置の特性測定法
US6362495B1 (en) * 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
US6159839A (en) 1999-02-11 2000-12-12 Vanguard International Semiconductor Corporation Method for fabricating borderless and self-aligned polysilicon and metal contact landing plugs for multilevel interconnections
JP5116910B2 (ja) 1999-02-23 2013-01-09 パナソニック株式会社 絶縁ゲート型半導体素子の製造方法
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3575331B2 (ja) 1999-05-17 2004-10-13 日産自動車株式会社 電界効果トランジスタ
JP2001119025A (ja) 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd 半導体素子およびその形成方法
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
US6365942B1 (en) * 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4843854B2 (ja) 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
US20020132473A1 (en) * 2001-03-13 2002-09-19 Applied Materials ,Inc. Integrated barrier layer structure for copper contact level metallization
US6649973B2 (en) 2001-03-28 2003-11-18 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US6822288B2 (en) * 2001-11-20 2004-11-23 General Semiconductor, Inc. Trench MOSFET device with polycrystalline silicon source contact structure
JP4025063B2 (ja) 2001-12-06 2007-12-19 株式会社ルネサステクノロジ 半導体装置
JP4004843B2 (ja) 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
JP4224253B2 (ja) 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
US7282739B2 (en) * 2002-04-26 2007-10-16 Nissan Motor Co., Ltd. Silicon carbide semiconductor device
JP2004031471A (ja) 2002-06-24 2004-01-29 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子及びその製造方法
JP4463482B2 (ja) * 2002-07-11 2010-05-19 パナソニック株式会社 Ｍｉｓｆｅｔ及びその製造方法
US7217950B2 (en) 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
TW588460B (en) * 2003-01-24 2004-05-21 Ind Tech Res Inst Trench power MOSFET and method of making the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
US7138668B2 (en) * 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
EP2560210B1 (en) * 2003-09-24 2018-11-28 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
JP4230869B2 (ja) * 2003-09-25 2009-02-25 株式会社東芝 高耐圧半導体装置
US7709403B2 (en) 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP4039376B2 (ja) * 2004-03-09 2008-01-30 日産自動車株式会社 半導体装置
JP3906213B2 (ja) * 2004-03-10 2007-04-18 株式会社東芝 半導体装置
JP2005285913A (ja) 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006024880A (ja) 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7247550B2 (en) 2005-02-08 2007-07-24 Teledyne Licensing, Llc Silicon carbide-based device contact and contact fabrication method
US7453119B2 (en) 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
US7737522B2 (en) 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
US8110869B2 (en) 2005-02-11 2012-02-07 Alpha & Omega Semiconductor, Ltd Planar SRFET using no additional masks and layout method
US8836015B2 (en) 2005-02-11 2014-09-16 Alpha And Omega Semiconductor Incorporated Planar SRFET using no additional masks and layout method
US7285822B2 (en) 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
WO2006118293A1 (en) 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
GB0508889D0 (en) * 2005-04-29 2005-06-08 Element Six Ltd Diamond transistor and method of manufacture thereof
JP2006332358A (ja) 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
US20060273382A1 (en) * 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. High density trench MOSFET with low gate resistance and reduced source contact space
JP2007013058A (ja) 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
WO2007007670A1 (ja) 2005-07-08 2007-01-18 Matsushita Electric Industrial Co., Ltd. 半導体装置および電気機器
US8692324B2 (en) 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
JP2007142015A (ja) 2005-11-16 2007-06-07 Hitachi Ltd 半導体装置
TWI309066B (en) 2005-12-19 2009-04-21 Nanya Technology Corp Semiconductor device having a trench gate the fabricating method of the same
JP4867333B2 (ja) 2005-12-27 2012-02-01 三菱電機株式会社 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法
US7714352B2 (en) 2006-02-09 2010-05-11 Nissan Motor Co., Ltd. Hetero junction semiconductor device
JP5092244B2 (ja) * 2006-02-09 2012-12-05 日産自動車株式会社 半導体装置
JP5167593B2 (ja) 2006-03-23 2013-03-21 富士電機株式会社 半導体装置
JP4935160B2 (ja) 2006-04-11 2012-05-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2008017237A (ja) 2006-07-07 2008-01-24 Mitsubishi Electric Corp 電子部品およびその電子部品を用いた電力変換器
JP4916247B2 (ja) * 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
JP2008053449A (ja) 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
WO2008035403A1 (en) * 2006-09-20 2008-03-27 Fujitsu Limited Field-effect transistor
JP5198752B2 (ja) * 2006-09-28 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5098295B2 (ja) 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4140648B2 (ja) * 2006-11-02 2008-08-27 住友電気工業株式会社 ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
JP5303839B2 (ja) * 2007-01-29 2013-10-02 富士電機株式会社 絶縁ゲート炭化珪素半導体装置とその製造方法
JP2008227441A (ja) 2007-02-15 2008-09-25 Nec Electronics Corp 半導体装置およびその製造方法
US7952145B2 (en) 2007-02-20 2011-05-31 Texas Instruments Lehigh Valley Incorporated MOS transistor device in common source configuration
JP2008244455A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2008270656A (ja) 2007-04-24 2008-11-06 Iwate Toshiba Electronics Co Ltd 半導体製造方法
JP2009033036A (ja) 2007-07-30 2009-02-12 Hitachi Ltd 半導体装置及びこれを用いた電気回路装置
JP4365894B2 (ja) 2007-08-07 2009-11-18 パナソニック株式会社 炭化珪素半導体素子の製造方法
JP5428144B2 (ja) 2007-10-01 2014-02-26 富士電機株式会社 半導体装置
US8084813B2 (en) 2007-12-03 2011-12-27 Cree, Inc. Short gate high power MOSFET and method of manufacture
JP2009135360A (ja) 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US7745846B2 (en) 2008-01-15 2010-06-29 Ciclon Semiconductor Device Corp. LDMOS integrated Schottky diode
US7629634B2 (en) * 2008-02-23 2009-12-08 Force Mos Technology Co., Ltd. Trenched MOSFET with trenched source contact
US20090272982A1 (en) * 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same
JP5617175B2 (ja) * 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
US8035112B1 (en) * 2008-04-23 2011-10-11 Purdue Research Foundation SIC power DMOSFET with self-aligned source contact
US7816732B2 (en) * 2008-06-23 2010-10-19 Force Mos Technology Co., Ltd. Integrated trench MOSFET and Schottky rectifier with trench contact structure
US7626231B1 (en) * 2008-06-23 2009-12-01 Force Mos Technology Co., Ltd. Integrated trench MOSFET and junction barrier schottky rectifier with trench contact structures
JP4877286B2 (ja) 2008-07-08 2012-02-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US7929321B2 (en) 2008-08-22 2011-04-19 Force-Mos Technology Corp Depletion mode trench MOSFET for improved efficiency of DC/DC converter applications
EP2161754A3 (en) 2008-09-03 2010-06-16 Kabushiki Kaisha Toshiba A semiconductor device and fabrication method for the same
JP2010087397A (ja) * 2008-10-02 2010-04-15 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2010118548A (ja) 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置
US8362552B2 (en) 2008-12-23 2013-01-29 Alpha And Omega Semiconductor Incorporated MOSFET device with reduced breakdown voltage
JP5588670B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置
US8188538B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2010206002A (ja) 2009-03-04 2010-09-16 Fuji Electric Systems Co Ltd ｐチャネル型炭化珪素ＭＯＳＦＥＴ
CN103855223B (zh) 2009-03-25 2016-09-28 罗姆股份有限公司 半导体装置
US8735906B2 (en) 2009-04-13 2014-05-27 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
DE112009004744B4 (de) 2009-04-30 2014-11-13 Mitsubishi Electric Corp. Halbleiterbauelement und Verfahren zu dessen Herstellung
JP5525940B2 (ja) 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
US8415250B2 (en) 2011-04-29 2013-04-09 International Business Machines Corporation Method of forming silicide contacts of different shapes selectively on regions of a semiconductor device
JP5646527B2 (ja) 2012-03-02 2014-12-24 株式会社東芝 半導体装置および半導体装置の製造方法
JP5985282B2 (ja) * 2012-07-12 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229852A (ja) * 1987-03-19 1988-09-26 Fujitsu Ltd 半導体装置
CN1538508A (zh) * 2003-04-15 2004-10-20 财团法人工业技术研究院 碳化硅沟槽式金氧半电晶体
US20050133794A1 (en) * 2003-12-18 2005-06-23 Nissan Motor Co., Ltd. Semiconductor device
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
JP2006066770A (ja) * 2004-08-30 2006-03-09 Nissan Motor Co Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658340A (zh) * 2017-09-02 2018-02-02 西安交通大学 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
CN107658340B (zh) * 2017-09-02 2019-05-21 西安交通大学 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
CN107658341A (zh) * 2017-09-27 2018-02-02 上海朕芯微电子科技有限公司 一种沟槽型功率mosfet及其制备方法
CN110491879A (zh) * 2018-05-14 2019-11-22 东芝存储器株式会社 半导体装置及其制造方法
CN110491879B (zh) * 2018-05-14 2023-07-21 铠侠股份有限公司 半导体装置及其制造方法
CN116504818A (zh) * 2023-04-18 2023-07-28 北京贝茵凯微电子有限公司 一种沟槽型原胞功率器件制备方法和沟槽型原胞功率器件
CN116504818B (zh) * 2023-04-18 2023-11-03 北京贝茵凯微电子有限公司 一种沟槽型原胞功率器件制备方法和沟槽型原胞功率器件

Also Published As

Publication number Publication date
USRE48072E1 (en) 2020-06-30
US8188484B2 (en) 2012-05-29
CN104900705B (zh) 2019-03-29
CN101764160B (zh) 2015-07-01
JP5588670B2 (ja) 2014-09-10
US20100193796A1 (en) 2010-08-05
JP2010171417A (ja) 2010-08-05
US20120126249A1 (en) 2012-05-24
CN101764160A (zh) 2010-06-30
USRE48289E1 (en) 2020-10-27
US9293575B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
CN101764160B (zh) 半导体装置
CN101834203B (zh) 半导体装置及半导体装置的制造方法
CN103855223B (zh) 半导体装置
CN104617145B (zh) 半导体装置
JP7381643B2 (ja) 半導体装置の製造方法
JPWO2011048800A1 (ja) 半導体装置およびその製造方法
KR101798241B1 (ko) 반도체 장치 및 그 제조 방법
JP2004304174A (ja) 炭化珪素半導体装置およびその製造方法
CN100388505C (zh) 半导体器件及其制造方法
CN101165864A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant