JP6250379B2 - シリコン／シリコンカーバイド半導体装置の製造方法 - Google Patents
シリコン／シリコンカーバイド半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6250379B2 JP6250379B2 JP2013259157A JP2013259157A JP6250379B2 JP 6250379 B2 JP6250379 B2 JP 6250379B2 JP 2013259157 A JP2013259157 A JP 2013259157A JP 2013259157 A JP2013259157 A JP 2013259157A JP 6250379 B2 JP6250379 B2 JP 6250379B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- conductivity type
- type silicon
- substrate
- carbide epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 213
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 213
- 229910052710 silicon Inorganic materials 0.000 title claims description 141
- 239000010703 silicon Substances 0.000 title claims description 141
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 140
- 239000000758 substrate Substances 0.000 claims description 132
- 230000005669 field effect Effects 0.000 claims description 17
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 229910052786 argon Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000699 topical effect Effects 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、シリコン／シリコンカーバイド半導体装置の製造方法に関する。
シリコンカーバイド（炭化珪素、SiC）は、その禁制体幅がシリコンに比べて約３倍、絶縁破壊電界が約１０倍、熱伝導率が約３倍大きいため、種々の半導体装置の材料として期待されている。さらに、シリコンカーバイドは、熱酸化によりシリコン酸化膜を形成することが可能で、不純物ドーピングによるｎ型、ｐ型の導電型制御も可能なため、従来のシリコンデバイスで実現されている種々の構造を有するデバイスを作製できるという、他の化合物半導体材料と大きく異なる特徴を備えている。
このようなことから、シリコンカーバイドとシリコンの両方を組み合わせて、シリコンカーバイドとシリコンの間にヘテロ接合を有するシリコン／シリコンカーバイド半導体装置が提案され、研究及び開発がなされている、シリコンカーバイドとシリコンの間にヘテロ接合を有するシリコン／シリコンカーバイド導体装置として、例えば、高耐圧高速スイッチングｐｎダイオードや、ショットキーダイオード、バイポーラトランジスタ、及び高耐圧低オン抵抗の金属−酸化膜−半導体接合電界効果トランジスタ（ＭＯＳＦＥＴ）を含む種々の電界効果トランジスタ（ＦＥＴ）などがある。
シリコン／シリコンカーバイド半導体装置の性能を向上するためには、シリコン／シリコンカーバイド・ヘテロ接合界面を制御することが重要である。このため、シリコン／シリコンカーバイド半導体装置とシリコン／シリコンカーバイド・ヘテロ接合界面について、研究及び開発が行われている。
例えば、非特許文献１と非特許文献２では、シリコンカーバイドとシリコンの間にヘテロ接合を有する半導体装置について検討が行われている。
また、最近の研究としては、非特許文献３では、シリコンカーバイドとシリコン界面を備えるショットキーダイオードの特性について研究が行われている。
例えば、非特許文献１と非特許文献２では、シリコンカーバイドとシリコンの間にヘテロ接合を有する半導体装置について検討が行われている。
また、最近の研究としては、非特許文献３では、シリコンカーバイドとシリコン界面を備えるショットキーダイオードの特性について研究が行われている。
S. Yamagami etal., Material Science Forum Vols. 717-720(2012) pp 1005-1008
A. Perez-Tomas etal., Journal of Applied Physics 014505(2007)
J. Liang et al.,10th Topical Workshop on Heterostructure Microelectronics TWHM FinalProgram and Abstracts, 133-134(2013)
しかしながら、従来のシリコン／シリコンカーバイド半導体装置では、シリコンカーバイドとシリコンの間には大きな格子不整合が存在するために結晶欠陥を生じる。また、シリコンカーバイドとシリコンの間では、伝導帯に大きな不連続が生じる。このため、シリコンカーバイドとシリコンの界面では、電子の移動が阻止され、抵抗値が増大するという問題が生じていた。
本発明は、シリコンカーバイドとシリコンの界面で生じる抵抗を低減し、シリコンカーバイドとシリコンの間で良好なオーミック接触を得られるシリコン／シリコンカーバイド半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明のシリコン／シリコンカーバイド半導体装置の製造方法は、シリコンカーバイド基板の上にシリコンカーバイド・エピタキシャル膜を備えるシリコンカーバイド・エピタキシャル基板の前記シリコンカーバイド・エピタキシャル膜の表面の一部に第１導電型のシリコンカーバイド・エピタキシャル領域を形成し、前記シリコンカーバイド・エピタキシャル基板の前記シリコンカーバイド・エピタキシャル膜及び前記第１導電型のシリコンカーバイド・エピタキシャル領域の表面と第１導電型のシリコン基板の表面を真空装置で対向して配置し、対向して配置される前記シリコンカーバイド・エピタキシャル膜及び第１導電型のシリコンカーバイド・エピタキシャル領域の表面と前記第１導電型のシリコン基板の表面にプラズマを照射して活性化し、対向して配置される前記シリコンカーバイド・エピタキシャル膜及び前記第１導電型のシリコンカーバイド・エピタキシャル領域の表面と前記第１導電型のシリコン基板の表面を接触させ、前記エピタキシャル基板と前記第１導電型のシリコン基板を加圧することにより前記シリコンカーバイド・エピタキシャル基板と前記第１導電型のシリコン基板を接合し、接合された前記エピタキシャル基板と前記第１導電型のシリコン基板をアニールし、前記第１導電型のシリコンカーバイド・エピタキシャル領域と前記第１導電型のシリコン基板の間にオーミック接合を形成することを特徴とする。
本発明のシリコン／シリコンカーバイド半導体装置の製造方法は、第１導電型のシリコンカーバイド基板の第１の主面に第１導電型と極性の異なる第２導電型のシリコンカーバイド・エピタキシャル膜を形成したシリコンカーバイド・エピタキシャル基板の前記第２導電型のシリコンカーバイド・エピタキシャル膜の表面に、後に第１導電型のソース領域と第１導電型のドレイン領域となる前記第１導電型のシリコンカーバイド・エピタキシャル領域を形成し、前記エピタキシャル基板の前記第２導電型のシリコンカーバイド・エピタキシャル膜及び前記第１導電型のシリコンカーバイド・エピタキシャル領域の表面と第１導電型のシリコン基板の表面を真空装置で対向して配置し、対向して配置される前記第２導電型のシリコンカーバイド・エピタキシャル膜及び前記第１導電型のシリコンカーバイド・エピタキシャル領域の表面と前記第１導電型のシリコン基板の表面にプラズマを照射して活性化し、対向して配置される前記第２導電型のシリコンカーバイド・エピタキシャル膜及び前記第１導電型のシリコンカーバイド・エピタキシャル領域の表面と前記第１導電型のシリコン基板の表面を接触させ、前記エピタキシャル基板と前記第１導電型のシリコン基板を加圧することにより前記エピタキシャル基板と前記第１導電型のシリコン基板を接合し、接合された前記エピタキシャル基板と前記第１導電型のシリコン基板をアニールし、前記第１導電型のシリコンカーバイド・エピタキシャル領域と前記第１導電型のシリコン基板の間にオーミック接合を形成し、前記第１導電型のシリコン基板をリソグラフィーを用いて部分的にエッチングして、前記第１導電型のシリコンカーバイド・エピタキシャル領域の表面に第１導電型のシリコン層を形成することにより、第１導電型のソース領域の上に第１導電型のソースパッドを設け、及び第１導電型のドレイン領域の上に第１導電型のドレインパッドを設け
前記ソースパッドと前記ドレインパッドの間の前記第２導電型のシリコンカーバイド・エピタキシャル膜の表面にゲートを形成することを特徴としても良い。
前記ソースパッドと前記ドレインパッドの間の前記第２導電型のシリコンカーバイド・エピタキシャル膜の表面にゲートを形成することを特徴としても良い。
本発明のシリコン／シリコンカーバイド半導体装置の製造方法は、前記ソースパッドと前記ドレインパッドの間にゲート酸化膜を形成し、前記ゲート酸化膜の上にゲート電極を形成することによりＭＯＳ型電界効果トランジスタを製造することを特徴としても良い。
本発明により、シリコンカーバイド・エピタキシャル基板の第１導電型のシリコンカーバイド・エピタキシャル領域の表面と第１導電型のシリコン基板の表面に、プラズマを照射し、活性化した後に、第１導電型のシリコンカーバイド・エピタキシャル領域の表面と第１導電型のシリコン基板の表面を、加圧接合して、アニールすることにより、シリコンとシリコンカーバイドの間で良好なオーミック接触を有するシリコン／シリコンカーバイド半導体装置の製造方法を提供することが可能になる。
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明の第１の実施形態に係るシリコンカーバイドとシリコンの間にオーミック接合を有する半導体装置１を示す図である。
第１の実施形態に係る半導体装置１は、シリコンカーバイド基板３の上にシリコンカーバイド・エピタキシャル膜４を備えるシリコンカーバイド・エピタキシャル基板５と、シリコンカーバイド・エピタキシャル膜４の表面の一部に設けられた第１導電型のシリコンカーバイド・エピタキシャル領域６を有する。第１の実施形態に係る半導体装置１は、第１導電型のシリコンカーバイド・エピタキシャル領域６の表面に、第１導電型のシリコン基板８から形成された第１導電型のシリコン層９を有する。第１の実施形態に係る半導体装置１において、シリコンカーバイド・エピタキシャル基板５を構成するシリコンカーバイド基板３とシリコンカーバイド・エピタキシャル膜４の導電型は、それぞれ第１導電型であっても第１導電型と極性の異なる第２導電型であっても良い。
第１の実施形態に係る半導体装置１は、第１導電型のシリコンカーバイド・エピタキシャル領域６と第１導電型のシリコン層９の間で良好なオーミック性を有する。
図１は、本発明の第１の実施形態に係るシリコンカーバイドとシリコンの間にオーミック接合を有する半導体装置１を示す図である。
第１の実施形態に係る半導体装置１は、シリコンカーバイド基板３の上にシリコンカーバイド・エピタキシャル膜４を備えるシリコンカーバイド・エピタキシャル基板５と、シリコンカーバイド・エピタキシャル膜４の表面の一部に設けられた第１導電型のシリコンカーバイド・エピタキシャル領域６を有する。第１の実施形態に係る半導体装置１は、第１導電型のシリコンカーバイド・エピタキシャル領域６の表面に、第１導電型のシリコン基板８から形成された第１導電型のシリコン層９を有する。第１の実施形態に係る半導体装置１において、シリコンカーバイド・エピタキシャル基板５を構成するシリコンカーバイド基板３とシリコンカーバイド・エピタキシャル膜４の導電型は、それぞれ第１導電型であっても第１導電型と極性の異なる第２導電型であっても良い。
第１の実施形態に係る半導体装置１は、第１導電型のシリコンカーバイド・エピタキシャル領域６と第１導電型のシリコン層９の間で良好なオーミック性を有する。
図２は、本発明の第２の実施形態に係るシリコンカーバイドとシリコンの間にオーミック接合を有する半導体装置２１を示す図である。本発明の第２の実施形態に係る半導体装置２１は電界効果トランジスタを構成する。
第２の実施形態に係る半導体装置２１は、第１導電型のシリコンカーバイド基板２３と、シリコンカーバイド基板２３の第１の主面に形成され、第１導電型と極性の異なる第２導電型のシリコンカーバイド・エピタキシャル膜２４とを有する。
第２の実施形態に係る半導体装置２１は、該シリコンカーバイド・エピタキシャル膜２４に、第１導電型のシリコンカーバイド・エピタキシャル領域２６を備え、この第１導電型のシリコンカーバイド・エピタキシャル領域２６は、第１導電型のソース領域２６ａとドレイン領域２６ｂとなる。
そして、第２の実施形態に係る半導体装置２１は、ソース領域２６ａとドレイン領域２６ｂの表面に、該シリコンカーバイド・エピタキシャル膜２４と第１導電型のシリコンカーバイド・エピタキシャル領域２６に接合されたシリコン基板８から形成されたシリコン層２９を有する。そして、このシリコン層２９は、それぞれ第１導電型のソース領域２６ａとドレイン領域２６ｂの表面に設けられる第１導電型のソースパッド２９ａとドレインパッド２９ｂとなる。
第２の実施形態に係る半導体装置２１は、第１導電型のソースパッド２９ａとドレインパッド２９ｂの間の第２導電型のシリコンカーバイド・エピタキシャル膜２４の上に、ゲート２７を備える。
第２の実施形態に係る半導体装置２１は、第１導電型のシリコンカーバイド基板２３と、シリコンカーバイド基板２３の第１の主面に形成され、第１導電型と極性の異なる第２導電型のシリコンカーバイド・エピタキシャル膜２４とを有する。
第２の実施形態に係る半導体装置２１は、該シリコンカーバイド・エピタキシャル膜２４に、第１導電型のシリコンカーバイド・エピタキシャル領域２６を備え、この第１導電型のシリコンカーバイド・エピタキシャル領域２６は、第１導電型のソース領域２６ａとドレイン領域２６ｂとなる。
そして、第２の実施形態に係る半導体装置２１は、ソース領域２６ａとドレイン領域２６ｂの表面に、該シリコンカーバイド・エピタキシャル膜２４と第１導電型のシリコンカーバイド・エピタキシャル領域２６に接合されたシリコン基板８から形成されたシリコン層２９を有する。そして、このシリコン層２９は、それぞれ第１導電型のソース領域２６ａとドレイン領域２６ｂの表面に設けられる第１導電型のソースパッド２９ａとドレインパッド２９ｂとなる。
第２の実施形態に係る半導体装置２１は、第１導電型のソースパッド２９ａとドレインパッド２９ｂの間の第２導電型のシリコンカーバイド・エピタキシャル膜２４の上に、ゲート２７を備える。
図３は、本発明の第３の実施形態に係るシリコンカーバイドとシリコンの間にオーミック接合を有する半導体装置３１を示す図である。本発明の第３の実施形態に係る半導体装置はＭＯＳ型電界効果トランジスタを構成する。
第３の実施形態に係る半導体装置３１は、第２の実施形態に係る半導体装置と同様に、第１導電型のシリコンカーバイド基板２３と、シリコンカーバイド基板２３の第１の主面に形成され、第１導電型と極性の異なる第２導電型のシリコンカーバイド・エピタキシャル膜２４とを有する。
第３の実施形態に係る半導体装置３１は、該シリコンカーバイド・エピタキシャル膜２４に、第１導電型のシリコンカーバイド・エピタキシャル領域２６を備え、この第１導電型のシリコンカーバイド・エピタキシャル領域２６は、第１導電型のソース領域２６ａとドレイン領域２６ｂとなる。
そして、第３の実施形態に係る半導体装置３１は、ソース領域２６ａとドレイン領域２６ｂの表面に、該シリコンカーバイド・エピタキシャル膜２４と第１導電型のシリコンカーバイド・エピタキシャル領域２６に接合されたシリコン基板８から形成されたシリコン層２９を有する。そして、このシリコン層２９は、それぞれ第１導電型のソース領域２６ａとドレイン領域２６ｂの表面に設けられる第１導電型のソースパッド２９ａとドレインパッド２９ｂとなる。
第３の実施形態に係る半導体装置３１は、第１導電型のソースパッド２９ａとドレインパッド２９ｂの間の第２導電型のシリコンカーバイド・エピタキシャル膜２４の表面に、酸化膜３７が形成され、酸化膜３７の上に、ゲート２７が設けられる。
第３の実施形態に係る半導体装置３１は、第２の実施形態に係る半導体装置と同様に、第１導電型のシリコンカーバイド基板２３と、シリコンカーバイド基板２３の第１の主面に形成され、第１導電型と極性の異なる第２導電型のシリコンカーバイド・エピタキシャル膜２４とを有する。
第３の実施形態に係る半導体装置３１は、該シリコンカーバイド・エピタキシャル膜２４に、第１導電型のシリコンカーバイド・エピタキシャル領域２６を備え、この第１導電型のシリコンカーバイド・エピタキシャル領域２６は、第１導電型のソース領域２６ａとドレイン領域２６ｂとなる。
そして、第３の実施形態に係る半導体装置３１は、ソース領域２６ａとドレイン領域２６ｂの表面に、該シリコンカーバイド・エピタキシャル膜２４と第１導電型のシリコンカーバイド・エピタキシャル領域２６に接合されたシリコン基板８から形成されたシリコン層２９を有する。そして、このシリコン層２９は、それぞれ第１導電型のソース領域２６ａとドレイン領域２６ｂの表面に設けられる第１導電型のソースパッド２９ａとドレインパッド２９ｂとなる。
第３の実施形態に係る半導体装置３１は、第１導電型のソースパッド２９ａとドレインパッド２９ｂの間の第２導電型のシリコンカーバイド・エピタキシャル膜２４の表面に、酸化膜３７が形成され、酸化膜３７の上に、ゲート２７が設けられる。
第１の実施形態に係る半導体装置１を構成するシリコン層９と、第２及び第３の実施形態に係る半導体装置２１、３１の第１導電型のソースパッド２９ａとドレインパッド２９ｂを構成するシリコン層２９は、共に、第１導電型のシリコン基板８、２８から形成される。
第１〜第３の実施形態に係る半導体装置の製造過程において、シリコンカーバイド・エピタキシャル膜４、２４と第１導電型のシリコンカーバイド・エピタキシャル領域６、２６の表面と第１導電型のシリコン基板８、２８の第１の主面が共にアルゴン・プラズマ照射により活性化された後に室温で加圧接合される。そして、第１導電型のシリコン層９、２９は、この加圧接合されたシリコン基板８、２８から形成される。なお、第１〜第３の実施形態に係る半導体装置の製造過程おいて、さらにアニールすることにより、シリコンカーバイド・エピタキシャル膜４、２４に形成された第１導電型のシリコンカーバイド・エピタキシャル領域６、２６と第１導電型のシリコン基板８、２８から形成された第１導電型のシリコン層９、２９の間において、所望のオーミック特性が実現される。
第１〜第３の実施形態に係る半導体装置の製造過程において、シリコンカーバイド・エピタキシャル膜４、２４と第１導電型のシリコンカーバイド・エピタキシャル領域６、２６の表面と第１導電型のシリコン基板８、２８の第１の主面が共にアルゴン・プラズマ照射により活性化された後に室温で加圧接合される。そして、第１導電型のシリコン層９、２９は、この加圧接合されたシリコン基板８、２８から形成される。なお、第１〜第３の実施形態に係る半導体装置の製造過程おいて、さらにアニールすることにより、シリコンカーバイド・エピタキシャル膜４、２４に形成された第１導電型のシリコンカーバイド・エピタキシャル領域６、２６と第１導電型のシリコン基板８、２８から形成された第１導電型のシリコン層９、２９の間において、所望のオーミック特性が実現される。
第１〜第３の実施形態に係るシリコンカーバイドとシリコンの間にオーミック接合を有する半導体装置の製造方法の詳細と所望の特性については以下に記載する。
以下、第１〜第３の実施形態に係る半導体装置について、第１導電型がｎ型で第２導電型がｐ型の場合を例として説明する。
以下、第１〜第３の実施形態に係る半導体装置について、第１導電型がｎ型で第２導電型がｐ型の場合を例として説明する。
図４は、第１の実施形態に係るシリコンカーバイドとシリコンの間にオーミック接合を有する半導体装置１の製造方法の１例を示す図である。
シリコンカーバイド基板３の結晶軸＜０００１＞を有する第１の主面の上に不純物濃度が１×１０１４〜３×１０１７ｃｍ−３のシリコンカーバイド・エピタキシャル膜４を形成したシリコンカーバイド・エピタキシャル基板５を用意する。シリコンカーバイド基板３とシリコンカーバイド・エピタキシャル膜４の導電型は、それぞれｎ型であっても良くｐ型であっても良い（図４（ａ））。
シリコンカーバイド基板３の結晶軸＜０００１＞を有する第１の主面の上に不純物濃度が１×１０１４〜３×１０１７ｃｍ−３のシリコンカーバイド・エピタキシャル膜４を形成したシリコンカーバイド・エピタキシャル基板５を用意する。シリコンカーバイド基板３とシリコンカーバイド・エピタキシャル膜４の導電型は、それぞれｎ型であっても良くｐ型であっても良い（図４（ａ））。
シリコンカーバイド基板３の上にあるシリコンカーバイド・エピタキシャル膜４に、イオン注入によりｎ＋型シリコンカーバイド・エピタキシャル領域６を形成する。（図４（ｂ））
上述のシリコンカーバイド・エピタキシャル基板５の上部にあるシリコンカーバイド・エピタキシャル膜４とｎ＋型シリコンカーバイド・エピタキシャル領域６の表面とｎ＋型シリコン基板８の第１の主面を真空装置内に対向して配置する。ここで、シリコンカーバイド・エピタキシャル基板５とｎ＋型シリコン基板８は共に単結晶基板である。（図４（ｃ））
そして、対向するシリコンカーバイド・エピタキシャル膜４とｎ＋型シリコンカーバイド・エピタキシャル領域６の表面とｎ＋型シリコン基板３の第１の主面にアルゴン・プラズマを照射し、活性化する。（図４（ｃ））
そして、対向するシリコンカーバイド・エピタキシャル膜４とｎ＋型シリコンカーバイド・エピタキシャル領域６の表面とｎ＋型シリコン基板３の第１の主面にアルゴン・プラズマを照射し、活性化する。（図４（ｃ））
シリコンカーバイド・エピタキシャル膜４とｎ＋型シリコンカーバイド・エピタキシャル領域６の表面とシリコン基板８の第１の主面を室温で接触させて、シリコン基板８とシリコンカーバイド・エピタキシャル基板５に力を加えて、シリコンカーバイド・エピタキシャル膜４とｎ＋型シリコンカーバイド・エピタキシャル領域６の表面とｎ＋型シリコン基板８の第１の主面を加圧接合する。そして、加圧接合されたシリコンカーバイド・エピタキシャル基板５とシリコン基板８とをアニールする。これにより、ｎ＋型シリコンカーバイド・エピタキシャル領域６とｎ＋型シリコン基板８の間に良好なオーミック接触が形成される。（図４（ｃ））
フォトリソグラフィーによりｎ＋型シリコン基板８をｎ＋型シリコンカーバイド・エピタキシャル領域と整合するように加工して、ｎ＋型シリコン層９を形成する。これにより、ｎ＋型シリコンカーバイド・エピタキシャル領域６とｎ＋型シリコン層９の間にオーミック接合を有する第１の実施形態に係る半導体装置１が製造される。（図４（ｄ））
図５は、第２の実施形態に係るシリコンカーバイドとシリコンの間にオーミック接合を有する半導体装置の製造方法の１例を示す図である。第２の実施形態では、半導体装置として電界効果トランジスタが製造される。
図６は、第３の実施形態に係るシリコンカーバイドとシリコンの間にオーミック接合を有する半導体装置の製造方法の１例を示す図である。第３の実施形態では、半導体装置としてＭＯＳ型電界効果トランジスタが製造される。
図５〜図６を参照しながら、第２〜第３の実施形態に係る半導体装置の製造方法について記載する。
図６は、第３の実施形態に係るシリコンカーバイドとシリコンの間にオーミック接合を有する半導体装置の製造方法の１例を示す図である。第３の実施形態では、半導体装置としてＭＯＳ型電界効果トランジスタが製造される。
図５〜図６を参照しながら、第２〜第３の実施形態に係る半導体装置の製造方法について記載する。
ｎ＋型シリコンカーバイド基板２３の結晶軸＜０００１＞を有する第１の主面に不純物濃度が５×１０１６〜３×１０１７ｃｍ−３のｐ−型シリコンカーバイド・エピタキシャル膜２４を形成したシリコンカーバイド・エピタキシャル基板２５を用意する。（図５（ａ）、及び図６（ａ））
ｎ＋型シリコンカーバイド基板２３の上にあるｐ−型シリコンカーバイド・エピタキシャル膜２４に、イオン注入によりｎ＋型シリコンカーバイド・エピタキシャル領域２６を形成する。このｎ＋型シリコンカーバイド・エピタキシャル領域２６は、電界効果トランジスタを作成する場合には、ソース領域２６ａ又はドレイン領域２６ｂとなる。（図５（ｂ）及び図６（ｂ））
上述のシリコンカーバイド・エピタキシャル基板２５の表面のｐ−型シリコンカーバイド・エピタキシャル膜２４とｎ＋型シリコンカーバイド・エピタキシャル領域２６の表面とｎ＋型シリコン基板２８の第１の主面を真空装置内に対向して配置する。ここで、シリコンカーバイド・エピタキシャル基板２５とｎ＋型シリコン基板２８は共に単結晶基板である。（図５（ｃ）及び図６（ｃ））
そして、対向するシリコンカーバイド・エピタキシャル基板２５のｐ−型シリコンカーバイド・エピタキシャル膜２４とｎ＋型シリコンカーバイド・エピタキシャル領域２６の表面とｎ＋型シリコン基板２８の第１の主面にアルゴン・プラズマを照射し、活性化する。（図５（ｃ）及び図６（ｃ））
そして、対向するシリコンカーバイド・エピタキシャル基板２５のｐ−型シリコンカーバイド・エピタキシャル膜２４とｎ＋型シリコンカーバイド・エピタキシャル領域２６の表面とｎ＋型シリコン基板２８の第１の主面にアルゴン・プラズマを照射し、活性化する。（図５（ｃ）及び図６（ｃ））
ｐ−型シリコンカーバイド・エピタキシャル膜２４とｎ＋型シリコンカーバイド・エピタキシャル領域２６の表面とｎ＋型シリコン基板２８の第１の主面を室温で接触させて、ｎ＋型シリコン基板２８とシリコンカーバイド・エピタキシャル基板２５に力を加えて、ｐ−型シリコンカーバイド・エピタキシャル膜２４とｎ＋型シリコンカーバイド・エピタキシャル領域２６の表面とｎ＋型シリコン基板２８の第１の主面を室温で加圧接合する。そして、加圧接合されたシリコンカーバイド・エピタキシャル基板２５とｎ＋型シリコン基板２８をアニールする。これにより、ｎ＋型シリコンカーバイド・エピタキシャル領域２６とｎ＋型シリコン基板２８の間に良好なオーミック接合が形成される。（図５（ｃ）及び図６（ｃ））
フォトリソグラフィーにより、ｎ＋型シリコン基板２８をレジスト膜で部分的に被覆する。そして、ｎ＋型シリコン基板２８のうちレジスト膜で被覆されていない領域をエッチングにより除去して、ｐ−型シリコンカーバイド・エピタキシャル膜２４の表面を部分的に露出させる。また、ｐ−型シリコンカーバイド・エピタキシャル膜２４の表面に形成されたｎ＋型シリコンカーバイド・エピタキシャル領域２６の上に、ｎ＋型シリコン基板８のレジスト膜で部分的に被覆された部分からｎ＋型シリコン層２９を形成する。電界効果トランジスタを作成する場合には、このｎ＋型シリコン層２９は、ｎ＋型ソースパッド２９ａとｎ＋型ドレインパッド２９ｂとなる。これにより、ｎ＋型シリコンカーバイド・エピタキシャル領域２４とｎ＋型シリコン層２９の間にオーミック接合を有する第１の実施形態に係る半導体装置が製造される。（図５（ｄ）及び図６（ｄ））
第２の実施形態によって、電界効果トランジスタを作成する場合には、ｐ−型シリコンカーバイド・エピタキシャル膜２４の表面を部分的に露出させ、部分的に露出したｐ−型シリコンカーバイド・エピタキシャル膜２４の上にゲート２７を形成する。（図５（ｅ）〜図５（ｆ））
第３の実施形態によって、ＭＯＳ型電界効果トランジスタを作成する場合には、部分的に露出したｐ−型シリコンカーバイド・エピタキシャル膜２４の表面にゲート酸化膜３７を形成する。（図６（ｅ））
そして、ゲート酸化膜３７の上に、ゲート２７を形成する。（図６（ｆ））
そして、ゲート酸化膜３７の上に、ゲート２７を形成する。（図６（ｆ））
第２及び第３の実施形態によって、電界効果トランジスタを作成する場合には、ｎ＋型ソースパッド２９ａとｎ＋型ドレインパッド２９ｂの上に、それぞれソース電極３０ａとドレイン電極３０ｂを形成する。（図５（ｇ）及び図６（ｇ））
第１〜第３の実施形態に係る半導体装置の製造方法において、シリコンカーバイド・エピタキシャル基板のシリコンカーバイド・エピタキシャル膜とｎ型シリコンカーバイド・エピタキシャル領域の表面とｎ型シリコン基板の第１の主面にアルゴン・プラズマを照射する場合について説明したが、アルゴン・プラズマの代わりにキセノン・プラズマを照射しても良い。
また、ｎ−型シリコンカーバイド・エピタキシャル膜３の表面と、ｐ型シリコン・エピタキシャル膜６の表面を互いに加圧接合した後のアニール温度は、６００〜１０００℃とすることもできる。
また、ｎ−型シリコンカーバイド・エピタキシャル膜３の表面と、ｐ型シリコン・エピタキシャル膜６の表面を互いに加圧接合した後のアニール温度は、６００〜１０００℃とすることもできる。
ｐ型シリコンのバンドギャップエネルギー値をＥｇｐ、伝導帯の不連続値を△Ｅｃ、ｐ型シリコンにおける価電子帯に対するフェルミレベルの相対的な位置をδｐ、及びｎ型シリコンカーバイドにおける伝導帯に対するフェルミレベルの相対的な位置をδｎとすると、
ｑＶｄ＝Ｅｇｐ＋△Ｅｃ＋δｎ−δｐ
が成立する。
出願人は、ｐ型シリコン基板とｎ型シリコンカーバイド基板の上にｎ型シリコンカーバイド・エピタキシャル膜を形成したシリコンカーバイド・エピタキシャル基板を用意した。ｐ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル膜について、両方の表面にアルゴン・プラズマを照射し、活性化した後に、ｐ型シリコン基板とシリコンカーバイド・エピタキシャル基板に力を加えてｐ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル膜について接合し、アニールした。その後、ｐ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル膜について、Ｃ−Ｖ特性を測定し、拡散ポテンシャルＶｄの値として、おおよそＶｄ＝１．０Ｖを得た。
ここで、ｐ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル膜のドーピング濃度からδｐ＝０．０４５ｅＶ及びδｎ＝−０．１３３ｅＶとする。そして、本発明の実施形態に係る処理をしたｐ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル膜の接合体を測定することにより得られた上述の拡散ポテンシャルの値Ｖｄ＝１．０Ｖを上述の式に代入すると、上述の式から伝導帯の不連続値がおおよそ△Ｅｃ＝０．０４ｅＶとなる。
ｑＶｄ＝Ｅｇｐ＋△Ｅｃ＋δｎ−δｐ
が成立する。
出願人は、ｐ型シリコン基板とｎ型シリコンカーバイド基板の上にｎ型シリコンカーバイド・エピタキシャル膜を形成したシリコンカーバイド・エピタキシャル基板を用意した。ｐ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル膜について、両方の表面にアルゴン・プラズマを照射し、活性化した後に、ｐ型シリコン基板とシリコンカーバイド・エピタキシャル基板に力を加えてｐ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル膜について接合し、アニールした。その後、ｐ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル膜について、Ｃ−Ｖ特性を測定し、拡散ポテンシャルＶｄの値として、おおよそＶｄ＝１．０Ｖを得た。
ここで、ｐ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル膜のドーピング濃度からδｐ＝０．０４５ｅＶ及びδｎ＝−０．１３３ｅＶとする。そして、本発明の実施形態に係る処理をしたｐ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル膜の接合体を測定することにより得られた上述の拡散ポテンシャルの値Ｖｄ＝１．０Ｖを上述の式に代入すると、上述の式から伝導帯の不連続値がおおよそ△Ｅｃ＝０．０４ｅＶとなる。
Ｃ−Ｖ特性の測定がおこなわれたｐ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル膜の接合体に関して、ｐ型シリコン基板の接合前のバンド図とｎ型シリコンカーバイド・エピタキシャル膜の接合前のバンド図を図７（ａ）に示す。
他方、ｎ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル領域の伝導帯の不連続値を、上述の測定値から推定された伝導帯の不連続値△Ｅｃ＝０．０４ｅＶとして、この伝導帯の不連続値△Ｅｃ＝０．０４ｅＶから得られた本発明の実施形態に係る半導体装置のｎ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル領域の接合後の接合界面のバンド図を図７（ｂ）に示す。
図７（ｂ）に示すように、ｎ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル領域の間でオーミック接触が得られる。
他方、ｎ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル領域の伝導帯の不連続値を、上述の測定値から推定された伝導帯の不連続値△Ｅｃ＝０．０４ｅＶとして、この伝導帯の不連続値△Ｅｃ＝０．０４ｅＶから得られた本発明の実施形態に係る半導体装置のｎ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル領域の接合後の接合界面のバンド図を図７（ｂ）に示す。
図７（ｂ）に示すように、ｎ型シリコン基板とｎ型シリコンカーバイド・エピタキシャル領域の間でオーミック接触が得られる。
他方、従来例として、非特許文献１では、ｐ型シリコン／ｎ型シリコンカーバイドショットキーダイオードにおいて、伝導帯の不連続値△Ｅｃ＝０．５ｅＶが導出されている。また、非特許文献２では、ｎ型シリコン／ｎ型シリコンカーバイド界面において、伝導帯の不連続値△Ｅｃ＝１．９ｅＶが導出されている。
本発明の実施形態に係るシリコン／シリコンカーバイド半導体装置において、ｎ＋型シリコンカーバイド・エピタキシャル領域とｎ＋型シリコン基板の接合界面において、伝導帯の不連続値△Ｅｃを大幅に低減することができるので、ｎ＋型シリコン領域とｎ＋型シリコンカーバイド・エピタキシャル領域の間で良好なオーミック接触を形成することが可能になる。
また、本発明の実施形態に係る電界効果トランジスタのソース及びドレインの形成において、ｎ＋型シリコンカーバイド・エピタキシャル領域とｎ＋型シリコンパッドの間で金属を使用することなく良好なオーミックオーミック接触を形成することができるので、プロセスの自由度が増し、高温処理及び金属汚染による電界効果トランジスタの性能低下を防止することが可能になる。
また、本発明の実施形態に係るＭＯＳ型電界効果トランジスタのソース及びドレインの形成において、ｎ＋型シリコンカーバイド領域とｎ＋型シリコンパッドの接合によるオーミック接触を形成する際に金属を使用しないので、ゲート酸化膜作成工程とゲート作成工程とソース及びドレイン作成工程のプロセスの自由度が増し、高温処理及び金属汚染によるＭＯＳ型電界効果トランジスタの性能低下を防止することが可能になる。
１、２１、３１：半導体装置
３、２３：シリコンカーバイド基板
４、２４：シリコンカーバイド・エピタキシャル膜
５、２５：シリコンカーバイド・エピタキシャル基板
６、２６：シリコンカーバイド・エピタキシャル領域
８、２８：シリコン基板
９、２９：シリコン層
２６ａ：ソース領域
２６ｂ：ドレイン領域
２７：ゲート
２９ａ：ソースパッド
２９ｂ：ドレインパッド
３０ａ：ソース電極
３０ｂ：ドレイン電極
３７：ゲート酸化膜
３、２３：シリコンカーバイド基板
４、２４：シリコンカーバイド・エピタキシャル膜
５、２５：シリコンカーバイド・エピタキシャル基板
６、２６：シリコンカーバイド・エピタキシャル領域
８、２８：シリコン基板
９、２９：シリコン層
２６ａ：ソース領域
２６ｂ：ドレイン領域
２７：ゲート
２９ａ：ソースパッド
２９ｂ：ドレインパッド
３０ａ：ソース電極
３０ｂ：ドレイン電極
３７：ゲート酸化膜
Claims (3)
- シリコンカーバイド基板の上にシリコンカーバイド・エピタキシャル膜を備えるシリコンカーバイド・エピタキシャル基板の前記シリコンカーバイド・エピタキシャル膜の表面の一部に第１導電型のシリコンカーバイド・エピタキシャル領域を形成し、
前記シリコンカーバイド・エピタキシャル基板の前記シリコンカーバイド・エピタキシャル膜及び前記第１導電型のシリコンカーバイド・エピタキシャル領域の表面と第１導電型のシリコン基板の表面を真空装置で対向して配置し、
対向して配置される前記シリコンカーバイド・エピタキシャル膜及び第１導電型のシリコンカーバイド・エピタキシャル領域の表面と前記第１導電型のシリコン基板の表面にプラズマを照射して活性化し、
対向して配置される前記シリコンカーバイド・エピタキシャル膜及び前記第１導電型のシリコンカーバイド・エピタキシャル領域の表面と前記第１導電型のシリコン基板の表面を接触させ、前記エピタキシャル基板と前記第１導電型のシリコン基板を加圧することにより前記シリコンカーバイド・エピタキシャル基板と前記第１導電型のシリコン基板を接合し、
接合された前記エピタキシャル基板と前記第１導電型のシリコン基板をアニールし、前記第１導電型のシリコンカーバイド・エピタキシャル領域と前記第１導電型のシリコン基板の間にオーミック接合を形成することを特徴とするシリコン／シリコンカーバイド半導体装置の製造方法。 - 第１導電型のシリコンカーバイド基板の第１の主面に第１導電型と極性の異なる第２導電型のシリコンカーバイド・エピタキシャル膜を形成したシリコンカーバイド・エピタキシャル基板の前記第２導電型のシリコンカーバイド・エピタキシャル膜の表面に、後に第１導電型のソース領域と第１導電型のドレイン領域となる前記第１導電型のシリコンカーバイド・エピタキシャル領域を形成し、
前記エピタキシャル基板の前記第２導電型のシリコンカーバイド・エピタキシャル膜及び前記第１導電型のシリコンカーバイド・エピタキシャル領域の表面と第１導電型のシリコン基板の表面を真空装置で対向して配置し、
対向して配置される前記第２導電型のシリコンカーバイド・エピタキシャル膜及び前記第１導電型のシリコンカーバイド・エピタキシャル領域の表面と前記第１導電型のシリコン基板の表面にプラズマを照射して活性化し、
対向して配置される前記第２導電型のシリコンカーバイド・エピタキシャル膜及び前記第１導電型のシリコンカーバイド・エピタキシャル領域の表面と前記第１導電型のシリコン基板の表面を接触させ、前記エピタキシャル基板と前記第１導電型のシリコン基板を加圧することにより前記エピタキシャル基板と前記第１導電型のシリコン基板を接合し、
接合された前記エピタキシャル基板と前記第１導電型のシリコン基板をアニールし、前記第１導電型のシリコンカーバイド・エピタキシャル領域と前記第１導電型のシリコン基板の間にオーミック接合を形成し、
前記第１導電型のシリコン基板をリソグラフィーを用いて部分的にエッチングして、前記第１導電型のシリコンカーバイド・エピタキシャル領域の表面に第１導電型のシリコン層を形成することにより、第１導電型のソース領域の上に第１導電型のソースパッドを設け、及び第１導電型のドレイン領域の上に第１導電型のドレインパッドを設け
前記ソースパッドと前記ドレインパッドの間の前記第２導電型のシリコンカーバイド・エピタキシャル膜の表面にゲートを形成することを特徴とする請求項１記載のシリコン／シリコンカーバイド半導体装置の製造方法。 - 前記ソースパッドと前記ドレインパッドの間にゲート酸化膜を形成し、
前記ゲート酸化膜の上にゲート電極を形成することによりＭＯＳ型電界効果トランジスタを製造することを特徴とする請求項２記載のシリコン／シリコンカーバイド半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013259157A JP6250379B2 (ja) | 2013-12-16 | 2013-12-16 | シリコン／シリコンカーバイド半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013259157A JP6250379B2 (ja) | 2013-12-16 | 2013-12-16 | シリコン／シリコンカーバイド半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015115589A JP2015115589A (ja) | 2015-06-22 |
| JP6250379B2 true JP6250379B2 (ja) | 2017-12-20 |
Family
ID=53529089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013259157A Active JP6250379B2 (ja) | 2013-12-16 | 2013-12-16 | シリコン／シリコンカーバイド半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6250379B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190063005A (ko) | 2017-11-29 | 2019-06-07 | (주)다나티앤씨 | 호흡 마스크 |
| CN111710599A (zh) * | 2020-06-30 | 2020-09-25 | 全球能源互联网研究院有限公司 | 一种碳化硅欧姆接触的制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2907659B2 (ja) * | 1992-10-06 | 1999-06-21 | ローム株式会社 | 半導体装置およびその製造方法 |
| JPH09260224A (ja) * | 1996-03-22 | 1997-10-03 | Nissan Motor Co Ltd | 半導体基板の製造方法 |
| JPH10223870A (ja) * | 1997-02-04 | 1998-08-21 | Shin Etsu Handotai Co Ltd | 半導体装置製造用ウェーハ |
| JP3970142B2 (ja) * | 2002-09-20 | 2007-09-05 | 新電元工業株式会社 | 炭化けい素のオーミック電極構造および半導体装置 |
| JP4029731B2 (ja) * | 2003-01-17 | 2008-01-09 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP2006179662A (ja) * | 2004-12-22 | 2006-07-06 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| JP5424445B2 (ja) * | 2007-06-12 | 2014-02-26 | 国立大学法人京都工芸繊維大学 | 半導体基板の製造方法および半導体基板 |
| JP5588670B2 (ja) * | 2008-12-25 | 2014-09-10 | ローム株式会社 | 半導体装置 |
| JP4831844B1 (ja) * | 2010-09-28 | 2011-12-07 | 三菱重工業株式会社 | 常温接合装置および常温接合方法 |
-
2013
- 2013-12-16 JP JP2013259157A patent/JP6250379B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015115589A (ja) | 2015-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8658503B2 (en) | Semiconductor device and method of fabricating the same | |
| JP5058277B2 (ja) | 半導体装置及びその製造方法 | |
| US11637182B2 (en) | Silicon carbide semiconductor device | |
| Cheng et al. | Fabrication and characterization of a novel Si line tunneling TFET with high drive current | |
| JP6766512B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2016518723A (ja) | Ｉｉｉ−窒化物トランジスタレイアウト | |
| TWI701835B (zh) | 高電子遷移率電晶體 | |
| US8866155B2 (en) | Silicon carbide semiconductor device | |
| JP6250379B2 (ja) | シリコン／シリコンカーバイド半導体装置の製造方法 | |
| JP5098293B2 (ja) | ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法 | |
| TWI605586B (zh) | 橫向雙擴散金屬氧化物半導體元件及其製造方法 | |
| JP5717706B2 (ja) | 半導体装置及びその製造方法 | |
| JP6243214B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP6289738B2 (ja) | 半導体装置の製造方法 | |
| CN103928342B (zh) | 一种硅纳米线隧穿场效应晶体管及其制作方法 | |
| JP6305751B2 (ja) | ショットキーダイオードとその製造方法 | |
| CN110350018B (zh) | 半导体结构及其制造方法 | |
| WO2015084414A1 (en) | Termination structure and fabrication method thereof | |
| JP7276407B2 (ja) | 炭化珪素半導体装置 | |
| JP2004235230A (ja) | 短チャネル効果を抑制したｍｉｓ型電解効果トランジスタ | |
| JP6757678B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI566398B (zh) | 半導體裝置 | |
| KR101371491B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101376221B1 (ko) | 질화물 반도체 소자 및 그 소자의 제조 방법 | |
| JP2013157577A (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171122 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6250379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |