JPH0864802A - 炭化珪素半導体装置及びその製造方法 - Google Patents
炭化珪素半導体装置及びその製造方法Info
- Publication number
- JPH0864802A JPH0864802A JP12153095A JP12153095A JPH0864802A JP H0864802 A JPH0864802 A JP H0864802A JP 12153095 A JP12153095 A JP 12153095A JP 12153095 A JP12153095 A JP 12153095A JP H0864802 A JPH0864802 A JP H0864802A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- electrode
- metal nitride
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 190
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 166
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 119
- 239000010410 layer Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 62
- 150000004767 nitrides Chemical class 0.000 claims abstract description 59
- 239000002344 surface layer Substances 0.000 claims abstract description 26
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract 11
- 238000000034 method Methods 0.000 claims description 25
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 239000003870 refractory metal Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 238000003763 carbonization Methods 0.000 claims 1
- 239000007772 electrode material Substances 0.000 abstract description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 51
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 15
- SKKMWRVAJNPLFY-UHFFFAOYSA-N azanylidynevanadium Chemical compound [V]#N SKKMWRVAJNPLFY-UHFFFAOYSA-N 0.000 description 14
- -1 nitrogen ions Chemical class 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 13
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 11
- 239000010936 titanium Substances 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910021431 alpha silicon carbide Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 150000002829 nitrogen Chemical class 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000869 ion-assisted deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 炭化珪素に対してコンタクト抵抗の小さい電
極を有するＳｉＣ半導体装置及びその製法を提供する。
ゲート電極材と電極配線との反応を抑制する。 【構成】 ｐ型のＳｉＣ基板１１のｎ型のソース領域１
２及びドレイン領域１３上にＴｉＮ，ＺｒＮ，ＨｆＮ，
ＶＮ又はＴａＮのいずれかからなる金属窒化物製の電極
１６ａ及び１６ｂをそれぞれ形成する。金属窒化物製の
電極１６ａ，１６ｂが接触する領域１２，１３の表層部
に窒素リッチ層１２ａ，１３ａを形成する。この窒素リ
ッチ層により電極のコンタクト抵抗を小さくする。Ｍｏ
のゲート電極１５とＡｌの電極配線１７ｃとの間にＴｉ
Ｎ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれかからな
る金属窒化物層１６ｃを介在させ、これらの反応を抑制
する。
極を有するＳｉＣ半導体装置及びその製法を提供する。
ゲート電極材と電極配線との反応を抑制する。 【構成】 ｐ型のＳｉＣ基板１１のｎ型のソース領域１
２及びドレイン領域１３上にＴｉＮ，ＺｒＮ，ＨｆＮ，
ＶＮ又はＴａＮのいずれかからなる金属窒化物製の電極
１６ａ及び１６ｂをそれぞれ形成する。金属窒化物製の
電極１６ａ，１６ｂが接触する領域１２，１３の表層部
に窒素リッチ層１２ａ，１３ａを形成する。この窒素リ
ッチ層により電極のコンタクト抵抗を小さくする。Ｍｏ
のゲート電極１５とＡｌの電極配線１７ｃとの間にＴｉ
Ｎ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれかからな
る金属窒化物層１６ｃを介在させ、これらの反応を抑制
する。
Description
【０００１】
【産業上の利用分野】本発明は、炭化珪素基板を使用し
たＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Ef
fect Transistor）、ＭＥＳＦＥＴ（MEtal Semiconduct
or Field-Effect Transistor）、バイポーラトランジス
タ、縦型ＭＯＳトランジスタ等の半導体装置及びその製
造方法に関する。更に詳しくはコンタクト電極として金
属窒化物を用いた炭化珪素半導体装置及びその製法に関
するものである。
たＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Ef
fect Transistor）、ＭＥＳＦＥＴ（MEtal Semiconduct
or Field-Effect Transistor）、バイポーラトランジス
タ、縦型ＭＯＳトランジスタ等の半導体装置及びその製
造方法に関する。更に詳しくはコンタクト電極として金
属窒化物を用いた炭化珪素半導体装置及びその製法に関
するものである。
【０００２】
【従来の技術】炭化珪素（ＳｉＣ）半導体は、現在広く
実用化されている珪素（Ｓｉ）や砒化ガリウム（ＧａＡ
ｓ）等の他の半導体に比べて禁制帯幅が広く（２．２〜
３．３ｅＶ）、また熱的、化学的、機械的に安定で、耐
放射線性にも優れている。従って、炭化珪素を用いた半
導体装置は、他の半導体材料では使用困難な高温、大電
力、放射線照射等の過酷な条件で、高い信頼性と安定性
を示す素子として使用することができ、広範な分野での
応用が期待されている。特に、広い禁制帯幅に着目し
た、青色を放つ発光素子としての利用は、現在実用化の
段階に入っている。
実用化されている珪素（Ｓｉ）や砒化ガリウム（ＧａＡ
ｓ）等の他の半導体に比べて禁制帯幅が広く（２．２〜
３．３ｅＶ）、また熱的、化学的、機械的に安定で、耐
放射線性にも優れている。従って、炭化珪素を用いた半
導体装置は、他の半導体材料では使用困難な高温、大電
力、放射線照射等の過酷な条件で、高い信頼性と安定性
を示す素子として使用することができ、広範な分野での
応用が期待されている。特に、広い禁制帯幅に着目し
た、青色を放つ発光素子としての利用は、現在実用化の
段階に入っている。
【０００３】しかしながら、炭化珪素の電子デバイスと
しての応用は、発光素子としての利用に比べて、甚だ遅
れている。その原因の一つは、複雑な電子デバイス作製
プロセスに適した、炭化珪素に対して電気的に良好な抵
抗性コンタクトを形成する電極材、及びその形成法が未
開発であることにある。研究レベルにおいて、ｎ型炭化
珪素半導体への抵抗性コンタクトを形成する電極材とし
て検討されているものとしては、タングステン（Ｗ），
チタン（Ｔｉ），ニッケル（Ｎｉ）及びそれらのシリサ
イドがある。これらのコンタクト抵抗値は、おおむね１
０-1〜１０-4ｏｈｍ・ｃｍ2程度である。これは実用化
されているＳｉやＧａＡｓの半導体装置での典型的な値
（約１０-6ｏｈｍ・ｃｍ2）と大きな隔たりがある。
しての応用は、発光素子としての利用に比べて、甚だ遅
れている。その原因の一つは、複雑な電子デバイス作製
プロセスに適した、炭化珪素に対して電気的に良好な抵
抗性コンタクトを形成する電極材、及びその形成法が未
開発であることにある。研究レベルにおいて、ｎ型炭化
珪素半導体への抵抗性コンタクトを形成する電極材とし
て検討されているものとしては、タングステン（Ｗ），
チタン（Ｔｉ），ニッケル（Ｎｉ）及びそれらのシリサ
イドがある。これらのコンタクト抵抗値は、おおむね１
０-1〜１０-4ｏｈｍ・ｃｍ2程度である。これは実用化
されているＳｉやＧａＡｓの半導体装置での典型的な値
（約１０-6ｏｈｍ・ｃｍ2）と大きな隔たりがある。
【０００４】またＷ，Ｔｉ及びそのシリサイドは、低温
熱処理するとコンタクト特性の劣化を生じる。現在、コ
ンタクト抵抗値が低いとされるＮｉであっても低いコン
タクト抵抗値を得るためには、１１００℃以上の高温熱
処理を必要としている。このように上記電極材はデバイ
ス作製プロセスには不適である。また高温熱処理を必要
としないｎ型炭化珪素の抵抗性コンタクトの電極材とし
て、ＴｉＮが開示されている（R.C.Glass et al.,"Low
energy ion-assisted deposition of titaniumnitride
ohmic contacts on alpha (6H)-silicon carbide" App
l.Phys.Lett.59(22),pp.2868-2870(1991)）。この文献
によれば、ＴｉＮの成膜はイオンガンにより窒素イオン
をアシストしたＴｉの蒸着法により行われる。
熱処理するとコンタクト特性の劣化を生じる。現在、コ
ンタクト抵抗値が低いとされるＮｉであっても低いコン
タクト抵抗値を得るためには、１１００℃以上の高温熱
処理を必要としている。このように上記電極材はデバイ
ス作製プロセスには不適である。また高温熱処理を必要
としないｎ型炭化珪素の抵抗性コンタクトの電極材とし
て、ＴｉＮが開示されている（R.C.Glass et al.,"Low
energy ion-assisted deposition of titaniumnitride
ohmic contacts on alpha (6H)-silicon carbide" App
l.Phys.Lett.59(22),pp.2868-2870(1991)）。この文献
によれば、ＴｉＮの成膜はイオンガンにより窒素イオン
をアシストしたＴｉの蒸着法により行われる。
【０００５】一方、従来より炭化珪素基板を用いた半導
体装置としてＭＯＳＦＥＴが、例えば特開昭６０−１４
２５６８号公報に開示されている。この半導体装置は、
ｐ型炭化珪素単結晶基板にソース・ドレイン領域を形成
した後、これらの電極としてソース・ドレイン領域上に
Ｎｉを形成し、ゲート電極としてはアルミニウム（Ａ
ｌ）を用いて作られる。これらの電極に対しては金属配
線が接続される。また従来、ＭＥＳＦＥＴの半導体装置
ではゲート電極に白金（Ｐｔ），金（Ａｕ），Ａｌが用
いられている。
体装置としてＭＯＳＦＥＴが、例えば特開昭６０−１４
２５６８号公報に開示されている。この半導体装置は、
ｐ型炭化珪素単結晶基板にソース・ドレイン領域を形成
した後、これらの電極としてソース・ドレイン領域上に
Ｎｉを形成し、ゲート電極としてはアルミニウム（Ａ
ｌ）を用いて作られる。これらの電極に対しては金属配
線が接続される。また従来、ＭＥＳＦＥＴの半導体装置
ではゲート電極に白金（Ｐｔ），金（Ａｕ），Ａｌが用
いられている。
【０００６】
【発明が解決しようとする課題】しかし、窒素イオンを
アシストしたＴｉの蒸着法によるＴｉＮの電極は、Ｔｉ
Ｎ電極に接触する炭化珪素の一定の厚さの表層部に窒素
が導入されていないか、或いは導入されたとしても電気
的に活性化されていないため、コンタクト抵抗が低くな
い欠点があった。この点を解決するために炭化珪素のｎ
型ドーパントである窒素を炭化珪素中に導入し電気的に
ｎ型のキャリアを活性化させる方法が着目され、この方
法として窒素イオンをイオン注入した後熱処理する方法
が試みられている。しかしこの方法では窒素イオンを炭
化珪素の表層部にのみ高濃度に注入することが困難であ
るため、特に微細なコンタクトを容易に形成できない不
具合がある。また特開昭６０−１４２５６８号公報に示
される半導体装置にあっては、以下の課題を有してい
た。即ち、第一にソース・ドレイン領域にＮｉの電極材
を使用した場合には上述のようにＳｉやＧａＡｓの半導
体装置と比べてコンタクト抵抗が依然として大きい。第
二にゲート電極材としてＡｌを用いた場合には、Ａｌが
高温熱処理により溶融してしまうため、実際にはモリブ
デン（Ｍｏ）やＷのような高融点金属を用いなければな
らない。こうした高融点金属を用いると熱処理時に高融
点金属がその上のＡｌやタングステンシリサイド（ＷＳ
ｉx）のような電極配線と反応し、この反応生成物によ
りゲート電極に凹凸、孔、剥離等の不具合が生じてい
た。ここで、本願の発明者らは、鋭意検討の結果ＳｉＣ
の電極材として窒化チタン（ＴｉＮ），窒化ジルコニウ
ム（ＺｒＮ），窒化ハフニウム（ＨｆＮ），窒化バナジ
ウム（ＶＮ）又は窒化タンタル（ＴａＮ）のいずれかか
らなる金属窒化物を用いること、更に金属窒化物層が形
成されるＳｉＣの表層部に窒素（Ｎ）リッチ層を形成す
ると、そのコンタクト抵抗が小さくなることを知見し
た。また上記金属窒化物層をゲート電極材である例えば
Ｍｏと電極配線であるＷＳｉxの間に介装することによ
り、ゲート電極材が電極配線と反応するのを抑制できる
ことも知見した。
アシストしたＴｉの蒸着法によるＴｉＮの電極は、Ｔｉ
Ｎ電極に接触する炭化珪素の一定の厚さの表層部に窒素
が導入されていないか、或いは導入されたとしても電気
的に活性化されていないため、コンタクト抵抗が低くな
い欠点があった。この点を解決するために炭化珪素のｎ
型ドーパントである窒素を炭化珪素中に導入し電気的に
ｎ型のキャリアを活性化させる方法が着目され、この方
法として窒素イオンをイオン注入した後熱処理する方法
が試みられている。しかしこの方法では窒素イオンを炭
化珪素の表層部にのみ高濃度に注入することが困難であ
るため、特に微細なコンタクトを容易に形成できない不
具合がある。また特開昭６０−１４２５６８号公報に示
される半導体装置にあっては、以下の課題を有してい
た。即ち、第一にソース・ドレイン領域にＮｉの電極材
を使用した場合には上述のようにＳｉやＧａＡｓの半導
体装置と比べてコンタクト抵抗が依然として大きい。第
二にゲート電極材としてＡｌを用いた場合には、Ａｌが
高温熱処理により溶融してしまうため、実際にはモリブ
デン（Ｍｏ）やＷのような高融点金属を用いなければな
らない。こうした高融点金属を用いると熱処理時に高融
点金属がその上のＡｌやタングステンシリサイド（ＷＳ
ｉx）のような電極配線と反応し、この反応生成物によ
りゲート電極に凹凸、孔、剥離等の不具合が生じてい
た。ここで、本願の発明者らは、鋭意検討の結果ＳｉＣ
の電極材として窒化チタン（ＴｉＮ），窒化ジルコニウ
ム（ＺｒＮ），窒化ハフニウム（ＨｆＮ），窒化バナジ
ウム（ＶＮ）又は窒化タンタル（ＴａＮ）のいずれかか
らなる金属窒化物を用いること、更に金属窒化物層が形
成されるＳｉＣの表層部に窒素（Ｎ）リッチ層を形成す
ると、そのコンタクト抵抗が小さくなることを知見し
た。また上記金属窒化物層をゲート電極材である例えば
Ｍｏと電極配線であるＷＳｉxの間に介装することによ
り、ゲート電極材が電極配線と反応するのを抑制できる
ことも知見した。
【０００７】本発明の目的は、炭化珪素に対してコンタ
クト抵抗の小さい電極を有する炭化珪素半導体装置を提
供することにある。本発明の別の目的は、ゲート電極材
と電極配線との反応を抑制する炭化珪素半導体装置を提
供することにある。本発明の更に別の目的は、これらの
炭化珪素半導体装置の製造方法を提供することにある。
クト抵抗の小さい電極を有する炭化珪素半導体装置を提
供することにある。本発明の別の目的は、ゲート電極材
と電極配線との反応を抑制する炭化珪素半導体装置を提
供することにある。本発明の更に別の目的は、これらの
炭化珪素半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】図１又は図７（Ｂ）に示
すように、請求項１に係る発明は、ｎ型の炭化珪素領域
１２，１３又はｎ型の炭化珪素基板２１と、この炭化珪
素領域１２，１３又は炭化珪素基板２１上に形成された
ＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれかか
らなる金属窒化物製の電極１６ａ，１６ｂ又は２６ａ，
２６ｂとを備えた炭化珪素半導体装置であって、金属窒
化物製の電極１６ａ，１６ｂ又は２６ａ，２６ｂが接触
する炭化珪素領域１２，１３又は炭化珪素基板２１の表
層部に窒素リッチ層１２ａ，１３ａ又は２２ａ，２３ｂ
が形成されたことを特徴とする。上記ｎ型の炭化珪素基
板２１又はｎ型の炭化珪素領域１２，１３を形成するた
めのｐ型の炭化珪素基板１１としては、α−ＳｉＣ又は
β−ＳｉＣのいずれを使用してもよい。
すように、請求項１に係る発明は、ｎ型の炭化珪素領域
１２，１３又はｎ型の炭化珪素基板２１と、この炭化珪
素領域１２，１３又は炭化珪素基板２１上に形成された
ＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれかか
らなる金属窒化物製の電極１６ａ，１６ｂ又は２６ａ，
２６ｂとを備えた炭化珪素半導体装置であって、金属窒
化物製の電極１６ａ，１６ｂ又は２６ａ，２６ｂが接触
する炭化珪素領域１２，１３又は炭化珪素基板２１の表
層部に窒素リッチ層１２ａ，１３ａ又は２２ａ，２３ｂ
が形成されたことを特徴とする。上記ｎ型の炭化珪素基
板２１又はｎ型の炭化珪素領域１２，１３を形成するた
めのｐ型の炭化珪素基板１１としては、α−ＳｉＣ又は
β−ＳｉＣのいずれを使用してもよい。
【０００９】図１に示すように、請求項２に係る発明
は、ｐ型の炭化珪素基板１１に絶縁膜１４ａを介してゲ
ート電極１５を設けた炭化珪素半導体装置において、上
記ゲート電極１５とこのゲート電極１５に接続される電
極配線１７ｃとの間にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又
はＴａＮのいずれかからなる金属窒化物層１６ｃを介在
させたことを特徴とする。請求項２に係るゲート電極１
５はＭｏ、Ｗ、それらのシリサイド等の高融点金属又は
ポリシリコンからなり、電極配線１７ｃはＡｌ又はＷＳ
ｉxからなる。
は、ｐ型の炭化珪素基板１１に絶縁膜１４ａを介してゲ
ート電極１５を設けた炭化珪素半導体装置において、上
記ゲート電極１５とこのゲート電極１５に接続される電
極配線１７ｃとの間にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又
はＴａＮのいずれかからなる金属窒化物層１６ｃを介在
させたことを特徴とする。請求項２に係るゲート電極１
５はＭｏ、Ｗ、それらのシリサイド等の高融点金属又は
ポリシリコンからなり、電極配線１７ｃはＡｌ又はＷＳ
ｉxからなる。
【００１０】図７（Ｂ）に示すように、請求項３に係る
発明は、ｎ型の炭化珪素基板２１上にゲート電極２５を
直接設けた炭化珪素半導体装置において、上記ゲート電
極２５とこのゲート電極２５に接続される電極配線２７
ｃとの間にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮの
いずれかからなる金属窒化物層２６ｃを介在させたこと
を特徴とする。この半導体装置は例えばＳｉＣ−ＭＥＳ
ＦＥＴに適用される。請求項３に係るゲート電極２５は
Ａｕ、Ｐｔ又はＡｌからなり、電極配線２７ｃはＡｌ又
はＷＳｉxからなる。
発明は、ｎ型の炭化珪素基板２１上にゲート電極２５を
直接設けた炭化珪素半導体装置において、上記ゲート電
極２５とこのゲート電極２５に接続される電極配線２７
ｃとの間にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮの
いずれかからなる金属窒化物層２６ｃを介在させたこと
を特徴とする。この半導体装置は例えばＳｉＣ−ＭＥＳ
ＦＥＴに適用される。請求項３に係るゲート電極２５は
Ａｕ、Ｐｔ又はＡｌからなり、電極配線２７ｃはＡｌ又
はＷＳｉxからなる。
【００１１】図１に示すように、請求項４に係る発明
は、ｐ型の炭化珪素基板１１と、この炭化珪素基板１１
上に絶縁膜１４ａを介して設けられたゲート電極１５
と、この炭化珪素基板１１上に形成されたｎ型のソース
・ドレイン炭化珪素領域１２，１３と、この炭化珪素領
域１２，１３に形成されたＴｉＮ，ＺｒＮ，ＨｆＮ，Ｖ
Ｎ又はＴａＮのいずれかからなる金属窒化物製の電極１
６ａ，１６ｂとを備えた炭化珪素半導体装置であって、
上記ゲート電極１５とこのゲート電極１５に接続される
電極配線１７ｃとの間にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ
又はＴａＮのいずれかからなる金属窒化物層１６ｃを介
在させるとともに、上記金属窒化物製の電極１６ａ，１
６ｂが接触する上記炭化珪素領域１２，１３の表層部に
窒素リッチ層１２ａ，１３ａが形成されたことを特徴と
する。
は、ｐ型の炭化珪素基板１１と、この炭化珪素基板１１
上に絶縁膜１４ａを介して設けられたゲート電極１５
と、この炭化珪素基板１１上に形成されたｎ型のソース
・ドレイン炭化珪素領域１２，１３と、この炭化珪素領
域１２，１３に形成されたＴｉＮ，ＺｒＮ，ＨｆＮ，Ｖ
Ｎ又はＴａＮのいずれかからなる金属窒化物製の電極１
６ａ，１６ｂとを備えた炭化珪素半導体装置であって、
上記ゲート電極１５とこのゲート電極１５に接続される
電極配線１７ｃとの間にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ
又はＴａＮのいずれかからなる金属窒化物層１６ｃを介
在させるとともに、上記金属窒化物製の電極１６ａ，１
６ｂが接触する上記炭化珪素領域１２，１３の表層部に
窒素リッチ層１２ａ，１３ａが形成されたことを特徴と
する。
【００１２】請求項５に係る発明は、請求項４に係る発
明において、ゲート電極１５が高融点金属又はポリシリ
コンからなり、このゲート電極１５の両側のｐ型の炭化
珪素基板１１にｎ型のソース・ドレイン炭化珪素領域１
２，１３が形成され、これらの炭化珪素領域１２，１３
にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれか
からなる金属窒化物製の電極１６ａ，１６ｂが形成され
る炭化珪素半導体装置である。この半導体装置は例えば
ＳｉＣ−ＭＯＳＦＥＴに適用される。
明において、ゲート電極１５が高融点金属又はポリシリ
コンからなり、このゲート電極１５の両側のｐ型の炭化
珪素基板１１にｎ型のソース・ドレイン炭化珪素領域１
２，１３が形成され、これらの炭化珪素領域１２，１３
にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれか
からなる金属窒化物製の電極１６ａ，１６ｂが形成され
る炭化珪素半導体装置である。この半導体装置は例えば
ＳｉＣ−ＭＯＳＦＥＴに適用される。
【００１３】図７（Ｂ）に示すように、請求項６に係る
発明は、ｎ型の炭化珪素基板２１と、この炭化珪素基板
２１上に直接設けられたＡｕ、Ｐｔ又はＡｌからなるゲ
ート電極２５と、この炭化珪素基板２１上に形成された
ｎ型のソース・ドレイン炭化珪素領域２２，２３と、こ
れらの炭化珪素領域２２，２３に形成されたＴｉＮ，Ｚ
ｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれかからなる金属
窒化物製の電極２６ａ，２６ｂとを備えた炭化珪素半導
体装置であって、上記ゲート電極２５とこのゲート電極
２５に接続される電極配線２７ｃとの間にＴｉＮ，Ｚｒ
Ｎ，ＨｆＮ，ＶＮ又はＴａＮのいずれかからなる金属窒
化物層２６ｃを介在させるとともに、上記金属窒化物製
の電極２６ａ，２６ｂが接触する炭化珪素領域２２，２
３の表層部に窒素リッチ層２２ａ，２３ｂが形成された
ことを特徴とする。
発明は、ｎ型の炭化珪素基板２１と、この炭化珪素基板
２１上に直接設けられたＡｕ、Ｐｔ又はＡｌからなるゲ
ート電極２５と、この炭化珪素基板２１上に形成された
ｎ型のソース・ドレイン炭化珪素領域２２，２３と、こ
れらの炭化珪素領域２２，２３に形成されたＴｉＮ，Ｚ
ｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれかからなる金属
窒化物製の電極２６ａ，２６ｂとを備えた炭化珪素半導
体装置であって、上記ゲート電極２５とこのゲート電極
２５に接続される電極配線２７ｃとの間にＴｉＮ，Ｚｒ
Ｎ，ＨｆＮ，ＶＮ又はＴａＮのいずれかからなる金属窒
化物層２６ｃを介在させるとともに、上記金属窒化物製
の電極２６ａ，２６ｂが接触する炭化珪素領域２２，２
３の表層部に窒素リッチ層２２ａ，２３ｂが形成された
ことを特徴とする。
【００１４】図１又は図７（Ｂ）に示すように、請求項
７又は請求項８に係る発明は、請求項１、請求項４又は
請求項６に係る発明において、窒素リッチ層１２ａ，１
３ａ又は２２ａ，２３ａが５オングストローム以上５０
０オングストローム以下の厚さを有し、少なくとも１×
１０19／ｃｍ3の濃度の窒素を含有する。窒素リッチ層
１２ａ，１３ａ又は２２ａ，２３ａは２０オングストロ
ーム以上５００オングストローム以下の厚さを有し、少
なくとも１×１０20／ｃｍ3の濃度の窒素を含有するこ
とが好ましい。
７又は請求項８に係る発明は、請求項１、請求項４又は
請求項６に係る発明において、窒素リッチ層１２ａ，１
３ａ又は２２ａ，２３ａが５オングストローム以上５０
０オングストローム以下の厚さを有し、少なくとも１×
１０19／ｃｍ3の濃度の窒素を含有する。窒素リッチ層
１２ａ，１３ａ又は２２ａ，２３ａは２０オングストロ
ーム以上５００オングストローム以下の厚さを有し、少
なくとも１×１０20／ｃｍ3の濃度の窒素を含有するこ
とが好ましい。
【００１５】図２（Ａ）〜（Ｉ）に示すように、請求項
９に係る発明は、ｐ型の炭化珪素基板１１上にｎ型のソ
ース・ドレイン炭化珪素領域１２，１３を形成する工程
と、このソース・ドレイン炭化珪素領域１２，１３間の
炭化珪素基板１１上に絶縁膜１４ａを形成する工程と、
この絶縁膜１４ａ上にゲート電極１５を形成する工程
と、このゲート電極１５及びソース・ドレイン炭化珪素
領域１２，１３上にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又は
ＴａＮのいずれかからなる金属窒化物層１６ｃ，１６
ａ，１６ｂをそれぞれ形成する工程と、これらの金属窒
化物層１６ｃ，１６ａ，１６ｂ上に電極配線１７ｃ，１
７ａ，１７ｂを形成する工程とを含む炭化珪素半導体装
置の製造方法である。
９に係る発明は、ｐ型の炭化珪素基板１１上にｎ型のソ
ース・ドレイン炭化珪素領域１２，１３を形成する工程
と、このソース・ドレイン炭化珪素領域１２，１３間の
炭化珪素基板１１上に絶縁膜１４ａを形成する工程と、
この絶縁膜１４ａ上にゲート電極１５を形成する工程
と、このゲート電極１５及びソース・ドレイン炭化珪素
領域１２，１３上にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又は
ＴａＮのいずれかからなる金属窒化物層１６ｃ，１６
ａ，１６ｂをそれぞれ形成する工程と、これらの金属窒
化物層１６ｃ，１６ａ，１６ｂ上に電極配線１７ｃ，１
７ａ，１７ｂを形成する工程とを含む炭化珪素半導体装
置の製造方法である。
【００１６】請求項１０に係る発明は、金属窒化物層１
６ａ，１６ｂを形成するときにソース・ドレイン炭化珪
素領域１２，１３の表層部に窒素リッチ層１２ａ，１３
ａが形成される請求項９記載の炭化珪素半導体装置の製
造方法であり、請求項１１に係る発明は、金属窒化物層
１６ｃ，１６ａ，１６ｂの形成が窒素プラズマ雰囲気で
Ｔｉ，Ｚｒ，Ｈｆ，Ｖ又はＴａのいずれかからなる金属
ターゲット或いはＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴ
ａＮのいずれかからなる金属窒化物ターゲットを用いた
スパッタリングにより行う請求項９記載の炭化珪素半導
体装置の製造方法である。
６ａ，１６ｂを形成するときにソース・ドレイン炭化珪
素領域１２，１３の表層部に窒素リッチ層１２ａ，１３
ａが形成される請求項９記載の炭化珪素半導体装置の製
造方法であり、請求項１１に係る発明は、金属窒化物層
１６ｃ，１６ａ，１６ｂの形成が窒素プラズマ雰囲気で
Ｔｉ，Ｚｒ，Ｈｆ，Ｖ又はＴａのいずれかからなる金属
ターゲット或いはＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴ
ａＮのいずれかからなる金属窒化物ターゲットを用いた
スパッタリングにより行う請求項９記載の炭化珪素半導
体装置の製造方法である。
【００１７】
【作用】請求項１及び請求項１０に係る発明によれば、
炭化珪素領域又は炭化珪素基板の表層部に窒素リッチ層
１２ａ，１３ａ又は２２ａ，２３ａを形成することによ
り、この窒素がドーパントとして作用し、ソース・ドレ
イン電極１６ａ，１６ｂ又は２６ａ，２６ｂのコンタク
ト抵抗を小さくすることができ、これらの電極はＳｉＣ
半導体装置にあって好適な電極として機能する。請求項
２，３に係る発明によれば、ゲート電極１５，２５と電
極配線１７ｃ，２７ｃとの間に金属窒化物層１６ｃ，２
６ｃを介在させることにより、この金属窒化物層１６
ｃ，２６ｃがバリアメタル層として作用し、高温熱処理
によってもゲート電極１５，２５と電極配線１７ｃ，２
７ｃとの反応を防止する。これにより、ゲート電極１
５，２５に剥がれ、凹凸等の不具合が生じることはな
い。例えば高融点金属又はポリシリコンと、電極配線と
の間の反応防止層として金属窒化物層が機能する。また
この金属窒化物層はポリシリコン中にドープされた不純
物（Ｐ，Ｂ，Ａｓ等）の高温処理での外部への拡散防止
層としても機能する。
炭化珪素領域又は炭化珪素基板の表層部に窒素リッチ層
１２ａ，１３ａ又は２２ａ，２３ａを形成することによ
り、この窒素がドーパントとして作用し、ソース・ドレ
イン電極１６ａ，１６ｂ又は２６ａ，２６ｂのコンタク
ト抵抗を小さくすることができ、これらの電極はＳｉＣ
半導体装置にあって好適な電極として機能する。請求項
２，３に係る発明によれば、ゲート電極１５，２５と電
極配線１７ｃ，２７ｃとの間に金属窒化物層１６ｃ，２
６ｃを介在させることにより、この金属窒化物層１６
ｃ，２６ｃがバリアメタル層として作用し、高温熱処理
によってもゲート電極１５，２５と電極配線１７ｃ，２
７ｃとの反応を防止する。これにより、ゲート電極１
５，２５に剥がれ、凹凸等の不具合が生じることはな
い。例えば高融点金属又はポリシリコンと、電極配線と
の間の反応防止層として金属窒化物層が機能する。また
この金属窒化物層はポリシリコン中にドープされた不純
物（Ｐ，Ｂ，Ａｓ等）の高温処理での外部への拡散防止
層としても機能する。
【００１８】請求項４，５，６に係る発明によれば、窒
素リッチ層１２ａ，１３ａ又は２２ａ，２３ａにより電
極１６ａ，１６ｂ又は２６ａ，２６ｂのコンタクト抵抗
を小さくすることができ、かつ金属窒化物層１６ｃ，２
６ｃの介在によりゲート電極１５，２５における剥がれ
等の不具合も完全に排除することができる。請求項９に
係る発明によれば、コンタクト抵抗が小さく、かつ製造
工程中の熱処理においてＳｉＣに対して反応を起こさず
安定な電極１６ａ，１６ｂを有するとともに、ゲート電
極１５における剥がれ等の不具合の生じないＳｉＣ半導
体装置を少ない工程で容易に製造することができる。請
求項１１に係る発明によれば、窒素リッチ層１２ａ，１
３ａの窒素含有量を高濃度にすることができる。
素リッチ層１２ａ，１３ａ又は２２ａ，２３ａにより電
極１６ａ，１６ｂ又は２６ａ，２６ｂのコンタクト抵抗
を小さくすることができ、かつ金属窒化物層１６ｃ，２
６ｃの介在によりゲート電極１５，２５における剥がれ
等の不具合も完全に排除することができる。請求項９に
係る発明によれば、コンタクト抵抗が小さく、かつ製造
工程中の熱処理においてＳｉＣに対して反応を起こさず
安定な電極１６ａ，１６ｂを有するとともに、ゲート電
極１５における剥がれ等の不具合の生じないＳｉＣ半導
体装置を少ない工程で容易に製造することができる。請
求項１１に係る発明によれば、窒素リッチ層１２ａ，１
３ａの窒素含有量を高濃度にすることができる。
【００１９】なお、スパッタリング時に窒素プラズマ雰
囲気にしておく以外に、炭化珪素基板を１００〜８００
℃程度、好ましくは２００〜４００℃の温度にしておく
と、表層部が活性化し、窒素リッチ層の窒素含有量をよ
り一層高濃度にすることができる。窒素リッチ層を形成
した後、更にスパッタリングを続けると活性化した窒素
リッチ層に金属窒化物が選択的に形成され、ソース電極
及びドレイン電極が形成される。この金属窒化物の電極
と炭化珪素との界面は金属窒化物の有するバリア性のた
めその後の雰囲気温度が９００℃程度になっても損なわ
れず、かつ表層部も保全される。この結果、高温下にお
いても金属窒化物製の電極の電気特性は劣化しない。ま
たこの電極はスパッタリング後に熱処理をしない、いわ
ゆる"asdeposited"の状態でも、コンタクト抵抗は小さ
いため、スパッタリング後に特別の熱処理を要しない。
囲気にしておく以外に、炭化珪素基板を１００〜８００
℃程度、好ましくは２００〜４００℃の温度にしておく
と、表層部が活性化し、窒素リッチ層の窒素含有量をよ
り一層高濃度にすることができる。窒素リッチ層を形成
した後、更にスパッタリングを続けると活性化した窒素
リッチ層に金属窒化物が選択的に形成され、ソース電極
及びドレイン電極が形成される。この金属窒化物の電極
と炭化珪素との界面は金属窒化物の有するバリア性のた
めその後の雰囲気温度が９００℃程度になっても損なわ
れず、かつ表層部も保全される。この結果、高温下にお
いても金属窒化物製の電極の電気特性は劣化しない。ま
たこの電極はスパッタリング後に熱処理をしない、いわ
ゆる"asdeposited"の状態でも、コンタクト抵抗は小さ
いため、スパッタリング後に特別の熱処理を要しない。
【００２０】
【実施例】以下、本発明の実施例を図面を参照して説明
する。 ＜実施例１＞図１及び図２に示すように、この例ではＳ
ｉＣ−ＭＯＳＦＥＴの炭化珪素半導体装置１０について
説明する。まず図２（Ａ）に示すように、ｐ型のＳｉＣ
（以下、ｐ−ＳｉＣという）基板１１にイオン注入によ
るドーピングでｎ型のソース領域１２及びｎ型のドレイ
ン領域１３を所定の間隔をあけて形成する。このＳｉＣ
基板１１を熱酸化することによりＳｉＣ基板１１の表面
にＳｉＯ2からなる絶縁膜１４ａを形成した後、この絶
縁膜１４ａ上にこの例ではＭｏ膜をゲート電極１５とし
て積層する。次に図２（Ｂ）に示すように化学的気相成
長（Chemical Vapor Deposition; ＣＶＤ）法により絶
縁膜１４ａ及びゲート電極１５上にＳｉＯ2からなる絶
縁膜１４ｂを形成した後、図２（Ｃ）に示すように絶縁
膜１４ｂ上に所定のパターンでフォトレジスト１４ｃを
形成する。図２（Ｄ）に示すようにフッ酸系のエッチャ
ントによりエッチングしてフォトレジスト１４ｃで被覆
されない絶縁膜１４ａ及び１４ｂを除去する。これによ
りソース・ドレイン領域１２，１３及びゲート電極１５
が露出する。
する。 ＜実施例１＞図１及び図２に示すように、この例ではＳ
ｉＣ−ＭＯＳＦＥＴの炭化珪素半導体装置１０について
説明する。まず図２（Ａ）に示すように、ｐ型のＳｉＣ
（以下、ｐ−ＳｉＣという）基板１１にイオン注入によ
るドーピングでｎ型のソース領域１２及びｎ型のドレイ
ン領域１３を所定の間隔をあけて形成する。このＳｉＣ
基板１１を熱酸化することによりＳｉＣ基板１１の表面
にＳｉＯ2からなる絶縁膜１４ａを形成した後、この絶
縁膜１４ａ上にこの例ではＭｏ膜をゲート電極１５とし
て積層する。次に図２（Ｂ）に示すように化学的気相成
長（Chemical Vapor Deposition; ＣＶＤ）法により絶
縁膜１４ａ及びゲート電極１５上にＳｉＯ2からなる絶
縁膜１４ｂを形成した後、図２（Ｃ）に示すように絶縁
膜１４ｂ上に所定のパターンでフォトレジスト１４ｃを
形成する。図２（Ｄ）に示すようにフッ酸系のエッチャ
ントによりエッチングしてフォトレジスト１４ｃで被覆
されない絶縁膜１４ａ及び１４ｂを除去する。これによ
りソース・ドレイン領域１２，１３及びゲート電極１５
が露出する。
【００２１】次いで図２（Ｅ）に示すように窒素プラズ
マ雰囲気でＴｉターゲットを使用したスパッタリングを
行う。ソース・ドレイン領域１２，１３の表層部に窒素
リッチ層１２ａ，１３ａが形成され、続いて窒素リッチ
層１２ａ，１３ａ及びゲート電極１５を含む全表面にＴ
ｉＮx層１６が形成される。このときのＳｉＣ基板１１
の温度を２００〜４００℃に保持しておく。基板温度が
低いと好適なＴｉＮx層が形成されないからである。次
に図２（Ｆ）に示すようにこのＴｉＮx層１６上にＷＳ
ｉx層１７を形成した後、図２（Ｇ）に示すようにＷＳ
ｉx層１７上に所定のパターンでフォトレジスト１８を
形成する。図２（Ｈ）に示すようにフッ硝酸系のエッチ
ャントによりＷＳｉx層１７のみを選択的にエッチング
し、部分的にＴｉＮx層１６を露出する。最後に残存し
たＷＳｉx層１７のみをマスクした後、露出したＴｉＮx
層１６を過酸化水素水と硫酸の混合液によるウエットエ
ッチング又はフッ素系ガスによるドライエッチングで部
分的に除去し、図２（Ｉ）及び図１に示す炭化珪素半導
体装置１０を得る。
マ雰囲気でＴｉターゲットを使用したスパッタリングを
行う。ソース・ドレイン領域１２，１３の表層部に窒素
リッチ層１２ａ，１３ａが形成され、続いて窒素リッチ
層１２ａ，１３ａ及びゲート電極１５を含む全表面にＴ
ｉＮx層１６が形成される。このときのＳｉＣ基板１１
の温度を２００〜４００℃に保持しておく。基板温度が
低いと好適なＴｉＮx層が形成されないからである。次
に図２（Ｆ）に示すようにこのＴｉＮx層１６上にＷＳ
ｉx層１７を形成した後、図２（Ｇ）に示すようにＷＳ
ｉx層１７上に所定のパターンでフォトレジスト１８を
形成する。図２（Ｈ）に示すようにフッ硝酸系のエッチ
ャントによりＷＳｉx層１７のみを選択的にエッチング
し、部分的にＴｉＮx層１６を露出する。最後に残存し
たＷＳｉx層１７のみをマスクした後、露出したＴｉＮx
層１６を過酸化水素水と硫酸の混合液によるウエットエ
ッチング又はフッ素系ガスによるドライエッチングで部
分的に除去し、図２（Ｉ）及び図１に示す炭化珪素半導
体装置１０を得る。
【００２２】図１において、１６ａはＴｉＮxからなる
ソース電極、１６ｂはＴｉＮxからなるドレイン電極、
１６ｃはＴｉＮx層である。ソース電極１６ａ上にはＷ
Ｓｉxからなる電極配線１７ａが、ゲート電極１５上に
はＴｉＮx層１６ｃを介してＷＳｉxからなる電極配線１
７ｃが、またドレイン電極１６ｂ上にはＷＳｉxからな
る電極配線１７ｂがそれぞれ設けられる。ｐ−ＳｉＣ基
板１１上には図２に示した工程に続いてこのＳｉＣ基板
１１の電位を固定するためのＡｌ電極（図示せず）が形
成される。ｐ−ＳｉＣ基板１１とＡｌ電極との間の抵抗
性コンタクトを確保するために、９００℃程度の高温熱
処理を行う。この高温熱処理にあって、ＴｉＮx層１６
ｃはＭｏからなるゲート電極１５と電極配線１７ｃとの
反応を抑制するバリアメタルとして機能する。
ソース電極、１６ｂはＴｉＮxからなるドレイン電極、
１６ｃはＴｉＮx層である。ソース電極１６ａ上にはＷ
Ｓｉxからなる電極配線１７ａが、ゲート電極１５上に
はＴｉＮx層１６ｃを介してＷＳｉxからなる電極配線１
７ｃが、またドレイン電極１６ｂ上にはＷＳｉxからな
る電極配線１７ｂがそれぞれ設けられる。ｐ−ＳｉＣ基
板１１上には図２に示した工程に続いてこのＳｉＣ基板
１１の電位を固定するためのＡｌ電極（図示せず）が形
成される。ｐ−ＳｉＣ基板１１とＡｌ電極との間の抵抗
性コンタクトを確保するために、９００℃程度の高温熱
処理を行う。この高温熱処理にあって、ＴｉＮx層１６
ｃはＭｏからなるゲート電極１５と電極配線１７ｃとの
反応を抑制するバリアメタルとして機能する。
【００２３】また、ソース・ドレイン領域１２，１３の
表層部の窒素リッチ層１２ａ，１３ａはプラズマによる
窒素のドーピングにより形成される。イオン注入で形成
するソース・ドレイン領域に比較すると、これよりかな
り浅い表層部領域、即ち表面から５００オングストロー
ム以下の深さ領域に対して窒素リッチ層１２ａ，１３ａ
は形成される。また、このプラズマアシストの窒素ドー
ピングでは、浅い最表面層のみに対して高濃度に窒素を
ドーピングすることができる。なお、プラズマアシスト
の窒素ドーピングの代わりに窒素をイオン注入した場合
には、このような最表面層にのみ高濃度のドーピングを
行うことはできない。このため、プラズマアシストの窒
素ドーピングによればソース・ドレイン領域のシート抵
抗値をほとんど変化させることなく、良好なコンタクト
特性が得られる。
表層部の窒素リッチ層１２ａ，１３ａはプラズマによる
窒素のドーピングにより形成される。イオン注入で形成
するソース・ドレイン領域に比較すると、これよりかな
り浅い表層部領域、即ち表面から５００オングストロー
ム以下の深さ領域に対して窒素リッチ層１２ａ，１３ａ
は形成される。また、このプラズマアシストの窒素ドー
ピングでは、浅い最表面層のみに対して高濃度に窒素を
ドーピングすることができる。なお、プラズマアシスト
の窒素ドーピングの代わりに窒素をイオン注入した場合
には、このような最表面層にのみ高濃度のドーピングを
行うことはできない。このため、プラズマアシストの窒
素ドーピングによればソース・ドレイン領域のシート抵
抗値をほとんど変化させることなく、良好なコンタクト
特性が得られる。
【００２４】＜実施例２＞実施例１のＳｉＣ基板１１の
ソース領域１２及びドレイン領域１３にＴｉＮxからな
るソース電極１６ａ及びドレイン電極１６ｂを形成する
ために次の条件で高周波（ＲＦ）スパッタリングを行っ
た。このときソース領域１２及びドレイン領域１３はそ
れぞれ２〜８×１０18／ｃｍ3の窒素濃度であった。 ・ターゲット： Ｔｉターゲット ・ＳｉＣ基板バイアス： なし ・ＳｉＣ基板温度： ３００℃ ・ＲＦパワー： ４００Ｗ ・窒素分圧： ０．５Ｐａ ・ＴｉＮx膜： １０００オングストローム ＜実施例３＞窒素分圧を２．０Ｐａに変えた以外、実施
例２と同一条件にてソース領域及びドレイン領域にＴｉ
Ｎxからなる電極を形成するためのＲＦスパッタリング
を行った。
ソース領域１２及びドレイン領域１３にＴｉＮxからな
るソース電極１６ａ及びドレイン電極１６ｂを形成する
ために次の条件で高周波（ＲＦ）スパッタリングを行っ
た。このときソース領域１２及びドレイン領域１３はそ
れぞれ２〜８×１０18／ｃｍ3の窒素濃度であった。 ・ターゲット： Ｔｉターゲット ・ＳｉＣ基板バイアス： なし ・ＳｉＣ基板温度： ３００℃ ・ＲＦパワー： ４００Ｗ ・窒素分圧： ０．５Ｐａ ・ＴｉＮx膜： １０００オングストローム ＜実施例３＞窒素分圧を２．０Ｐａに変えた以外、実施
例２と同一条件にてソース領域及びドレイン領域にＴｉ
Ｎxからなる電極を形成するためのＲＦスパッタリング
を行った。
【００２５】ＳｉＣ基板上に厚さ１０００オングストロ
ームのＴｉＮx膜が形成された後、実施例２及び実施例
３のサンプルについてコンタクト抵抗値を測定するため
に、ＴｉＮx膜の上にＷＳｉxを５０００オングストロー
ムの厚さで形成した。このＷＳｉx膜はコンタクト測定
を行う際のプローブ針でＴｉＮx膜を損傷させないため
の保護膜である。ＷＳｉx膜を形成した後、所定の電極
形成を行い、アルゴン雰囲気中４００℃で１時間熱処理
した。熱処理後の２つのサンプルの室温におけるコンタ
クト抵抗値を四端子クロスブリッジケルビン法により測
定した。その結果を表１に示す。
ームのＴｉＮx膜が形成された後、実施例２及び実施例
３のサンプルについてコンタクト抵抗値を測定するため
に、ＴｉＮx膜の上にＷＳｉxを５０００オングストロー
ムの厚さで形成した。このＷＳｉx膜はコンタクト測定
を行う際のプローブ針でＴｉＮx膜を損傷させないため
の保護膜である。ＷＳｉx膜を形成した後、所定の電極
形成を行い、アルゴン雰囲気中４００℃で１時間熱処理
した。熱処理後の２つのサンプルの室温におけるコンタ
クト抵抗値を四端子クロスブリッジケルビン法により測
定した。その結果を表１に示す。
【００２６】
【表１】
【００２７】一方、上記条件でＴｉＮx膜を形成した直
後の実施例２と実施例３のＳｉＣ基板を過酸化水素と硫
酸の混合液により洗浄して、ＴｉＮx膜を除去し、２次
イオン質量分析（Secondary Ion Mass Spectroscopy;
ＳＩＭＳ）によりＳｉＣ表面からＳｉＣ内部への窒素の
濃度分布を測定した。その結果を図３及び図４に示す。
また実施例３のサンプルについて、室温（２５℃）、５
０℃、１００℃、１５０℃、２００℃、２５０℃、３０
０℃、３５０℃、４００℃及び４５０℃に順次加熱し、
それぞれの温度でコンタクト抵抗値を測定した。その結
果を図５に示す。表１から明らかなように、従来のコン
タクト抵抗値（１０-4ｏｈｍ・ｃｍ2）と比べて実施例
２及び実施例３のコンタクト抵抗値は１桁程度小さかっ
た。また図３及び図４から明らかなように、実施例２及
び実施例３のサンプルとも、ＳｉＣ表面から２００オン
グストロームの深さにわたって２×１０19／ｃｍ3の高
濃度に窒素が導入されていた。特にＳｉＣ表面から５オ
ングストローム程度の深さにおいて、実施例２のサンプ
ルでは１×１０21／ｃｍ3の高濃度に、また実施例３の
サンプルでは１×１０20／ｃｍ3の高濃度にそれぞれ窒
素が導入されていた。更に図５から明らかなように、Ｔ
ｉＮxからなる電極は室温から４５０℃に温度変化させ
てもコンタクト抵抗値は５．５×１０-5 ｏｈｍ・ｃｍ2
から５．０×１０-5 ｏｈｍ・ｃｍ2に僅かに変化するに
過ぎなかった。なお、このコンタクト抵抗値は温度に対
して可逆的な変化を示した。
後の実施例２と実施例３のＳｉＣ基板を過酸化水素と硫
酸の混合液により洗浄して、ＴｉＮx膜を除去し、２次
イオン質量分析（Secondary Ion Mass Spectroscopy;
ＳＩＭＳ）によりＳｉＣ表面からＳｉＣ内部への窒素の
濃度分布を測定した。その結果を図３及び図４に示す。
また実施例３のサンプルについて、室温（２５℃）、５
０℃、１００℃、１５０℃、２００℃、２５０℃、３０
０℃、３５０℃、４００℃及び４５０℃に順次加熱し、
それぞれの温度でコンタクト抵抗値を測定した。その結
果を図５に示す。表１から明らかなように、従来のコン
タクト抵抗値（１０-4ｏｈｍ・ｃｍ2）と比べて実施例
２及び実施例３のコンタクト抵抗値は１桁程度小さかっ
た。また図３及び図４から明らかなように、実施例２及
び実施例３のサンプルとも、ＳｉＣ表面から２００オン
グストロームの深さにわたって２×１０19／ｃｍ3の高
濃度に窒素が導入されていた。特にＳｉＣ表面から５オ
ングストローム程度の深さにおいて、実施例２のサンプ
ルでは１×１０21／ｃｍ3の高濃度に、また実施例３の
サンプルでは１×１０20／ｃｍ3の高濃度にそれぞれ窒
素が導入されていた。更に図５から明らかなように、Ｔ
ｉＮxからなる電極は室温から４５０℃に温度変化させ
てもコンタクト抵抗値は５．５×１０-5 ｏｈｍ・ｃｍ2
から５．０×１０-5 ｏｈｍ・ｃｍ2に僅かに変化するに
過ぎなかった。なお、このコンタクト抵抗値は温度に対
して可逆的な変化を示した。
【００２８】＜実施例４＞図６は本発明の実施例４のＳ
ｉＣバイポーラトランジスタ及びその製法を示してい
る。この実施例にあっても、実施例１の場合と同様に電
極配線と電極との間にＴｉＮx層を形成するものであ
る。また、ｎ型のＳｉＣ（以下、ｎ−ＳｉＣという）基
板への電極としてＴｉＮxを用いる。ＴｉＮxの形成は実
施例１と同様に行う。またＴｉＮx上の配線としてはＷ
Ｓｉx等を使用する。図６（Ａ）に示すように、このＳ
ｉＣバイポーラトランジスタはＳｉ基板、４Ｈ−ＳｉＣ
（α−ＳｉＣ）基板又は６Ｈ−ＳｉＣ（α−ＳｉＣ）基
板のいずれかの基板上に３Ｃ−ＳｉＣ（β−ＳｉＣ）を
ヘテロエピタキシャル成長させて作られる。なお、この
トランジスタは４Ｈ−ＳｉＣ基板又は６Ｈ−ＳｉＣ基板
上に４Ｈ−ＳｉＣ又は６Ｈ−ＳｉＣをホモエピタキシャ
ル成長させて作製してもよい。具体的には基板上にｎ−
ＳｉＣ、ｐ−ＳｉＣ、ｎ−ＳｉＣの順に成長させる。そ
して図６（Ｂ）に示すように、ｎ−ＳｉＣ及びｐ−Ｓｉ
Ｃの一部をフッ素系ガスを用いてドライエッチングし、
下側の２つのエピタキシャル層であるｐ−ＳｉＣ層及び
その上のｎ−ＳｉＣ層の上面の一部をそれぞれ露出させ
る。更に図６（Ｃ）に示すように、ｐ−ＳｉＣ層上にＡ
ｌ又はＡｌ−Ｓｉ等のＡｌを含有した電極を形成する。
そして９００℃以上の高温で熱処理を行う。ここで図６
（Ｄ）に示すように、ＴｉＮx膜を実施例１と同様のプ
ロセスにより形成する。そしてこのエッチング後のＴｉ
Ｎx層上に電極配線、例えばＷＳｉx等を形成する。な
お、ＴｉＮx膜上にＷＳｉx膜を連続して形成し、これら
を同時にエッチングしてもよい。
ｉＣバイポーラトランジスタ及びその製法を示してい
る。この実施例にあっても、実施例１の場合と同様に電
極配線と電極との間にＴｉＮx層を形成するものであ
る。また、ｎ型のＳｉＣ（以下、ｎ−ＳｉＣという）基
板への電極としてＴｉＮxを用いる。ＴｉＮxの形成は実
施例１と同様に行う。またＴｉＮx上の配線としてはＷ
Ｓｉx等を使用する。図６（Ａ）に示すように、このＳ
ｉＣバイポーラトランジスタはＳｉ基板、４Ｈ−ＳｉＣ
（α−ＳｉＣ）基板又は６Ｈ−ＳｉＣ（α−ＳｉＣ）基
板のいずれかの基板上に３Ｃ−ＳｉＣ（β−ＳｉＣ）を
ヘテロエピタキシャル成長させて作られる。なお、この
トランジスタは４Ｈ−ＳｉＣ基板又は６Ｈ−ＳｉＣ基板
上に４Ｈ−ＳｉＣ又は６Ｈ−ＳｉＣをホモエピタキシャ
ル成長させて作製してもよい。具体的には基板上にｎ−
ＳｉＣ、ｐ−ＳｉＣ、ｎ−ＳｉＣの順に成長させる。そ
して図６（Ｂ）に示すように、ｎ−ＳｉＣ及びｐ−Ｓｉ
Ｃの一部をフッ素系ガスを用いてドライエッチングし、
下側の２つのエピタキシャル層であるｐ−ＳｉＣ層及び
その上のｎ−ＳｉＣ層の上面の一部をそれぞれ露出させ
る。更に図６（Ｃ）に示すように、ｐ−ＳｉＣ層上にＡ
ｌ又はＡｌ−Ｓｉ等のＡｌを含有した電極を形成する。
そして９００℃以上の高温で熱処理を行う。ここで図６
（Ｄ）に示すように、ＴｉＮx膜を実施例１と同様のプ
ロセスにより形成する。そしてこのエッチング後のＴｉ
Ｎx層上に電極配線、例えばＷＳｉx等を形成する。な
お、ＴｉＮx膜上にＷＳｉx膜を連続して形成し、これら
を同時にエッチングしてもよい。
【００２９】＜実施例５＞図７は本発明の実施例５のＭ
ＥＳＦＥＴの炭化珪素半導体装置２０の製法を示してい
る。図７（Ａ）に示すように、実施例１と同じｎ型Ｓｉ
Ｃ基板２１上にＡｕ、Ｐｔ又はＡｌのゲート電極２５が
蒸着又はスパッタリングにより直接設けられる。図７
（Ｂ）に示すように、ゲート電極２５の両側の炭化珪素
基板２１にはｎ型のソース領域２２及びドレイン領域２
３が形成される。実施例１と同様に窒素プラズマ雰囲気
でＴｉをターゲットとしてスパッタリングを行い、この
ソース・ドレイン領域２２，２３及びゲート電極２５の
上にそれぞれＴｉＮxからなるソース電極層２６ａ，ド
レイン電極２６ｂ及びＴｉＮx層２６ｃが形成される。
このとき電極極２６ａ，２６ｂが接触するソース・ドレ
イン領域２２，２３の表層部に窒素リッチ層２２ａ，２
３ａが形成される。この例でも、ＳｉＣ基板への抵抗性
コンタクト電極材としてＴｉＮxを用いている。 ＜実施例６＞図８は本発明の実施例６を示している。い
わゆる縦型ＭＯＳトランジスタについて本発明を適用し
た例である。ゲート電極及びソース領域に対してＴｉＮ
xを形成している例である。この縦型ＭＯＳトランジス
タは次のようにして作られる。まずｎ+−ＳｉＣ基板３
１の表面にｎ−ＳｉＣ層３２及びｐ−ＳｉＣ層３３をこ
の順にエピタキシャル成長させて形成する。次いでこれ
らのＳｉＣ層３３に窒素をイオン注入してｎ+−ＳｉＣ
層３４を形成した後、イオン注入の損傷を回復するため
にアニール処理する。次に反応性イオンエッチング（Re
active-Ion Etching; ＲＩＥ）によりＵ字状にＳｉＣ層
を異方的にドライエッチングした後、ＳｉＯ2からなる
絶縁膜３５を形成する。続いてＵ字状部分にゲート電極
３６を形成した後、ソース領域にコンタクトホールを形
成し、ソース領域とゲート電極３６上に実施例１と同様
にしてＴｉＮxからなるソース電極層３７ａ及びＴｉＮx
層３７ｃを形成する。このときソース電極層３７ａが接
触するソース領域の表層部に窒素リッチ層３８が形成さ
れる。更に続いてソース電極層３７ａ及びＴｉＮx層３
７ｃ上にＷＳｉxからなる電極配線３９ａ，３９ｂを形
成し、最後にＳｉＣ基板３１の裏面にドレイン電極４０
を形成する。
ＥＳＦＥＴの炭化珪素半導体装置２０の製法を示してい
る。図７（Ａ）に示すように、実施例１と同じｎ型Ｓｉ
Ｃ基板２１上にＡｕ、Ｐｔ又はＡｌのゲート電極２５が
蒸着又はスパッタリングにより直接設けられる。図７
（Ｂ）に示すように、ゲート電極２５の両側の炭化珪素
基板２１にはｎ型のソース領域２２及びドレイン領域２
３が形成される。実施例１と同様に窒素プラズマ雰囲気
でＴｉをターゲットとしてスパッタリングを行い、この
ソース・ドレイン領域２２，２３及びゲート電極２５の
上にそれぞれＴｉＮxからなるソース電極層２６ａ，ド
レイン電極２６ｂ及びＴｉＮx層２６ｃが形成される。
このとき電極極２６ａ，２６ｂが接触するソース・ドレ
イン領域２２，２３の表層部に窒素リッチ層２２ａ，２
３ａが形成される。この例でも、ＳｉＣ基板への抵抗性
コンタクト電極材としてＴｉＮxを用いている。 ＜実施例６＞図８は本発明の実施例６を示している。い
わゆる縦型ＭＯＳトランジスタについて本発明を適用し
た例である。ゲート電極及びソース領域に対してＴｉＮ
xを形成している例である。この縦型ＭＯＳトランジス
タは次のようにして作られる。まずｎ+−ＳｉＣ基板３
１の表面にｎ−ＳｉＣ層３２及びｐ−ＳｉＣ層３３をこ
の順にエピタキシャル成長させて形成する。次いでこれ
らのＳｉＣ層３３に窒素をイオン注入してｎ+−ＳｉＣ
層３４を形成した後、イオン注入の損傷を回復するため
にアニール処理する。次に反応性イオンエッチング（Re
active-Ion Etching; ＲＩＥ）によりＵ字状にＳｉＣ層
を異方的にドライエッチングした後、ＳｉＯ2からなる
絶縁膜３５を形成する。続いてＵ字状部分にゲート電極
３６を形成した後、ソース領域にコンタクトホールを形
成し、ソース領域とゲート電極３６上に実施例１と同様
にしてＴｉＮxからなるソース電極層３７ａ及びＴｉＮx
層３７ｃを形成する。このときソース電極層３７ａが接
触するソース領域の表層部に窒素リッチ層３８が形成さ
れる。更に続いてソース電極層３７ａ及びＴｉＮx層３
７ｃ上にＷＳｉxからなる電極配線３９ａ，３９ｂを形
成し、最後にＳｉＣ基板３１の裏面にドレイン電極４０
を形成する。
【００３０】なお、上記実施例１〜６では金属窒化物と
してＴｉＮxを例示したが、実施例１〜６においてＴｉ
Ｎxの代わりにＺｒＮ，ＨｆＮ，ＶＮ，ＴａＮ等の金属
窒化物を用いてもよい。
してＴｉＮxを例示したが、実施例１〜６においてＴｉ
Ｎxの代わりにＺｒＮ，ＨｆＮ，ＶＮ，ＴａＮ等の金属
窒化物を用いてもよい。
【００３１】
【発明の効果】以上述べたように、本発明によれば、コ
ンタクト抵抗の小さいソース・ドレイン電極材を得るこ
とができる。また、高温熱処理による剥がれ、凹凸、孔
等の不具合が生じることがないＳｉＣ半導体装置のゲー
ト電極を形成することができる。更に、このような実用
化可能なＳｉＣ半導体装置の製造方法を提供することが
できる。
ンタクト抵抗の小さいソース・ドレイン電極材を得るこ
とができる。また、高温熱処理による剥がれ、凹凸、孔
等の不具合が生じることがないＳｉＣ半導体装置のゲー
ト電極を形成することができる。更に、このような実用
化可能なＳｉＣ半導体装置の製造方法を提供することが
できる。
【図１】本発明の実施例１に係るＳｉＣ−ＭＯＳＦＥＴ
の概略構造を示す断面図である。
の概略構造を示す断面図である。
【図２】そのＳｉＣ−ＭＯＳＦＥＴの製造工程を説明す
るための断面図である。
るための断面図である。
【図３】本発明の実施例２の炭化珪素領域の表層部にお
ける窒素濃度分布図である。
ける窒素濃度分布図である。
【図４】本発明の実施例３の炭化珪素領域の表層部にお
ける窒素濃度分布図である。
ける窒素濃度分布図である。
【図５】本発明の実施例３のＴｉＮxからなる電極のコ
ンタクト抵抗値の温度依存性を示す図である。
ンタクト抵抗値の温度依存性を示す図である。
【図６】本発明の実施例４に係るＳｉＣバイポーラトラ
ンジスタの製造工程を説明するための断面図である。
ンジスタの製造工程を説明するための断面図である。
【図７】本発明の実施例５に係るＳｉＣ−ＭＥＳＦＥＴ
の製造工程を説明するための断面図である。
の製造工程を説明するための断面図である。
【図８】本発明の実施例６に係る縦型ＭＯＳトランジス
タを示す断面図である。
タを示す断面図である。
１０，２０ 炭化珪素半導体装置 １１，２１ ＳｉＣ（炭化珪素）基板 １２，２２ ソース領域（炭化珪素領域） １３，２３ ドレイン領域（炭化珪素領域） １２ａ，１３ａ，２２ａ，２３ａ 窒素リッチ層 １４ａ，１４ｂ 絶縁膜 １５，２５ ゲート電極 １６，１６ｃ，２６ｃ ＴｉＮx層（金属窒化物層） １６ａ，２６ａ ソース電極 １６ｂ，２６ｂ ドレイン電極 １７ ＷＳｉx層 １７ａ，１７ｂ，１７ｃ，２７ａ，２７ｂ，２７ｃ 電
極配線
極配線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年６月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【課題を解決するための手段】図１又は図７（Ｂ）に示
すように、請求項１に係る発明は、ｎ型の炭化珪素領域
１２，１３又はｎ型の炭化珪素基板２１と、この炭化珪
素領域１２，１３又は炭化珪素基板２１上に形成された
ＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれかか
らなる金属窒化物製の電極１６ａ，１６ｂ又は２６ａ，
２６ｂとを備えた炭化珪素半導体装置であって、金属窒
化物製の電極１６ａ，１６ｂ又は２６ａ，２６ｂが接触
する炭化珪素領域１２，１３又は炭化珪素基板２１の表
層部に窒素リッチ層１２ａ，１３ａ又は２２ａ，２３ａ
が形成されたことを特徴とする。上記ｎ型の炭化珪素基
板２１又はｎ型の炭化珪素領域１２，１３を形成するた
めのｐ型の炭化珪素基板１１としては、α−ＳｉＣ又は
β−ＳｉＣのいずれを使用してもよい。
すように、請求項１に係る発明は、ｎ型の炭化珪素領域
１２，１３又はｎ型の炭化珪素基板２１と、この炭化珪
素領域１２，１３又は炭化珪素基板２１上に形成された
ＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれかか
らなる金属窒化物製の電極１６ａ，１６ｂ又は２６ａ，
２６ｂとを備えた炭化珪素半導体装置であって、金属窒
化物製の電極１６ａ，１６ｂ又は２６ａ，２６ｂが接触
する炭化珪素領域１２，１３又は炭化珪素基板２１の表
層部に窒素リッチ層１２ａ，１３ａ又は２２ａ，２３ａ
が形成されたことを特徴とする。上記ｎ型の炭化珪素基
板２１又はｎ型の炭化珪素領域１２，１３を形成するた
めのｐ型の炭化珪素基板１１としては、α−ＳｉＣ又は
β−ＳｉＣのいずれを使用してもよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】図７（Ｂ）に示すように、請求項６に係る
発明は、ｎ型の炭化珪素基板２１と、この炭化珪素基板
２１上に直接設けられたＡｕ、Ｐｔ又はＡｌからなるゲ
ート電極２５と、この炭化珪素基板２１上に形成された
ｎ型のソース・ドレイン炭化珪素領域２２，２３と、こ
れらの炭化珪素領域２２，２３に形成されたＴｉＮ，Ｚ
ｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれかからなる金属
窒化物製の電極２６ａ，２６ｂとを備えた炭化珪素半導
体装置であって、上記ゲート電極２５とこのゲート電極
２５に接続される電極配線２７ｃとの間にＴｉＮ，Ｚｒ
Ｎ，ＨｆＮ，ＶＮ又はＴａＮのいずれかからなる金属窒
化物層２６ｃを介在させるとともに、上記金属窒化物製
の電極２６ａ，２６ｂが接触する炭化珪素領域２２，２
３の表層部に窒素リッチ層２２ａ，２３ａが形成された
ことを特徴とする。
発明は、ｎ型の炭化珪素基板２１と、この炭化珪素基板
２１上に直接設けられたＡｕ、Ｐｔ又はＡｌからなるゲ
ート電極２５と、この炭化珪素基板２１上に形成された
ｎ型のソース・ドレイン炭化珪素領域２２，２３と、こ
れらの炭化珪素領域２２，２３に形成されたＴｉＮ，Ｚ
ｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれかからなる金属
窒化物製の電極２６ａ，２６ｂとを備えた炭化珪素半導
体装置であって、上記ゲート電極２５とこのゲート電極
２５に接続される電極配線２７ｃとの間にＴｉＮ，Ｚｒ
Ｎ，ＨｆＮ，ＶＮ又はＴａＮのいずれかからなる金属窒
化物層２６ｃを介在させるとともに、上記金属窒化物製
の電極２６ａ，２６ｂが接触する炭化珪素領域２２，２
３の表層部に窒素リッチ層２２ａ，２３ａが形成された
ことを特徴とする。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ３０１ Ｂ (72)発明者 富山 能省 埼玉県大宮市北袋町１丁目297番地 三菱 マテリアル株式会社中央研究所内
Claims (11)
- 【請求項１】 ｎ型の炭化珪素領域(12,13)又はｎ型の
炭化珪素基板(21)と、前記炭化珪素領域(12,13)又は炭
化珪素基板(21)上に形成されたＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ，ＶＮ又はＴａＮのいずれかからなる金属窒化物製の
電極(16a,16b又は26a,26b)とを備えた炭化珪素半導体装
置であって、 前記金属窒化物製の電極(16a,16b又は26a,26b)が接触す
る前記炭化珪素領域(12,13)又は炭化珪素基板(21)の表
層部に窒素リッチ層(12a,13a又は22a,23b)が形成された
ことを特徴とする炭化珪素半導体装置。 - 【請求項２】 ｐ型の炭化珪素基板(11)上に絶縁膜(14
a)を介して高融点金属又はポリシリコンからなるゲート
電極(15)を設けた炭化珪素半導体装置において、 前記ゲート電極(15)とこのゲート電極(15)に接続される
電極配線(17c)との間にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ
又はＴａＮのいずれかからなる金属窒化物層(16c)を介
在させたことを特徴とする炭化珪素半導体装置。 - 【請求項３】 ｎ型の炭化珪素基板(21)上にＡｕ、Ｐｔ
又はＡｌのゲート電極(25)を直接設けた炭化珪素半導体
装置において、 前記ゲート電極(25)と前記ゲート電極(25)に接続される
電極配線(27c)との間にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ
又はＴａＮのいずれかからなる金属窒化物層(26c)を介
在させたことを特徴とする炭化珪素半導体装置。 - 【請求項４】 ｐ型の炭化珪素基板(11)と、前記炭化珪
素基板(11)上に絶縁膜(14a)を介して設けられたゲート
電極(15)と、前記炭化珪素基板(11)上に形成されたｎ型
のソース・ドレイン炭化珪素領域(12,13)と、前記炭化
珪素領域(12,13)上に形成されたＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ，ＶＮ又はＴａＮのいずれかからなる金属窒化物製の
電極(16a,16b)とを備えた炭化珪素半導体装置であっ
て、 前記ゲート電極(15)と前記ゲート電極(15)に接続される
電極配線(17c)との間にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ
又はＴａＮのいずれかからなる金属窒化物層(16c)を介
在させるとともに、前記金属窒化物製の電極(16a,16b)
が接触する前記炭化珪素領域(12,13)の表層部に窒素リ
ッチ層(12a,13a)が形成されたことを特徴とする炭化珪
素半導体装置。 - 【請求項５】 ゲート電極(15)が高融点金属又はポリシ
リコンからなり、前記ゲート電極(15)の両側のｐ型の炭
化珪素基板(11)にｎ型のソース・ドレイン炭化珪素領域
(12,13)が形成され、前記炭化珪素領域(12,13)上にＴｉ
Ｎ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれかからな
る金属窒化物製の電極(16a,16b)が形成された請求項４
記載の炭化珪素半導体装置。 - 【請求項６】 ｎ型の炭化珪素基板(21)と、前記炭化珪
素基板(21)上に直接設けられたＡｕ、Ｐｔ又はＡｌから
なるゲート電極(25)と、前記炭化珪素基板(21)に形成さ
れたｎ型のソース・ドレイン炭化珪素領域(22,23)と、
前記炭化珪素領域(22,23)上に形成されたＴｉＮ，Ｚｒ
Ｎ，ＨｆＮ，ＶＮ又はＴａＮのいずれかからなる金属窒
化物製の電極(26a,26b)とを備えた炭化珪素半導体装置
であって、 前記ゲート電極(25)と前記ゲート電極(25)に接続される
電極配線(27c)との間にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ
又はＴａＮのいずれかからなる金属窒化物層(26c)を介
在させるとともに、前記金属窒化物製の電極(26a,26b)
が接触する前記炭化珪素領域(22,23)の表層部に窒素リ
ッチ層(22a,23a)が形成されたことを特徴とする炭化珪
素半導体装置。 - 【請求項７】 金属窒化物製の電極(16a,16b又は26a,26
b)が接触する炭化珪素領域(12,13又は22,23)又は炭化珪
素基板(21)の表層部に形成された窒素リッチ層(12a,13a
又は22a,23a)が少なくとも５オングストロームの厚さを
有し、少なくとも１×１０19／ｃｍ3の濃度の窒素を含
有する請求項１、請求項４又は請求項６いずれか記載の
炭化珪素半導体装置。 - 【請求項８】 金属窒化物製の電極(16a,16b又は26a,26
b)が接触する炭化珪素領域(12,13又は22,23)又は炭化珪
素基板(21)の表層部に形成された窒素リッチ層(12a,13a
又は22a,23a)が少なくとも２０オングストロームの厚さ
を有し、少なくとも１×１０20／ｃｍ3の濃度の窒素を
含有する請求項７記載の炭化珪素半導体装置。 - 【請求項９】 ｐ型の炭化珪素基板(11)にｎ型のソース
・ドレイン炭化珪素領域(12,13)を形成する工程と、 前記ソース・ドレイン炭化珪素領域(12,13)間の炭化珪
素基板(11)上に絶縁膜(14a)を形成する工程と、 前記絶縁膜(14a)上にゲート電極(15)を形成する工程
と、 前記ゲート電極(15)及びソース・ドレイン炭化珪素領域
(12,13)上にＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮ
のいずれかからなる金属窒化物層(16c,16a,16b)をそれ
ぞれ形成する工程と、 前記金属窒化物層(16c,16a,16b)上に電極配線(17c,17a,
17b)を形成する工程とを含むことを特徴とする炭化珪素
半導体装置の製造方法。 - 【請求項１０】 金属窒化物層(16a,16b)を形成すると
きにソース・ドレイン炭化珪素領域(12,13)の表層部に
窒素リッチ層(12a,13a)を形成する請求項９記載の炭化
珪素半導体装置の製造方法。 - 【請求項１１】 窒素プラズマ雰囲気でＴｉ，Ｚｒ，Ｈ
ｆ，Ｖ又はＴａのいずれかからなる金属ターゲット或い
はＴｉＮ，ＺｒＮ，ＨｆＮ，ＶＮ又はＴａＮのいずれか
からなる金属窒化物ターゲットを用いたスパッタリング
により金属窒化物層(16c,16a,16b)を形成する請求項９
記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12153095A JPH0864802A (ja) | 1994-06-07 | 1995-05-19 | 炭化珪素半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-150425 | 1994-06-07 | ||
| JP15042594 | 1994-06-07 | ||
| JP12153095A JPH0864802A (ja) | 1994-06-07 | 1995-05-19 | 炭化珪素半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864802A true JPH0864802A (ja) | 1996-03-08 |
Family
ID=26458878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12153095A Withdrawn JPH0864802A (ja) | 1994-06-07 | 1995-05-19 | 炭化珪素半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864802A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000323432A (ja) * | 1999-05-11 | 2000-11-24 | Toshiba Corp | スパッタターゲット、配線膜および電子部品 |
| JP2002093742A (ja) * | 2000-09-18 | 2002-03-29 | National Institute Of Advanced Industrial & Technology | オーミック電極構造体、その製造方法、半導体装置及び半導体装置の製造方法 |
| JP2006190749A (ja) * | 2005-01-05 | 2006-07-20 | Mitsubishi Electric Corp | 半導体素子および電界効果トランジスタ |
| JP2010004073A (ja) * | 2009-09-29 | 2010-01-07 | Tadahiro Omi | 炭化珪素製品、その製造方法、及び、炭化珪素製品の洗浄方法 |
| JP4568930B2 (ja) * | 1998-10-16 | 2010-10-27 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2013219161A (ja) * | 2012-04-09 | 2013-10-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| KR20140110875A (ko) * | 2011-11-23 | 2014-09-17 | 아콘 테크놀로지스 인코포레이티드 | 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선 |
| JP2017045962A (ja) * | 2015-08-28 | 2017-03-02 | 国立大学法人九州大学 | 不純物導入装置、不純物導入方法、半導体装置の製造方法及び半導体装置 |
| JPWO2016039073A1 (ja) * | 2014-09-08 | 2017-04-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2017147471A (ja) * | 2017-05-30 | 2017-08-24 | 株式会社東芝 | 半導体装置 |
| JP2018056570A (ja) * | 2008-12-25 | 2018-04-05 | ローム株式会社 | 半導体装置 |
| US10424640B2 (en) | 2014-09-19 | 2019-09-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| WO2019198167A1 (ja) * | 2018-04-11 | 2019-10-17 | 新電元工業株式会社 | 半導体装置の製造方法及び半導体装置 |
| US10693001B2 (en) | 2008-12-25 | 2020-06-23 | Rohm Co., Ltd. | Semiconductor device |
| USRE48072E1 (en) | 2008-12-25 | 2020-06-30 | Rohm Co., Ltd. | Semiconductor device |
-
1995
- 1995-05-19 JP JP12153095A patent/JPH0864802A/ja not_active Withdrawn
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4568930B2 (ja) * | 1998-10-16 | 2010-10-27 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2000323432A (ja) * | 1999-05-11 | 2000-11-24 | Toshiba Corp | スパッタターゲット、配線膜および電子部品 |
| JP2002093742A (ja) * | 2000-09-18 | 2002-03-29 | National Institute Of Advanced Industrial & Technology | オーミック電極構造体、その製造方法、半導体装置及び半導体装置の製造方法 |
| JP4671314B2 (ja) * | 2000-09-18 | 2011-04-13 | 独立行政法人産業技術総合研究所 | オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法 |
| US7598548B2 (en) | 2005-01-05 | 2009-10-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and field-effect transistor |
| JP2006190749A (ja) * | 2005-01-05 | 2006-07-20 | Mitsubishi Electric Corp | 半導体素子および電界効果トランジスタ |
| US10693001B2 (en) | 2008-12-25 | 2020-06-23 | Rohm Co., Ltd. | Semiconductor device |
| JP2018056570A (ja) * | 2008-12-25 | 2018-04-05 | ローム株式会社 | 半導体装置 |
| USRE48072E1 (en) | 2008-12-25 | 2020-06-30 | Rohm Co., Ltd. | Semiconductor device |
| USRE48289E1 (en) | 2008-12-25 | 2020-10-27 | Rohm Co., Ltd. | Semiconductor device |
| US11804545B2 (en) | 2008-12-25 | 2023-10-31 | Rohm Co., Ltd. | Semiconductor device |
| JP2019145815A (ja) * | 2008-12-25 | 2019-08-29 | ローム株式会社 | 半導体装置 |
| US11152501B2 (en) | 2008-12-25 | 2021-10-19 | Rohm Co., Ltd. | Semiconductor device |
| JP2010004073A (ja) * | 2009-09-29 | 2010-01-07 | Tadahiro Omi | 炭化珪素製品、その製造方法、及び、炭化珪素製品の洗浄方法 |
| KR20170046802A (ko) * | 2011-11-23 | 2017-05-02 | 아콘 테크놀로지스 인코포레이티드 | 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선 |
| KR20140110875A (ko) * | 2011-11-23 | 2014-09-17 | 아콘 테크놀로지스 인코포레이티드 | 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선 |
| JP2013219161A (ja) * | 2012-04-09 | 2013-10-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| JPWO2016039073A1 (ja) * | 2014-09-08 | 2017-04-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10707306B2 (en) | 2014-09-19 | 2020-07-07 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US10424640B2 (en) | 2014-09-19 | 2019-09-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2017045962A (ja) * | 2015-08-28 | 2017-03-02 | 国立大学法人九州大学 | 不純物導入装置、不純物導入方法、半導体装置の製造方法及び半導体装置 |
| JP2017147471A (ja) * | 2017-05-30 | 2017-08-24 | 株式会社東芝 | 半導体装置 |
| WO2019198167A1 (ja) * | 2018-04-11 | 2019-10-17 | 新電元工業株式会社 | 半導体装置の製造方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5597744A (en) | Method of producing a silicon carbide semiconductor device | |
| JP3559971B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US4378628A (en) | Cobalt silicide metallization for semiconductor integrated circuits | |
| JP4690485B2 (ja) | 半導体素子の製造方法 | |
| US5124779A (en) | Silicon carbide semiconductor device with ohmic electrode consisting of alloy | |
| US7265388B2 (en) | Semiconductor device | |
| TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
| US7141498B2 (en) | Method of forming an ohmic contact in wide band semiconductor | |
| JP4222541B2 (ja) | ニッケルシリサイドの作製方法および半導体集積デバイス | |
| JPH0864802A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP4965576B2 (ja) | 半導体装置及びその製造方法 | |
| US6346465B1 (en) | Semiconductor device with silicide contact structure and fabrication method thereof | |
| US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| JP3953696B2 (ja) | 半導体装置の製造方法 | |
| US6770912B2 (en) | Semiconductor device and method for producing the same | |
| JP3539417B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US9048103B2 (en) | Method for producing semiconductor device | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US7195996B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP2000106350A (ja) | オーミック電極の製造方法及び半導体素子の製造方法 | |
| JP3959203B2 (ja) | 半導体装置の製造方法 | |
| JPH0770726B2 (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JP2000150417A (ja) | 炭化珪素半導体の熱処理方法及び炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |