JPS60123060A

JPS60123060A - 半導体装置

Info

Publication number: JPS60123060A
Application number: JP22991283A
Authority: JP
Inventors: Yukio Tanigaki; 谷垣　幸男
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-12-07
Filing date: 1983-12-07
Publication date: 1985-07-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔技術分野〕本発明は半導体に−にかかわり、特に高融点金属を有す
る絶縁ゲート型電界効果トランジスタ（以下、ＭＩＳＦ
ＥＴと称する）に適用して有効な技術に関するものであ
る。

〔背景技術〕

ＭＩＳＦＥＴの分野では、高速化を実現するために・ゲ
ート電極、及びゲート電極からのびる配線（これらを総
称して以下配線と呼ぶ）の抵抗を十分小さくすることが
有効である。配線を低抵抗化する方法として、金属、た
とえば、モリブデン（Ｍｏ）やタングステン（Ｗ）等の
高融点金属を用いる技術が、たとえば・日経エレクトロ
ニクス１９８０年１１月２４日号第８２頁に知られてい
る。これは、ＭＯを単層で形成し、配線の抵抗を下げる
ものである。

しかし、このような構造では、Ｍｏと下地の酸化シリコ
ン（Ｓｉ０２）からなるゲート絶縁膜の界面の物理的特
性が不均一になり、素子特性が悪化する。この欠点を補
う方法として、多結晶シリコンを下層、Ｍｏ層を上層と
２層に配線を形成することも考えられる。しかしながら
、かかる構造の技術では、以下のような欠点を有するこ
とを本発明者は発見した。

（１）ＭＯはシリコン（Ｓｉ）と反応し易い性質を有し
ているため、高温熱処理により、ゲートとして形成した
ＭＯと多結晶シリコンとが激しく反応し両層の界面にモ
リブデンシリサイド（ＭｏＳｉ）＊不規則に形成され◆
素子特性が悪化する。

（２１Ｍｏは製緻細な構造を有しないため％ＭＯ膜中に
存在する酸素がＭｏ層と多結晶シリコン層９との界面に
析出して、ＳｉＯ，＃形成される。このためｂ　Ｍｏ層
と多結晶シリコン層との接触抵抗が異常に増加してしま
い、配線として欠点の多いものとなる。

〔発明の目的〕

本発明の目的は、良好な素子特性を有するメタルゲート
半導体ｉを実現する技術を提供することにある。

本発明の他の目的は、高速動作可能な半導体装置を提供
するものである。

本発明の前記ならびｋそのほかの目的と新規な特徴は１
本明細書の記述および・添付図面からあきらかになるで
あろう。

〔発明の概要〕

本願ＶＣおいて開示される発明のうち代表的なものの概
要を簡単に説明すれば・下記の通りであるすなわち、高
融点金属層と多結晶シリコン層により構成される配線に
おいて、高融点金属層と多結晶シリコン層との間に窒化
チタン（ＴｉＮ）等の熱的、化学的に安定した導電性材
料をはさみ３層とするととＫより、各導体層表面を安定
化させ。

良好な金属配線を実現するものである。

〔実施例〕

以下・本発明を具体的実施例に基づいて説明する。

第４図は本発明者によってなされたメタルゲート半導体
装置の平面図、第２図は、第４図のＡ−Ａ′線に沿った
断面図、第３図〜第５図図は１本発明の製造工程を順に
示す、第４図Ａ−Ａ’線に沿った断面図である。

第１図ｔおよび、第２図において、ＭＩＳＦＥＴＱｌが
はぼ図の中央に形成されて、そこから延びるゲートは、
第１図の周辺を回るように形成されである。ゲートは・
酸化シリコン（ＳｉＯ，）　からなるフィールド絶縁膜
上で、第１層目のアルミニウム配線とオーミックコンタ
クト１３を形成している。

１はｐ−型半導体基板％２は個々のＭＩＳＦＥＴを絶縁
するための酸化シリコン（Ｓ　ｔ　０２　）　ＸＩ’　
Ｃ）なるフィールド絶縁膜、３は酸化シリコン（ｓ７０
．）からなるゲート絶縁膜である。活性化領域には。

ソース・ドレインを形成するｎ＋型拡散領域９゜ｌＯが
存在する。ＭＩＳＦＥＴＱＩは、本発明によって形成さ
れたゲートを有し、下層に多結晶シリコン層４、上層に
モリブデン（Ｍｏ）層６が。

夫々２０００〜３０００Ａ程度の厚みを持って存在し・
多結晶シリコン層４とモリブデン層６との間に薄い約５
００λ程度の窒化チタン層（ＴｉＮ）ｄｉササイドウィ
ッチ状はさみこまれている。窒化チタンは、熱的、化学
的に非常に安定した金属であり。

さらにモリブデン（Ｍｏ）や多結晶シリコンと反応する
性質はない。従って、窒化チタン（ＴｉＮ）層とモリブ
デン層、及び、窒化チタン（ＴｉＮ）層と多結晶シリコ
ン層との境界面は安定する。従ってゲートは電気的に安
定し、シリコン基板とのオーミックコンタクトは、容易
に行なうことができる。

このゲートは、活性領域から延在し・フィールド絶縁膜
上にも存在する。第２図において、左側のゲート電極は
、活性領域上Ｋ・右側の配線は、フィールド絶縁膜上に
形成されである。このようにゲートを多結晶シリコンを
含む構造にすることＫより・下層の多結晶シリコンが・
　ソース・ドレイン形成のためのシリコン基板へ不純物
導入時のストッパーとなり・チャネル領域に無駄な不純
物を取り込むことなく・安定した素子特性を得ることも
できる。また、ゲート絶縁膜上には、高純度の多結晶シ
リコンを形成するため勉シリコン基板トのフェルミレベ
ルの差を一定に保つことか°出来・素子特性が安定する
。また・多結晶シリコンは。

気相化学反応法（以下ＸＣＶＤ法と称する）釦より形成
するため１段差部分でゲートにくびれが生じない。

８は・ゲートや他の素子な保護するリンシリケートガラ
ス膜（以下、ＰＳＧ膜と称する）からなる第１パツシベ
ーシヨン膜であり、１４　ａ　、１４ｂ。

１４Ｃば・第１アルきニウム配線である。

以下１本発明による製造方法を、第３図〜第５図を用い
て説明する。

まず、Ｐ型シリコン基板１表面に、選択的に窒化シリコ
ン膜を形成し熱酸化を行なうことにより。

酸化シリコン（Ｓｉｆｔ　）から成るフィールド絶縁膜
を形成する。さらｋ、活性領域表面に、清浄な酸化シリ
コン（Ｓｉｎ、）からなる薄いゲート酸化膜３を形成す
る。

次に、全面に、多結晶シリコン膜４を・例えば・低圧Ｃ
’ＶＤ法により形成し、しかる後に、リン乃などの不純
物を拡散して、その多結晶シリコン膜４を低抵抗体にす
る。この場合、ＣＶＤ法によって形成された多結晶シリ
コン膜４は１段差を有する部分で１段差くびれなく平担
に形成されるので、ゲートの段差抵抗を小さくすること
ができる。次いで例えば・スパッタリング法により、全
面に窒化チタン（ＴｉＮ）膜５を形成する。さらに続い
て、例えば、スパッタリング法によって、モリブデン（
ＭＯ）膜６を全面に形成する。この後・ホトエツチング
技術を用いて形成したモリブデン（ＭＯ）−窒化チタン
（Ｔ　ｉ　Ｎ　）−多結晶シリコン膜を順次エツチング
し、ゲート電極パターン、および。

必要に応じたデート電極から延びる配線パターンを形成
する。このモリブデン（ＭＯ）膜６・窒化チタン（Ｔｉ
Ｎ）膜５・多結晶シリコン膜４形成過程で、窒化チタン
（ＴｉＮ）膜５は、熱的、化学的に安定なため、夫々の
境界面において、素子特性を悪化させる反応膜たとえば
、酸化シリコン膜を形成することはない。次ド・ゲート
６をマスクとして・　ヒ素（Ａｓ）やリンＰ魔どの不純
物イオンを打込み、イオン打込み層７を第４図の如く形
成する。なお・このイオン打込み以前に、ゲート側面に
酸化シリコン（Ｓ　ｉ　Ｏ，）から成るサイドウオール
を形成しても本発明の要旨を変更するものでないことは
、言うまでもない。

第５図に示すように、全面に層間絶縁膜、例えばＣＶＤ
法により、リンシリケートガラス（ＰＳＧ）膜８を形成
する。続いて、熱処理を行ない前記のイオン打込みされ
た不純物を活性化し、ｎ＋型ソース層、およびドレイン
層９，１ｏを形成する。

次いで第２図に示すよう′に％ホトエツチング技術を用
いてソース、およびドレイン上眞コンタクトホール１１
，１２および、多層配線用のコンタクトホール１３を設
ける。そして、全面忙例えば、スパッタリング法により
、アルミニウム（Ａβ）膜を形成した後、ホトエツチン
グ技術を用いて、各々の配線パターン１４ａ、１４ｂ、
１４ｃを形成スル。このあと２素子保護のための７丁イ
ナルパッシベーション膜を形成して本発明による半導体
装置を完成する。

〔効　果〕

（１）　熱的に非常圧安定した導電性材料、例えば。

窒化チタン等をシまさんでいるため・高温熱処理を行な
った場合にも、モリブデン（ＭＯ）ト多結晶シリコンが
反応して、界面にモリブデンサイド（ＭｏＳｉ、）や、
酸化シリコン（Ｓｉｎ、）などが形成される心配がなく
、良好な界面を得るとと妙ＩｔＢ来る。従って一安定し
た素子特性を得ることができる。

＋２１　１１１により・　シリコン基板とゲートをオー
ミックコンタクトをとる場合、酸化シリコン（ｓｉｏ、
）等がゲートに介在することなく・良好なオーミックコ
ンタクトを得ることができる。

（３）　ゲートの下層に形成する多結晶シリコン層が・
ソース・ドレイン形成の際に打ち込む不純物イオンのス
ト９バーとなり智チャンネル領域に不必要な不純物を導
入することなく、良好な素子特性な得ることができる。

［４１ＣＶ］）法によってゲート下層の多結晶シリコン
層を形成するため、ゲートを形成する領域に段差がある
場合１段差でくびれでゲートが形成されることなく、な
だらかに形成され、段差抵抗を下けることができる。

＋５］３０Ω／口　程度の抵抗を有する多結晶シリコン
のみをゲートに用いた場合にくらべて・モリブデンは−
０，５ｊ）７口　と抵抗が小さく、従って素子動作の高
速化、および、高集積化を達成することができる。

以上１本発明者によってなされた発明を実施例に基づき
説明したが、本発明は上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更可能である
ことはいうまでもない。たとえば・モリブデン（ＭＯ）
に変えて他の高融点金Ｍ例、ｔばタングステン（Ｗ）、
チタン（Ｔｉ）、りンタル（Ｔａ）を使用しても、上述
と同様な効果を得ることができる。また、実施例では、
Ｎチャンネル型半導体装置を用いたが％Ｐチャンネル厘
半導体装置を用いても、同様な効果を得ることができる
。また、第１パツシベーシヨン膜８としてリンシリケー
トガラス（ＰＳＧ）膜を用いたが、酸化シリコン（Ｓｉ
Ｏ２）膜を使用しても良い。さら＆Ｃ１た。ソース・ド
レイン領域に、シリサイド電極を形成した場合も１本発
明は有効である。又、ＴｉＮに限らず・多結晶シリコン
及び高融点金属と安定な界面を有する金属であれば、他
の使用も考えられる。この場合も同様な効果な得ること
ができる。

【図面の簡単な説明】

第１図は１本発明の一実施例によるメタルゲー）ＩＣの
平面図− 第２図は、第１図のＡ−Ａ’線に沿った断面図。第３図〜第５図は、製造工程を順に示した断面図である
。１・・・ｐ″″型シリコン基板・２・・・酸化シリコン
（Ｓｉｆｔ）からなるフィールド絶縁膜、３・・・酸化
シリコン（Ｓｉｎ、）からなるゲート絶縁膜、４・・・
多結晶シリコン膜％　５・・・窒化チタン（ＴｉＮ）膜
。６・・・モリブデン（Ｍｏ）膜、７・・・イオン打込み
層・８・・・リンシリケートガラス（Ｐ　Ｓ　Ｇ）膜、
９・・・ソース層、ｉｏ・・・ドレイン１．１１・・・
ソース上コンタクトホール、１２・・・ドレイン上コン
タクトホール、１３・・・多層配線用コンタクトホール
ｓ　１４ａ。ｘ、ｉｂ、１４ｃ・・アルミニウム（Ａｉ）電極。 −１ｙ　屹　〜

Claims

【特許請求の範囲】１、多結晶シリコン層と、多結晶シリコン層上の窒化チ
タン層と窒素チタン層の高融点金属層とからなる配線を
有する半導体装置。２、前記高融点金属はモリブデンであることを特徴とす
る特許請求の範囲第１項記載の半導体装置。