JP4935160B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4935160B2 JP4935160B2 JP2006108699A JP2006108699A JP4935160B2 JP 4935160 B2 JP4935160 B2 JP 4935160B2 JP 2006108699 A JP2006108699 A JP 2006108699A JP 2006108699 A JP2006108699 A JP 2006108699A JP 4935160 B2 JP4935160 B2 JP 4935160B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- layer
- forming
- silicon carbide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 178
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 75
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 57
- 239000010410 layer Substances 0.000 claims description 356
- 239000000758 substrate Substances 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 18
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims 1
- 239000011229 interlayer Substances 0.000 description 26
- 230000015556 catabolic process Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910005881 NiSi 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
(第1の例)
図1に、本発明の第1実施形態における半導体装置の平面図を示し、図2に、本実施形態の第1の例としての図1中のA−A’線矢視断面図を示す。図2は、半導体装置を、一方向に延長して配置されているトレンチの長手方向に対して垂直な方向で切断した断面図である。なお、図2中の上下方向が半導体基板1の厚さ方向、すなわち、半導体基板1の表面に対して垂直な方向であり、図2中の左右方向が半導体基板1の表面に平行な方向であり、図2中の上側が半導体基板1の表面1a側、図2中の下側が半導体基板1の裏面1b側である。
図5に、本実施形態の第2の例における半導体装置の断面図を示す。図5に示す構造では、ショットキー電極18の下端部18aの基板厚さ方向での位置は、トレンチ底面14bの位置、すなわち、層間絶縁膜17の下端部17aの位置と同じであり、また、P型ゲート層15の下端部15aの位置と同じである。
図7に、本実施形態の第3の例における半導体装置の断面図を示す。第3の例のように、第1、第2の例よりも、ショットキー電極18の下端部18aの位置を上方にすることもできる。
図8、9、10に、それぞれ、本実施形態の第4、第5、第6の例における半導体装置の断面図を示す。第4、第5、第6の例は、第1の例に対して、ショットキー電極18の上端部18bの位置、すなわち、ショットキー電極18とソース配線電極20との接続部23の位置を変更した例である。
図11に、本実施形態の第7の例における半導体装置の断面図を示す。第7の例は、第1の例に対して、ショットキー電極18の形状を変更した例である。すなわち、図11に示す構造では、ショットキー電極18は、ショットキー電極18の上端部18bの幅の方が下端部18aの幅よりも長くなっており、ショットキー電極18の断面形状が上底よりも下底の方が短い台形となっている。
図12に、本実施形態の第8の例における半導体装置の断面図を示す。この第8の例は、第1の例に対して、P型ゲート層15およびゲート配線電極16の形状を変更した例である。すなわち、図12に示す構造では、P型ゲート層15とゲート配線電極16がトレンチの側面14aから底面14bに沿って形成されている。ただし、P型ゲート層15とゲート配線電極16は、ショットキー電極18と離れている。
図13に、本実施形態の第9の例における半導体装置の斜視図を示し、図14に、図13中のB−B’線矢視断面図、図15に図13中のC−C’線矢視断面図を示す。
(第2実施形態)
(第1の例)
図16に、本実施形態の第1の例としての半導体装置の断面図を示す。なお、図16は、図1中のA−A’線矢視断面図である。
図18に、本実施形態の第2の例としての半導体装置の断面図を示す。なお、図16と同様の構成部には図16と同一の符号を付している。
図19に、本実施形態の第3の例としての半導体装置の断面図を示す。なお、図16と同様の構成部には図16と同一の符号を付している。
図20に、本実施形態の第4の例としての半導体装置の断面図を示す。なお、図16と同様の構成部には図16と同一の符号を付している。
(他の実施形態)
上記した各実施形態では、ドレイン層11、ドリフト層12、ソース層13がN型であり、ゲート層15がP型である場合を説明したが、これらの導電型が全て反対である炭化珪素半導体装置についても本発明を適用することができる。
1…半導体基板、2…セル領域、
11…N+ドレイン層、12…N−型ドリフト層、13…N+型ソース層、
14…トレンチ、15…P型ゲート層、16…ゲート配線電極、
17…層間絶縁膜、18…ショットキー電極、19…ソース電極、
19a…コンタクト層、20…ソース配線電極、
21…ドレイン電極、22…コンタクト層、
62…P型層、63…コンタクト層、64…ゲート電極、
71…P+型層、72…コンタクト層、73…オーミック電極。
Claims (24)
- 炭化珪素半導体で構成された第1導電型のドレイン層(11)、ドリフト層(12)およびソース層(13)が下から順に配置されている半導体基板(1)と、
前記ソース層(13)の表面から前記ドリフト層(12)に到達する深さのトレンチ(14)が複数形成されており、前記ドリフト層(12)の隣り合う前記トレンチ(14)で挟まれている部分にチャネルが形成されるように、少なくとも前記トレンチ(14)の側面(14a)に沿って配置され、炭化珪素半導体で構成された第2導電型のゲート層(15)と、
前記トレンチ(14)の内部に形成され、前記ゲート層(15)を覆う絶縁膜(17)と、
前記ソース層(13)と電気的に接続されたソース電極(19)とを備え、
前記半導体基板(1)のうち、少なくとも前記トレンチ(14)の内部もしくは真下に、前記ドリフト層(12)と接合してダイオード(6)を構成するダイオード構成部(18、71)が形成されており、前記ダイオード構成部(18、71)は、前記ソース電極(19)と電気的に接続されていると共に、前記絶縁膜(17)によって前記ゲート層(15)と電気的に絶縁されていることを特徴とする炭化珪素半導体装置。 - 前記ダイオード構成部(18、71)の下端(18a、71a)は、前記ゲート層(15)の下端(15a)よりも下方に位置していることを特徴とする請求項1に記載の炭化珪素半導体装置。
- 前記ダイオード構成部(18、71)の下端(18a、71a)は、前記絶縁膜(17)の下端(17a)よりも下方に位置していることを特徴とする請求項1または2に記載の炭化珪素半導体装置。
- 前記ダイオード構成部(18、71)から、前記ダイオード構成部(18、71)が形成されている前記トレンチの側面(14a)に位置する前記ゲート層(15)までの距離が均等であることを特徴とする請求項1ないし3のいずれか1つに記載の炭化珪素半導体装置。
- 前記ドレイン層(11)、前記ドリフト層(12)、前記ゲート層(15)、前記ソース層(13)によって構成されるトランジスタが形成されているセル領域内で、前記ダイオード構成部(18、71)は、前記ソース電極(19)と電気的に接続されていることを特徴とする請求項1ないし4のいずれか1つに記載の炭化珪素半導体装置。
- 前記ソース電極(19)の表面から前記トレンチ(14)の内部に至って、前記ソース電極(19)および前記ダイオード構成部(18、71)と電気的に接続されたソース配線電極(20)が形成されており、前記トレンチ(14)の内部に、前記ソース配線電極(20)と前記ダイオード構成部(18、71)との接続部(23、72)が配置されていることを特徴とする請求項5に記載の炭化珪素半導体装置。
- 前記ソース配線電極(20)と前記ダイオード構成部(18、71)との接続部(23、72)は、前記トレンチ(14)の底面(14b)よりも上方に位置することを特徴とする請求項6に記載の炭化珪素半導体装置。
- 前記ソース配線電極(20)のうち、前記トレンチ(14)の内部に位置する部分は、前記半導体基板(1)の表面(1a)側に向かうにつれて、前記半導体基板(1)の表面(1a)に平行な方向での幅が広がっている形状であることを特徴とする請求項6または7に記載の炭化珪素半導体装置。
- 前記ダイオード構成部は、前記ドリフト層(12)とショットキー接合をなす金属で構成されたショットキー電極(18)であり、前記ダイオード(6)は、ショットキーダイオードであることを特徴とする請求項1ないし8のいずれか1つに記載の炭化珪素半導体装置。
- 前記ショットキー電極(18)は、基板表面に対して平行な方向での幅が均一な形状であり、
前記ショットキー電極(18)の前記ソース電極(19)と電気的に接続されている部分(23)の幅は、前記ショットキー電極(18)の幅と等しいことを特徴とする請求項9に記載の炭化珪素半導体装置。 - 前記ダイオード構成部は、前記ドリフト層(12)とPN接合をなす炭化珪素半導体で構成された第2導電型の半導体層(71)であり、前記ダイオード(6)は、PN接合ダイオードであることを特徴とする請求項1ないし8のいずれか1つに記載の炭化珪素半導体装置。
- 前記ダイオード構成部としての前記半導体層(71)は、前記トレンチの底面(14b)よりも下側に、前記底面(14b)に面して配置されており、
前記ソース電極(19)の表面から前記トレンチ(14)の内部に至って、前記ソース電極(19)および前記半導体層(71)と電気的に接続されたソース配線電極(20)が形成されており、
前記半導体層(71)と前記ソース配線電極(20)との接続部は、前記半導体層(71)の上面において、外周端よりも内側に位置していることを特徴とする請求項11に記載の炭化珪素半導体装置。 - 前記ゲート層(15)は、前記トレンチ(14)の側面(14a)および底面(14b)のうち、前記側面(14a)側にのみ配置されていることを特徴とする請求項1ないし12のいずれか1つに記載の炭化珪素半導体装置。
- 前記トレンチ(14)の側面(14a)に、前記ゲート層(15)と電気的に接続されたゲート配線電極(16)が形成されていることを特徴とする請求項13に記載の炭化珪素半導体装置。
- 前記ゲート層(15)と前記ゲート配線電極(16)との接続部(22)は、前記ゲート層(15)の表面において、外周端よりも内側に位置することを特徴とする請求項14に記載の炭化珪素半導体装置。
- 炭化珪素半導体で構成された第1導電型のドレイン層(11)、ドリフト層(12)およびソース層(13)が下から順に配置されている半導体基板(1)を用意する工程と、
前記ソース層(13)の表面から前記ドリフト層(12)に到達する深さのトレンチ(14)を複数形成する工程と、
前記トレンチ(14)を形成した後、前記トレンチの底面(14b)で前記ドリフト層(12)を露出させた状態として、かつ、前記ドリフト層(12)の隣り合う前記トレンチで挟まれている部分にチャネルが形成されるように、少なくとも前記トレンチの側面に沿って、炭化珪素半導体で構成された第2導電型のゲート層(15)を形成する工程と、
前記ゲート層(15)を形成した後、前記ソース層(13)と電気的に接続されたソース電極(19)を形成する工程と、
前記ソース電極(19)を形成した後、前記トレンチ(14)の側面(14a)に、前記ゲート層(15)を覆う絶縁膜(17)を形成する工程と、
前記絶縁膜(17)を形成した後、前記半導体基板(1)のうち、前記トレンチ(14)の内部に、前記ソース電極(19)と電気的に接続し、かつ、前記絶縁膜(17)によって前記ゲート層(15)と電気的に絶縁した状態で、前記ドリフト層(12)とショットキー接合してショットキーダイオード(6)を構成する金属材料からなるショットキー電極(18)を形成する工程とを有することを特徴とする炭化珪素半導体装置の製造方法。 - 前記絶縁膜(17)を形成する工程は、前記トレンチの側面(14a)上および底面(14b)上に絶縁膜(38)を同時に成膜した後、前記絶縁膜(38)の前記側面(14a)上の部分を残しつつ、前記底面(14b)上の部分を除去することで、前記トレンチ(14)の側面(14a)に前記絶縁膜(17)を形成すると共に、前記ドリフト層(12)を露出させ、
前記ダイオード構成部(18、71)を形成する工程は、前記トレンチ(14)内部の前記絶縁膜が形成されていない部分を前記金属材料で埋め込むことで、前記ショットキー電極(18)を形成することを特徴とする請求項16に記載の炭化珪素半導体装置の製造方法。 - 前記トレンチを複数形成する工程で、第1のトレンチ(14)を形成し、
前記ゲート層(15)を形成する工程と、前記ダイオード構成部(18)を形成する工程との間に、前記第1のトレンチ(14)の底面(14b)に対して、前記第1のトレンチよりもトレンチ幅が狭い第2のトレンチ(37)を形成する工程を有し、
前記絶縁膜(17)を形成する工程では、前記第1のトレンチの底面(14)よりも上方に前記絶縁膜(17)を形成し、
前記ダイオード構成部(18)を形成する工程では、前記第2のトレンチ(14)の内部に前記ショットキー電極(18)を形成することを特徴とする請求項17に記載の炭化珪素半導体装置の製造方法。 - 前記第2のトレンチ(37)を形成する工程は、前記第1のトレンチの側面(14a)上および底面(14b)上にマスク材(36)を同時に成膜した後、前記マスク材(36)の前記側面(14a)上の部分を残しつつ、前記底面(14b)上の部分を除去することで、前記トレンチ(14)の側面(14a)を覆う前記マスク材(36)を形成すると共に、前記トレンチの底面(14b)で前記ドリフト層(12)を露出させ、前記マスク材を用いたエッチング工程により、露出している前記ドリフト層(12)の一部を除去することで、前記第2のトレンチ(14)を形成することを特徴とする請求項18に記載の炭化珪素半導体装置の製造方法。
- 炭化珪素半導体で構成された第1導電型のドレイン層(11)、ドリフト層(12)およびソース層(13)が下から順に配置されている半導体基板(1)を用意する工程と、
前記ソース層(13)の表面から前記ドリフト層(12)に到達する深さのトレンチ(14)を複数形成する工程と、
前記トレンチ(14)を形成した後、前記トレンチの底面(14b)で前記ドリフト層(12)を露出させ、かつ、前記ドリフト層(12)のうち、隣り合う前記トレンチで挟まれている部分にチャネルが形成されるように、前記トレンチの側面(14a)に沿って、炭化珪素半導体で構成された第2導電型のゲート層(15)を形成する工程と、
前記ゲート層(15)を形成した後、前記トレンチの底面(14b)に対するイオン注入により、前記トレンチの底面(14b)の真下であって、前記ゲート層(15)から離れた位置に、前記ドリフト層(12)とPN接合をなす第2導電型の炭化珪素半導体で構成された半導体層(71)を形成する工程と、
前記半導体層(71)を形成した後、前記トレンチ(14)の側面(14a)に、前記ゲート層(15)を覆う絶縁膜(17)を形成する工程と、
前記絶縁膜(17)を形成した後、前記ソース層(13)と電気的に接続されたソース電極(19)を形成する工程と、
前記ソース電極(19)を形成した後、前記トレンチ(14)の内部に、前記ソース電極(19)と前記半導体層(71)とを電気的に接続する配線電極(20)を形成する工程とを有することを特徴とする炭化珪素半導体装置の製造方法。 - 前記ゲート層(15)を形成する工程と、前記半導体層(71)を形成する工程との間に、前記トレンチの側面(14a)上および底面(14b)上にマスク材を同時に成膜した後、前記マスク材の前記側面(14a)上の部分を残しつつ、前記底面(14b)上の部分を除去することで、前記トレンチの側面(14a)を覆う前記マスク(81)を形成すると共に、前記トレンチの底面(14b)で前記ドリフト層(12)を露出させる工程を有しており、
前記半導体層(71)を形成する工程では、前記マスク(81)で覆われていない前記トレンチの底面(14b)に対してイオン注入することにより、前記半導体層(71)を形成することを特徴とする請求項20に記載の炭化珪素半導体装置の製造方法。 - 前記絶縁膜(17)を形成する工程は、前記半導体層(71)の上面のうち外周端よりも内側の領域を露出させた状態で、前記トレンチの側面(14a)に前記絶縁膜(17)を形成し、
前記配線電極(20)を形成する工程は、前記半導体層(71)の上面のうち外周端よりも内側の領域と電気的に接続している前記配線電極(20)を形成することを特徴とする請求項20または21に記載の炭化珪素半導体装置の製造方法。 - 前記絶縁膜(17)を形成する工程と、前記配線電極(20)を形成する工程との間に、前記半導体層(71)の上面のうち外周端よりも内側の領域にシリサイド層(72)を形成する工程を有することを特徴とする請求項22に記載の炭化珪素半導体装置の製造方法。
- 前記ゲート層(15)を形成する工程は、前記トレンチ(14)の内部にイオン注入することにより、前記ドリフト層(12)のうち、前記トレンチの側面(14a)および底面(14b)に面する表層部に第2導電型の半導体層(32)を形成した後、前記半導体層(32)の前記トレンチの底面(14b)に面する部分を除去することにより、前記トレンチの側面(14a)および底面(14b)のうち、前記側面(14a)側にのみ前記ゲート層(15)を形成することを特徴とする請求項16ないし22のいずれか1つに記載の炭化珪素半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006108699A JP4935160B2 (ja) | 2006-04-11 | 2006-04-11 | 炭化珪素半導体装置およびその製造方法 |
US11/783,611 US7855384B2 (en) | 2006-04-11 | 2007-04-10 | SIC semiconductor device and method for manufacturing the same |
DE102007017002A DE102007017002B4 (de) | 2006-04-11 | 2007-04-11 | SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006108699A JP4935160B2 (ja) | 2006-04-11 | 2006-04-11 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007281352A JP2007281352A (ja) | 2007-10-25 |
JP4935160B2 true JP4935160B2 (ja) | 2012-05-23 |
Family
ID=38514870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006108699A Expired - Fee Related JP4935160B2 (ja) | 2006-04-11 | 2006-04-11 | 炭化珪素半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7855384B2 (ja) |
JP (1) | JP4935160B2 (ja) |
DE (1) | DE102007017002B4 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8188482B2 (en) * | 2008-12-22 | 2012-05-29 | Infineon Technologies Austria Ag | SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method |
JP5588670B2 (ja) | 2008-12-25 | 2014-09-10 | ローム株式会社 | 半導体装置 |
US8188538B2 (en) | 2008-12-25 | 2012-05-29 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
CN102396070A (zh) * | 2009-04-13 | 2012-03-28 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
JP5567830B2 (ja) * | 2009-12-22 | 2014-08-06 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP2011134910A (ja) | 2009-12-24 | 2011-07-07 | Rohm Co Ltd | SiC電界効果トランジスタ |
JP5665361B2 (ja) * | 2010-05-12 | 2015-02-04 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
TWI403235B (zh) * | 2010-07-14 | 2013-07-21 | Taiwan Memory Company | 埋藏式電路結構之製作方法 |
CN102403256B (zh) * | 2010-09-08 | 2014-02-26 | 上海华虹宏力半导体制造有限公司 | 赝埋层及制造方法、深孔接触及三极管 |
JP5954856B2 (ja) | 2011-02-01 | 2016-07-20 | ルネサスエレクトロニクス株式会社 | 縦チャネル型ノーマリオフ型パワーjfetの製造方法 |
US9142662B2 (en) * | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
US9673283B2 (en) | 2011-05-06 | 2017-06-06 | Cree, Inc. | Power module for supporting high current densities |
US9331065B2 (en) * | 2011-05-17 | 2016-05-03 | Semiconductor Components Industries, Llc | Semiconductor diode and method of manufacture |
US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
CN103022155B (zh) * | 2011-09-26 | 2017-05-17 | 盛况 | 一种沟槽mos结构肖特基二极管及其制备方法 |
JP2013201190A (ja) | 2012-03-23 | 2013-10-03 | Toshiba Corp | 接合形電界効果トランジスタ及びその製造方法 |
JP6036765B2 (ja) * | 2014-08-22 | 2016-11-30 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
KR101786668B1 (ko) * | 2015-12-14 | 2017-10-18 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
KR20170070505A (ko) | 2015-12-14 | 2017-06-22 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
US11018253B2 (en) * | 2016-01-07 | 2021-05-25 | Lawrence Livermore National Security, Llc | Three dimensional vertically structured electronic devices |
US10903371B2 (en) | 2016-01-07 | 2021-01-26 | Lawrence Livermore National Security, Llc | Three dimensional vertically structured MISFET/MESFET |
JP6787367B2 (ja) | 2017-07-26 | 2020-11-18 | 株式会社デンソー | 半導体装置 |
CN109087858B (zh) * | 2018-10-29 | 2024-06-11 | 深圳基本半导体有限公司 | 一种优化沟槽的肖特基结势磊二极管及其制作方法 |
US10985248B2 (en) * | 2018-11-16 | 2021-04-20 | Infineon Technologies Ag | SiC power semiconductor device with integrated Schottky junction |
JP6950714B2 (ja) | 2019-01-21 | 2021-10-13 | 株式会社デンソー | 半導体装置 |
JP6973422B2 (ja) | 2019-01-21 | 2021-11-24 | 株式会社デンソー | 半導体装置の製造方法 |
DE112020000717T5 (de) * | 2019-02-07 | 2021-11-04 | Rohm Co., Ltd. | Halbleiterbauelement |
US20220149174A1 (en) * | 2019-03-29 | 2022-05-12 | Kyocera Corporation | Semiconductor device and method for manufacturing semiconductor device |
JP7371366B2 (ja) * | 2019-06-27 | 2023-10-31 | 富士通株式会社 | 半導体デバイス、及びこれを用いた無線受信器 |
US11637209B2 (en) * | 2019-12-23 | 2023-04-25 | Nexgen Power Systems, Inc. | JFET with implant isolation |
US11476370B2 (en) * | 2020-08-06 | 2022-10-18 | Alpha Power Solutions Limited | Semiconductor device with embedded Schottky diode and manufacturing method thereof |
CN115295414B (zh) * | 2022-10-08 | 2023-03-24 | 深圳芯能半导体技术有限公司 | 硅基二极管的制作方法、硅基二极管以及二极管器件 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3216804B2 (ja) * | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形fetの製造方法および炭化けい素縦形fet |
US6621107B2 (en) * | 2001-08-23 | 2003-09-16 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
JP4153811B2 (ja) * | 2002-03-25 | 2008-09-24 | 株式会社東芝 | 高耐圧半導体装置及びその製造方法 |
US7282739B2 (en) * | 2002-04-26 | 2007-10-16 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device |
JP4013874B2 (ja) | 2003-09-29 | 2007-11-28 | 日産自動車株式会社 | 半導体装置 |
US7355207B2 (en) * | 2004-05-24 | 2008-04-08 | Denso Corporation | Silicon carbide semiconductor device and method for manufacturing the same |
JP4696471B2 (ja) * | 2004-05-24 | 2011-06-08 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
ATE536635T1 (de) * | 2004-07-08 | 2011-12-15 | Semisouth Lab Inc | Monolithischer vertikal- sperrschichtfeldeffekttransistor und aus siliziumcarbid hergestellte schottky- barrierendiode und herstellungsverfahren dafür |
JP4777630B2 (ja) * | 2004-09-21 | 2011-09-21 | 株式会社日立製作所 | 半導体装置 |
JP5033305B2 (ja) * | 2004-10-01 | 2012-09-26 | 株式会社日立製作所 | 炭化珪素半導体装置 |
-
2006
- 2006-04-11 JP JP2006108699A patent/JP4935160B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-10 US US11/783,611 patent/US7855384B2/en not_active Expired - Fee Related
- 2007-04-11 DE DE102007017002A patent/DE102007017002B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007281352A (ja) | 2007-10-25 |
US7855384B2 (en) | 2010-12-21 |
DE102007017002B4 (de) | 2010-02-04 |
US20070241338A1 (en) | 2007-10-18 |
DE102007017002A1 (de) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4935160B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6667893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6177812B2 (ja) | 絶縁ゲート型炭化珪素半導体装置及びその製造方法 | |
JP4456013B2 (ja) | 半導体装置 | |
JP5565461B2 (ja) | 半導体装置 | |
CN108140674B (zh) | 半导体装置 | |
JP2006278826A (ja) | 半導体素子及びその製造方法 | |
JP2004006723A (ja) | 高耐圧半導体装置及びその製造方法 | |
JP2008177335A (ja) | 炭化珪素絶縁ゲート型半導体装置。 | |
US10229969B2 (en) | Power semiconductor device | |
JP2011124464A (ja) | 半導体装置及びその製造方法 | |
CN109716531B (zh) | 碳化硅半导体装置 | |
KR20150107558A (ko) | 반도체 장치 및 그 제조 방법 | |
US11489047B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2008118011A (ja) | ワイドバンドギャップ半導体縦型mosfetとその製造方法。 | |
JP7155641B2 (ja) | 半導体装置 | |
JP5201307B2 (ja) | 半導体装置 | |
JP5432751B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN111512448B (zh) | 半导体装置 | |
JP4966351B2 (ja) | 半導体装置 | |
JP2012238898A (ja) | ワイドバンドギャップ半導体縦型mosfet | |
JP2006186108A (ja) | 半導体装置 | |
JP2007214303A (ja) | 半導体装置 | |
JP6207627B2 (ja) | 半導体装置 | |
JP2007527623A (ja) | 相補的窒化膜トランジスタの垂直およびコモンドレイン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4935160 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |