CN104882416A - 具有堆叠式封装能力的半导体封装件及其制作方法 - Google Patents

具有堆叠式封装能力的半导体封装件及其制作方法 Download PDF

Info

Publication number
CN104882416A
CN104882416A CN201410647116.4A CN201410647116A CN104882416A CN 104882416 A CN104882416 A CN 104882416A CN 201410647116 A CN201410647116 A CN 201410647116A CN 104882416 A CN104882416 A CN 104882416A
Authority
CN
China
Prior art keywords
layer
chip
intermediary layer
containing metal
intermediary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410647116.4A
Other languages
English (en)
Other versions
CN104882416B (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN104882416A publication Critical patent/CN104882416A/zh
Application granted granted Critical
Publication of CN104882416B publication Critical patent/CN104882416B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15793—Material with a principal constituent of the material being a solid not provided for in groups H01L2924/157 - H01L2924/15791, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16172—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/16724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/16747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1676—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明是关于一种具有堆叠式封装能力的半导体封装件制作方法。根据本发明的一优选实施方面，其包括下列步骤：将一芯片-中介层堆叠次组体贴附至一含金属载体，并使该芯片***该含金属载体的一凹穴中；移除该含金属载体的选定部分以定义出一用于该芯片的散热座。该散热座可提供该芯片的散热、电磁屏蔽、以及湿气阻障，而该中介层提供该芯片的初级扇出路由以及一热膨胀系数匹配的介面。

Description

具有堆叠式封装能力的半导体封装件及其制作方法
技术领域
本发明是关于一种具有堆叠式封装能力的半导体封装件，尤指一种具有内建散热座的可堆叠式半导体封装件及其制造方法，其中该内建散热座用于嵌埋芯片。
背景技术
为了整合移动、通信以及运算功能，半导体封装产业面临极大的散热、电性以及可靠度挑战。尽管在文献中已报导许多堆叠式封装组件，但该些组件仍然存在许多性能不足的问题。举例来说，美国专利公开号No.2013/0249106及美国专利案号No.8,438,727、8,410,614中所揭露的堆叠式封装组件，因为其中嵌埋芯片所产生的热无法通过热绝缘材料例如层压材或模制化合物适当地散逸，因此可能会造成性能衰减问题。
美国专利案号No.5,432,677、6,590,291、6,909,054以及8,410,614中所揭露的堆叠式封装组件，其是使用激光或光显像工艺于嵌埋芯片的I/O垫上直接形成微盲孔，以电性连接芯片与增层电路。然而，随着芯片制造技术的进步，芯片的I/O垫数目持续地增加，但芯片的尺寸变得愈来愈小，造成I/O垫的间隔(间距)减小。因此，使用微盲孔的技术会因为微盲孔彼此非常靠近，而导致相邻微盲孔短路。
上述可堆叠式组件的制造方法会造成另一严重的缺点是在封胶或层压工艺时，会造成嵌埋芯片的位移。如美国专利案号No.8,501,544中描述的芯片位移会造成不完全的微盲孔金属化，其恶化电性连接的质量，因此降低组件的可靠度及生产合格率。
为了上述理由及以下所述的其他理由，目前亟需发展一种用于互连嵌埋芯片的新装置与方法，其无需使用位于I/O垫上的微盲孔，以改善芯片的可靠度，并且不需使用热绝缘材料(模制化合物或层压材)封胶芯片，以避免芯片过热而造成芯片可靠度及电性效能的重大问题。
发明内容
本发明的主要目的是提供一种用于堆叠式封装(package-on-package)的半导体封装件，其中一芯片通过多个凸块互连至低热膨胀系数(coefficient of thermal expansion，CTE)的中介层，以解决芯片与增层电路间热膨胀系数不匹配以及位置辨识问题，以改善半导体封装件的生产合格率及可靠度。
本发明的另一目的是提供一种用于堆叠式封装的半导体封装件，其中一芯片-中介层堆叠次组件贴附至一金属散热座，并使该金属散热座的一凹穴罩盖该芯片，以有效地散逸芯片所产生的热，以改善半导体封装件的信号完整性及电性效能。
依据上述及其他目的，本发明提出一具有堆叠式封装能力的半导体封装件，其包括一芯片、一中介层、一黏着剂、一金属散热座、双重增层电路、以及多个披覆穿孔。该芯片通过多个凸块电性耦接至该中介层，并且嵌埋于该金属散热座的一凹穴中。该双重增层电路为分别设置于该封装件相反两面的顶部增层电路及底部增层电路，并且通过该些披覆穿孔相互电性连接，使该封装件具有堆叠能力。另一半导体封装件则可设置于该封装件的顶部增层电路或底部增层电路上，以形成一堆叠式封装组件。
在本发明的一实施方面中，本发明提供一种具有堆叠式封装能力的半导体封装件的制作方法，包括以下步骤：提供一芯片；提供一中介层，其包含一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔；通过多个凸块电性耦接该芯片至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；提供一含金属载体，其具有一第一表面、一相反的第二表面、以及形成于该第一表面的一凹穴；使用一黏着剂贴附该芯片-中介层堆叠次组件至该含金属载体，并使该芯片***该凹穴中，且该中介层侧向延伸于该凹穴外；在该芯片-中介层堆叠次组体贴附至该含金属载体后，于该中介层的该第一表面上形成一第一增层电路，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫；移除该含金属载体的选定部分，以形成一金属散热座，该金属散热座为该含金属载体的第一剩余部分，其罩盖该凹穴内的该芯片，并且具有对应于该含金属载体的该第一表面的一第一表面及一相反的第二表面；形成一芯层，其侧向覆盖该金属散热座的侧壁；于该金属散热座的该第二表面上及该芯层上形成一第二增层电路，其中该第二增层电路优选包括用于电性及热性耦接至该金属散热座的多个第二导电盲孔；以及形成延伸穿过该芯层的多个披覆穿孔，以提供该第一增层电路与该第二增层电路间的电性及热性连接。
在本发明的另一实施方面中，本发明提供一种具有堆叠式封装能力的半导体封装件的另一制作方法，包括以下步骤：提供一芯片；提供一中介层，其包含一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔；通过多个凸块电性耦接该芯片至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；提供一含金属载体，其具有一第一表面、一相反的第二表面、以及形成于该第一表面的一凹穴；于该含金属载体的第一表面与第二表面间形成延伸穿过该含金属载体的多个贯穿开口；使用一黏着剂贴附该芯片-中介层堆叠次组件至该含金属载体，并使该芯片***该凹穴中，且该中介层侧向延伸于该凹穴外；在该芯片-中介层堆叠次组体贴附至该含金属载体后，于该中介层的该第一表面上形成一第一增层电路，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫；于该含金属载体的该第二表面上形成一第二增层电路，其中该第二增层电路优选包括用于电性及热性耦接至该含金属载体的多个第二导电盲孔；以及形成延伸穿过该些贯穿开口的多个披覆穿孔，以提供该第一增层电路与该第二增层电路间的电性及热性连接。
除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。
在本发明的再一实施方面中，本发明提供一种通过上述方法制成的具有堆叠式封装能力之半导体封装件，其包括：一芯片、一中介层、一黏着剂、一金属散热座、一第一增层电路、一第二增层电路、以及多个披覆穿孔，其中(i)该芯片通过多个凸块以电性耦接至该中介层的该些第二接触垫，并且置放于该金属散热座的该凹穴中；(ii)该中介层侧向延伸于该凹穴外，并使该中介层的该第二表面贴附至该金属散热座的一平坦表面，该平坦表面邻接该凹穴的入口且自该凹穴的入口侧向延伸；(iii)该黏着剂夹置于该芯片与该金属散热座间、以及该中介层与该金属散热座间；(iv)该第一增层电路设置于该中介层的该第一表面上，并且通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的多个第一接触垫；(v)该第二增层电路设置于该金属散热座的第二表面上，并且优选是通过该第二增层电路的多个第二导电盲孔电性及热性耦接至该金属散热座；以及(vi)该些披覆穿孔的第一端延伸至该第一增层电路，且第二端延伸至该第二增层电路，以提供该第一增层电路与该第二增层电路间的电性与热性连接。
本发明用于堆叠式封装的半导体封装件制作方法具有许多优点。举例来说，先形成芯片-中介层堆叠次组件后，再贴附至含金属载体，其可确保电性连接芯片，因此可避免于微盲孔工艺中会遭遇的未连接接触垫的问题。通过芯片-中介层堆叠次组件将芯片***凹穴中是特别具有优势的，其原因在于，在工艺中无需严格控制凹穴的形状或深度，或是无需严格控制用来接合芯片的黏着剂用量。此外，以两步骤形成连线于嵌埋式芯片的互连基板是具有益处的，其原因在于，中介层可提供初级扇出路由以及热膨胀系数匹配的介面，而增层电路则提供上封装件与下封装件间的进一步扇出路由及水平互连。
本发明的上述及其他特征与优点可通过下述优选实施例的详细叙述更加清楚明了。
附图说明
参考随附附图，本发明可通过下述优选实施例的详细叙述更加清楚明了，其中：
图1及2分别为本发明的第一实施方面中，中介层面板的剖视及顶部立体视图；
图3为本发明的第一实施方面中，将凸块设置于芯片上的剖视图；
图4及5分别为本发明的第一实施方面中，图3芯片电性耦接至图1及2中介层面板的面板组件剖视及顶部立体视图；
图6及7分别为本发明的第一实施方面中，图4及5的面板组件切割后的剖视及顶部立体视图；
图8及9分别为本发明的第一实施方面中，对应于图6及7切离单元的芯片-中介层堆叠次组件的剖视及顶部立体视图；
图10及11分别为本发明的第一实施方面中，含金属载体的剖视及底部立体视图；
图12及13分别为本发明的第一实施方面中，将黏着剂涂布于图10及11含金属载体上的剖视及底部立体视图；
图14及15分别为本发明的第一实施方面中，将图8及9的芯片-中介层堆叠次组体贴附至图12及13含金属载体的剖视及底部立体视图；
图16及17分别为本发明的第一实施方面中，图14及15的结构上具有另一黏着剂的剖视及底部立体视图；
图18及19分别为本发明的第一实施方面中，自图16及17的结构移除过剩黏着剂后的剖视及底部立体视图；
图20及21分别为本发明的第一实施方面中，将平衡层、第一绝缘层、以及第一金属板设置于图18及19结构上的剖视及顶部立体视图；
图22及23分别为本发明的第一实施方面中，自图20及21的结构形成金属散热座后的剖视及顶部立体视图；
图24及25分别为本发明的第一实施方面中，将芯层设置于图22及23结构上的剖视及顶部立体视图；
图26为本发明的第一实施方面中，第二绝缘层及第二金属板设置于图24结构上的剖视图；
图27为本发明的第一实施方面中，在图26的结构形成盲孔后的剖视图；
图28为本发明的第一实施方面中，在图27的结构形成穿孔后的剖视图；
图29为本发明的第一实施方面中，在图28的结构形成导线及披覆穿孔后的剖视图；
图30为本发明的第一实施方面中，第三绝缘层及第三金属板设置于图29结构上的剖视图；
图31为本发明的第一实施方面中，在图30的结构形成盲孔后的剖视图；
图32为本发明的第一实施方面中，于图31的结构形成导线，以制作完成半导体封装件的剖视图；
图33为本发明的第一实施方面中，于图32的半导体封装件上设置另一半导体封装件的堆叠式封装组件剖视图；
图34为本发明的第二实施方面中，含金属载体的剖视图；
图35为本发明的第二实施方面中，将黏着剂涂布于图34含金属载体上的剖视图；
图36为本发明的第二实施方面中，图8芯片-中介层堆叠次组体贴附至图35含金属载体的剖视图；
图37为本发明的第二实施方面中，图36的结构具有另一黏着剂的剖视图；
图38为本发明的第二实施方面中，自图37的结构移除过剩黏着剂后的剖视图；
图39为本发明的第二实施方面中，平衡层、第一绝缘层、以及第一金属板设置于图38结构上的剖视图；
图40为本发明的第二实施方面中，自图38结构形成金属散热座与金属柱后的剖视图；
图41为本发明的第二实施方面中，芯层、第二绝缘层、以及第二金属板设置于图40结构上的剖视图；
图42为本发明的第二实施方面中，在图41结构形成盲孔与穿孔后的剖视图；
图43为本发明的第二实施方面中，于图42结构形成导线及披覆穿孔，以制作完成一半导体封装件的剖视图；
图44为本发明的第二实施方面中，于图43半导体封装件上设置另一半导体封装件的堆叠式封装组件剖视图；
图45为本发明的第三实施方面中，含金属载体的剖视图；
图46为本发明的第三实施方面中，于图45含金属载体形成贯穿开口后的剖视图；
图47为本发明的第三实施方面中，图8芯片-中介层堆叠次组体贴附至图46含金属载体的剖视图；
图48为本发明的第三实施方面中，图47结构具有另一黏着剂的剖视图；
图49为本发明的第三实施方面中，自图48的结构移除过剩黏着剂后的剖视图；
图50为本发明的第三实施方面中，平衡层、第一绝缘层、以及第一金属板设置于图49结构上的剖视图；
图51为本发明的第三实施方面中，在图50结构形成盲孔与穿孔后的剖视图；
图52为本发明的第三实施方面中，于图51结构形成导线及披覆穿孔，以制作完成一半导体封装件的剖视图；
图53为本发明的第三实施方面中，于图52半导体封装件上设置另一半导体封装件的堆叠式封装组件剖视图；
图54为本发明的第四实施方面中，层压基板的剖视图；
图55为本发明的第四实施方面中，图54的层压基板具有定位件的剖视图；
图56为本发明的第四实施方面中，具有开口的层压基板剖视图；
图57为本发明的第四实施方面中，图56的层压基板具有定位件的剖视图；
图58为本发明的第四实施方面中，于图55的层压基板形成凹穴，以制作完成含金属载体的剖视图；
图59为本发明的第四实施方面中，在图58的含金属载体形成贯穿开口后的剖视图；
图60为本发明的第四实施方面中，芯片-中介层堆叠次组体贴附至图59金属散热座的剖视图；
图61为本发明的第四实施方面中，平衡层、第一绝缘层、以及第一金属板设置于图60结构上的剖视图；
图62为本发明的第四实施方面中，于图61的结构形成盲孔与穿孔后的剖视图；
图63为本发明的第四实施方面中，于图62的结构形成导线及披覆穿孔，以制作完成一半导体封装件的剖视图；
图64为本发明的第四实施方面中，于图63半导体封装件上设置另一半导体封装件的堆叠式封装组件剖视图。
【符号说明】
芯片-中介层堆叠次组件10   堆叠式封装组件100     半导体封装件110
半导体封装件120           中介层面板11          中介层11’
第一表面111               第一接触垫112         第二表面113
第二接触垫114             贯孔116               芯片13
有源面131                 I/O垫132              无源面133
凸块15                    底部填充材料16        第一黏着剂191
堆叠式封装组件200         第二黏着剂193         黏着剂194
含金属载体20              金属板21              半导体封装件210
第一表面211               平坦表面212           第二表面213
凹穴215                   定位件217             贯穿开口219
金属散热座22              半导体封装件220       介电层23
金属柱24                  金属层25              开口251
定位件257                 芯层26                第一表面261
第二表面263               堆叠式封装组件300     第一增层电路301
第二增层电路302           第一金属板31          第一披覆层31’
半导体封装件310           平衡层311             第一绝缘层312
第一盲孔313、314          第一导线315           第一导电盲孔317、318
第二金属板32              第二披覆层32’        半导体封装件320
第二绝缘层322             第二盲孔323           第二导线325
第二导电盲孔327           第三金属板33          第三披覆层33’
第三绝缘层332             第三盲孔333           第三导线335
第三导电盲孔337           第四金属板34          第四披覆层34’
第四绝缘层342             第四盲孔343           第四导线345
第四导电盲孔347           堆叠式封装组件400     穿孔401
连接层403                 焊料屏蔽41            半导体封装件410
披覆穿孔411               绝缘性填充物415       半导体封装件420
焊球51
具体实施方式
在下文中，将提供实施例以详细说明本发明的实施方面。本发明的优点以及功效将通过本发明所揭露的内容而更为显著。在此说明所附的附图是简化过且仅作为例示用。附图中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
[实施例1]
图1-32为本发明一实施方面中，一种用于堆叠式封装的半导体封装件制作方法图，其包括一中介层、多个芯片、一金属散热座、一芯层、双重增层电路、以及多个披覆穿孔。
如图32所示，应用于堆叠式封装的半导体封装件110包括中介层11’、芯片13、金属散热座22、芯层26、第一增层电路301、第二增层电路302、以及披覆穿孔411。使用第一黏着剂191及第二黏着剂193将中介层11’及芯片13贴附至金属散热座22，并使芯片13嵌埋于金属散热座22的凹穴215中。芯层26侧向覆盖金属散热座22的侧壁。第一增层电路301由下方覆盖中介层11’及芯层26，并且通过第一导电盲孔317电性耦接至中介层11’的第一接触垫112。第二增层电路302由上方覆盖金属散热座22及芯层26，并且通过第二导电盲孔327电性及热性耦接至金属散热座22。披覆穿孔411与金属散热座22彼此保持距离，并且提供第一增层电路301及第二增层电路302间的电性及热性连接。
图1、3、4、6、8为本发明一实施方面的芯片-中介层堆叠次组件工艺剖视图，图2、5、7、9分别为对应图1、4、6、8的顶部立体视图。
图1及2分别为中介层面板11的剖视及顶部立体视图，其包括第一表面111、与第一表面111相反的第二表面113、第一表面111上的第一接触垫112、第二表面113上的第二接触垫114、以及电性耦接第一接触垫112与第二接触垫114的贯孔116。中介层面板11可为硅中介层、玻璃中介层、陶瓷中介层、或石墨中介层，其包含导线图案，且该导线图案由第二接触垫114的细微间距扇出至第一接触垫112的粗间距。
图3为凸块15设置于芯片13上的剖视图。芯片13包括有源面131、与有源面131相反的无源面133、以及位于有源面131上的I/O垫132。凸块15设置于芯片13的I/O垫132上，并且该凸块可为锡凸柱、金凸柱、或铜凸柱。
图4及5分别为面板组件(panel-scale assembly)的剖视图及顶部立体视图，其是将多个芯片13电性耦接至中介层面板11。通过热压、回焊、或热超声波接合技术，可将芯片13经由凸块15电性耦接至中介层面板11的第二接触垫114。或者，可先沉积凸块15于中介层面板11的第二接触垫114上，然后芯片13再通过凸块15电性耦接至中介层面板11。此外，可选择性地进一步提供底部填充材料16以填充中介层面板11与芯片13间的间隙。
图6及7分别为面板组件切割成个别单件的剖视图及顶部立体视图。面板组件沿着切割线“L”被单离成各个的芯片-中介层堆叠次组件(chip-on-interposer subassembly)10。
图8及9分别为分离的芯片-中介层堆叠次组件10的剖视图及顶部立体视图。在此图中，芯片-中介层堆叠次组件10包括两个芯片13，其电性耦接至切割后的中介层11’上。当中介层11’的第一接触垫112的尺寸及垫间的间隔设计为比芯片的I/O垫132大时，中介层11’能提供芯片13的初级扇出路由，以确保下一级增层电路互连具有较高的生产合格率。并且于互连至下一级互连结构前，中介层11’也提供相邻芯片13间的主要电性连接。
图10及11分别为含金属载体20的剖视图及底部立体视图，其有第一表面211、相反的第二表面213、以及凹穴215。可通过于金属板21中形成凹穴215以提供含金属载体20。金属板21的厚度可于0.1毫米至10毫米的范围内，并且可由铜、铝、不锈钢、或其合金所制成。在此实施方面中，金属板21为厚度2毫米的铜板。每一凹穴215包括位于第一表面211的入口，并且每一凹穴可以具有不同的尺寸及深度。凹穴的深度可于0.05毫米至1.0毫米的范围内。在此例示中，凹穴215的深度为0.16毫米(以容纳0.1毫米芯片及0.05毫米导电凸块)。
图12及13为含金属载体20的凹穴215内涂有第一黏着剂191的剖视及底部立体视图。第一黏着剂191通常为导热黏着剂，并且涂布于凹穴215的底部上。
图14及15分别为芯片-中介层堆叠次组件10通过第一黏着剂191贴附至含金属载体20的剖视图及底部立体视图。芯片13***凹穴215中，并且中介层11’位于凹穴215外，同时中介层11’与含金属载体20的***边缘保持距离。
图16及17分别为第二黏着剂193填充至中介层11’与含金属载体20之间，并进一步延伸进入凹穴215中的剖视图及底部立体视图。第二黏着剂193通常为电性绝缘的底部填充材料，其涂布于中介层11’与含金属载体20之间，且填入凹穴215的剩余空间中。因此，第一黏着剂191提供芯片13及含金属载体20间的机械性接合及热性连接，并且第二黏着剂193提供芯片13及含金属载体20间、以及中介层11’及含金属载体20间的机械性接合。
图18及19分别为将流出中介层11’与含金属载体20间的过剩黏着剂移除后的剖视图及底部立体视图。或者，可省略此移除过剩黏着剂的步骤，据此过剩的黏着剂变成随后增层电路的一部分。
图20及21分别为朝向下方向层压/涂布平衡层311、第一绝缘层312、以及第一金属板31于中介层11’及含金属载体20上的剖视图及顶部立体视图。平衡层311接触含金属载体20，且自含金属载体20朝向下方向延伸，并且侧向覆盖、围绕及共形涂布中介层11’的侧壁，同时自中介层11’侧向延伸至该结构的***边缘。第一绝缘层312接触中介层11’的第一表面111及平衡层311，且朝向下方向覆盖及侧向延伸于中介层11’的第一表面111及平衡层311上。第一金属板31接触第一绝缘层312，且由下方覆盖第一绝缘层312。在此实施方面中，平衡层311具有0.2毫米的厚度，其接近中介层11’的厚度，并且第一绝缘层312通常具有50微米的厚度。平衡层311及第一绝缘层312可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成。在此实施方面中，第一金属板31为具有25微米厚度的铜层。
图22及23分别为将含金属载体20的选定部分移除，以形成金属散热座22的剖视及顶部立体视图，其通过光刻技术及湿法刻蚀移除含金属载体20的选定部分。含金属载体20的剩余部分相当于金属散热座22，其由上方覆盖及罩盖芯片13于其凹穴215中。
图24及25分别为芯层26层压/涂布于平衡层311上方的剖视图及顶部立体视图。芯层26接触平衡层311以及自平衡层311朝向上方向延伸，并且侧向覆盖、围绕及共形涂布金属散热座22的侧壁，同时自金属散热座22侧向延伸至该结构的***边缘。在此实施方面中，芯层26具有0.2mm的厚度，其接近金属散热座22的厚度，并且可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成。因此，芯层26具有与金属散热座22的第一表面211齐平的第一表面261，以及与金属散热座22的第二表面213齐平的第二表面263。
图26为第二绝缘层322及第二金属板32朝向上方向层压/涂布在金属散热座22及芯层26上的剖视图。第二绝缘层322接触金属散热座22的第二表面213以及芯层26的第二表面263、并且朝向上方向覆盖且侧向延伸于金属散热座22的第二表面213以及芯层26的第二表面263上。第二金属板32接触第二绝缘层322，且由上方覆盖第二绝缘层322。在此实施方面中，第二绝缘层322通常具有50微米的厚度，并且可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成。本实施方面的第二金属板32为具有25微米厚度的铜层。
图27为形成第一盲孔313及第二盲孔323后的剖视图。第一盲孔313延伸穿过第一金属板31及第一绝缘层312，并且对准中介层11’的第一接触垫112。第二盲孔323延伸穿透第二金属板32及第二绝缘层322，并且对准金属散热座22的选定部分。第一盲孔313及第二盲孔323可通过各种技术形成，其包括激光钻孔、等离子体刻蚀、及光刻技术，且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能。或者，可使用金属掩模以及激光束。举例来说，可先刻蚀铜板以制造一金属窗口后再照射激光束。优选为，第一盲孔313及第二盲孔323使用相同方式形成，且具有相同尺寸。
图28为形成穿孔401后的剖视图。穿孔401朝垂直方向延伸穿过第一金属板31、第一绝缘层312、平衡层311、芯层26、第二绝缘层322、以及第二金属板32。穿孔401可通过机械钻孔形成，但也可通过其他技术制作，例如激光钻孔、等离子体刻蚀、或等离子体刻蚀与湿法刻蚀的组合。
参照图29，通过沉积第一披覆层31’于第一金属板31上及第一盲孔313中，沉积第二披覆层32’于第二金属板32上及第二盲孔323中，然后图案化第一及第二金属板31、32以及其上的第一及第二披覆层31’、32’，以分别形成位于第一绝缘层312及第二绝缘层322上的第一导线315及第二导线325。或者，当前述工艺中未有第一及第二金属板31、32层压于第一及第二绝缘层312、322上时，第一及第二绝缘层312、322可直接金属化以形成第一及第二导线315、325。第一导线315自第一绝缘层312朝向下方向延伸，同时侧向延伸于第一绝缘层312上，并且朝向上方向延伸进入第一盲孔313中，以形成直接接触中介层11’的第一接触垫112的第一导电盲孔317。因此，第一导线315可提供X及Y方向的水平信号路由以及穿过第一盲孔313的垂直路由，以作为中介层11’的信号连接。第二导线325自第二绝缘层322朝向上方向延伸，同时侧向延伸于第二绝缘层322上，并且朝向下方向延伸进入第二盲孔323中，以形成直接接触金属散热座22选定部分的第二导电盲孔327。据此，第二导线325可提供金属散热座22的接地连接以及散热途径。
图29也揭示沉积连接层403于穿孔401中，以提供披覆穿孔411。连接层403的形状为中空管，其侧向覆盖穿孔401的内侧壁，并且朝垂直方向延伸以电性连接第一导线315及第二导线325。或者，连接层403可填满穿孔401。在连接层403填满穿孔401的方面中，披覆穿孔411为金属柱，且穿孔401中没有容纳绝缘性填充物的空间。
第一及第二披覆层31’、32’以及连接层403可通过各种技术形成单层或多层，其包括电镀、无电电镀、蒸镀、溅射、及其组合。举例来说，首先通过将该结构浸入活化剂溶液中，使第一及第二绝缘层312、322与无电镀铜产生催化剂反应，接着以无电电镀方式被覆一薄铜层做为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，在晶种层上沉积电镀铜层前，该晶种层可通过溅射方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层以形成第一及第二导线315、325，其包括湿法刻蚀、电化学刻蚀、激光辅助刻蚀及其组合，并使用刻蚀掩模(图未示)，以定义出第一及第二导线315、325。优选地，第一及第二披覆层31’、32’以及连接层403使用相同材料并使用相同方法同时沉积，并且具有相同厚度。
为了便于图示，第一及第二金属板31、32、第一及第二披覆层31’，32’以及连接层403以单一层表示。由于铜为同质披覆，金属层间的界线可能不易察觉甚至无法察觉。然而，第一披覆层31’与第一绝缘层312间的界线、第二披覆层32’与第二绝缘层322间的界线、连接层403与第一绝缘层312间的界线、连接层403与平衡层311间的界线、连接层403与芯层26间的界线、以及连接层403与第二绝缘层322间的界线则清楚可见。
图30为第三绝缘层332及第三金属板33层压/涂布于第一绝缘层312及第一导线315上、以及第四绝缘层342及第四金属板34层压/涂布于第二绝缘层322及第二导线325上的剖视图。第三绝缘层332夹置于第一绝缘层312/第一导线315以及第三金属板33间，并且其朝向上方向延伸进入穿孔401的剩余空间中。同样地，第四绝缘层342夹置于第二绝缘层322/第二导线325以及第四金属板34间，并且其朝向下方向延伸进入穿孔401的剩余空间中。第三及第四绝缘层332、342可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，并且通常具有50微米的厚度。第三及第四金属板33、34分别为厚度25微米的铜层。第一、第二、第三、及第四绝缘层312、322、332、342优选由相同材料形成。
图31为形成第三及第四盲孔333、343后的剖视图，其显露第一及第二导线315、325的选定部分。第三盲孔333延伸穿过第三金属板33及第三绝缘层332，并且对准第一导线315的选定部分。第四盲孔343延伸穿过第四金属板34及第四绝缘层342，并且对准第二导线325的选定部分。如同第一及第二盲孔313、323，第三及第四盲孔333、343可通过各种技术形成，其包括激光钻孔、等离子体刻蚀及光刻技术，且通常具有50微米的直径。第一、第二、第三、及第四盲孔313、323、333、343优选具有相同尺寸。
参照图32，通过沉积第三披覆层33’于第三金属板33上及第三盲孔333中，沉积第四披覆层34’于第四金属板34上及第四盲孔343中，然后图案化第三及第四金属板33、34以及其上的第三及第四披覆层33’、34’，以分别形成位于第三绝缘层332及第四绝缘层342上的第三导线335及第四导线345。或者，当前述工艺中未有第三及第四金属板33、34层压于第三及第四绝缘层332、342上时，第三及第四绝缘层332、342可直接金属化以形成第三及第四导线335、345。第三导线335自第三绝缘层332朝向下方向延伸，同时侧向延伸于第三绝缘层332上，并且朝向上方向延伸进入第三盲孔333中，以形成直接接触第一导线315的第三导电盲孔337。第四导线345自第四绝缘层342朝向上方向延伸，同时侧向延伸于第四绝缘层342上，并且朝向下方向延伸进入第四盲孔343中，以形成直接接触第二导线325的第四导电盲孔347。第一、第二、第三、及第四导线315、325、335、345优选是由相同材料形成且具有相同厚度。
据此，如图32所示，完成的半导体封装件110包括中介层11’、芯片13、金属散热座22、芯层26、第一增层电路301、第二增层电路302、以及披覆穿孔411。在此图中，第一增层电路301包括平衡层311、第一绝缘层312、第一导线315、第三绝缘层332、以及第三导线335；第二增层电路302包括第二绝缘层322、第二导线325、第四绝缘层342、以及第四导线345。通过覆晶工艺，将芯片13电性耦接至预制的中介层11’，以形成芯片-中介层堆叠次组件10。使用第一及第二黏着剂191、193，将芯片-中介层堆叠次组件10贴附至金属散热座22，并使芯片13置放于凹穴215中，且中介层11’侧向延伸于凹穴215外。第一黏着剂191提供芯片13及金属散热座22间的机械性接合及热性连接，并且第二黏着剂193提供芯片13及金属散热座22间、以及中介层11’及金属散热座22间的机械性接合。芯层26侧向覆盖金属散热座22的侧壁。第一增层电路301通过第一导电盲孔317电性耦接至中介层11’，第一导电盲孔317直接接触中介层11’的第一接触垫112，因此中介层11’与第一增层电路301间的电性连接无需用到焊接材料。第二增层电路302通过第二导电盲孔327电性及热性耦接至金属散热座22，第二导电盲孔327可作为散热管，以将热自金属散热座22散逸至第二增层电路302的外侧导电层。披覆穿孔411实质上是由芯层26、第一增层电路301、以及第二增层电路302共享，并且提供第一增层电路301及第二增层电路302间的电性及热性连接。
图33为堆叠式封装组件100的剖视图，其是另一半导体封装件120设置于图32半导体封装件110的第一增层电路301上。半导体封装件120可以为任何种类的封装件。例如，半导体封装件120可为传统的IC封装件或本发明所设想的任何种类封装件。在此图中，半导体封装件110更具有位于第一及第二增层电路301、302上的焊料屏蔽41。焊料屏蔽41包括焊料屏蔽开口，其显露第三及第四导线335、345的选定部分。据此，半导体封装件20可经由焊球51设置于半导体封装件110的第三导线335显露部分上。
[实施例2]
图34-43为本发明另一实施方面的另一具有堆叠式封装能力的半导体封装件制法剖视图，其中该半导体封装件具有用于中介层贴附步骤的定位件，以及用于接地连接的金属柱。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无需再重复相同叙述。
图34为含金属载体20的凹穴215入口周围设有定位件217的剖视图。可通过移除金属板21的选定部分，或是通过于金属板21的第一表面211沉积金属材料或塑料材料的图案，以形成定位件217。定位件217通常是通过电镀、刻蚀、或机械切割而制成。据此，定位件217自含金属载体20中邻接凹穴入口的平坦表面212朝向下方向延伸，并且可具有5至200微米的厚度。在此实施方面中，厚度50微米的定位件217侧向延伸至含金属载体20的***边缘，并且具有与随后设置的中介层四侧边相符的内周围边缘。
图35为含金属载体20的凹穴215内涂有第一黏着剂191的剖视图。第一黏着剂191通常为导热黏着剂，并且涂布于凹穴之底部上。
图36为芯片-中介层堆叠次组件10通过第一黏着剂191贴附至含金属载体20的剖视图。中介层11’及芯片13贴附至含金属载体20，且芯片13***凹穴215中，而定位件217则侧向对准且靠近中介层11’的***边缘。定位件217可控制中介层置放的准确度。定位件217朝向下方向延伸超过中介层11’的第二表面113，并且位于中介层11’的四侧表面外，同时侧向对准中介层11’的四侧表面。由于定位件217侧向靠近且符合中介层11’四侧表面，故其可避免芯片-中介层堆叠次组件10在黏着剂固化时发生任何不必要的位移。中介层11’与定位件217间的间隙优选是于约5至50微米的范围内。中介层的贴附步骤也可不使用定位件217。虽然无法通过凹穴215来控制芯片-中介层堆叠次组件10置放的准确度(其原因在于，很难精准地控制凹穴的尺寸与深度)，但是因为中介层11’具有较大的接触垫尺寸及间距，因此并不会造成随后于中介层11’上形成增层电路时，微盲孔的连接失败。
图37为第二黏着层193填充于中介层11’与含金属载体20之间并进一步延伸进入凹穴215中的剖视图。第二黏着层193通常为电性绝缘的底部填充材料，其涂布于中介层11’与含金属载体20之间，并填入凹穴215内的剩余空间中。
图38为移除溢出于定位件217上的过剩黏着剂后的剖视图。或者，可省略移除过剩黏着剂的步骤，据此过剩的黏着剂变成随后增层电路的一部分。
图39为平衡层311、第一绝缘层312、以及第一金属板31层压/涂布于中介层11’及含金属载体20上的剖视图。平衡层311接触含金属载体20，且自含金属载体20朝向下方向延伸，并且侧向覆盖、围绕及共形涂布中介层11’的侧壁，并自中介层11’侧向延伸至该结构的***边缘。第一绝缘层312接触第一金属板31、中介层11’、以及平衡层311，并且提供第一金属板31与中介层11’间、以及第一金属板31与平衡层311间的坚固机械性接合。
图40为将含金属载体20选定部分移除后，以形成金属散热座22及金属柱24的剖视图，其是通过光刻技术及湿法刻蚀移除含金属载体20的选定部分。金属散热座22对应于含金属载体20的第一剩余部分，其于向上方向覆盖及罩盖芯片13于其凹穴215中。金属柱24对应于含金属载体20的第二剩余部分，其与金属散热座22彼此保持距离。在此图中，金属柱24与金属散热座22的第二表面213于向上方向共平面，并且与定位件217于向下方向共平面。
图41为芯层26、第二绝缘层322、以及第二金属板32朝向上方向层压/涂布于金属散热座22、金属柱24、以及平衡层311上的剖视图。芯层26接触平衡层311，且自平衡层311朝向上方向延伸，并且侧向覆盖、围绕及共形涂布金属散热座22及金属柱24的侧壁，同时自金属散热座22及金属柱24侧向延伸至该结构的***边缘。第二绝缘层322接触金属散热座22的第二表面213、金属柱24、以及芯层26，且朝向上方向覆盖及侧向延伸于金属散热座22的第二表面213、金属柱24、以及芯层26上。第二金属板32接触第二绝缘层322，且朝向上方向覆盖第二绝缘层322。
图42为形成第一盲孔313、314、第二盲孔323、以及穿孔401后的剖视图。第一盲孔313延伸穿过第一金属板31及第一绝缘层312，并且对准中介层11’的第一接触垫112。此外，额外的第一盲孔314延伸穿过第一金属板31、第一绝缘层312以及平衡层311，并且对准金属柱24。第二盲孔323延伸穿过第二金属板32及第二绝缘层322，并且对准金属散热座22的选定部分及金属柱24。穿孔401朝垂直方向延伸穿过第一金属板31、第一绝缘层312、平衡层311、芯层26、第二绝缘层322以及第二金属板32。
参照图43，通过沉积第一披覆层31’于第一金属板31上及第一盲孔313、314中，沉积第二披覆层32’于第二金属板32上及第二盲孔323中，然后图案化第一及第二金属板31、32以及其上的第一及第二披覆层31’、32’，以分别形成于第一绝缘层312及第二绝缘层322上的第一导线315及第二导线325。连接层403也沉积于穿孔401中以形成披覆穿孔411。第一导线315自第一绝缘层312朝向下方向延伸，且侧向延伸于第一绝缘层312上，并且朝向上方向延伸进入第一盲孔313、314中，以形成直接接触中介层11’的第一接触垫112与金属柱24的第一导电盲孔317、318，以提供中介层11’的信号路由及接地连接。第二导线325自第二绝缘层322朝向上方向延伸，且侧向延伸于第二绝缘层322上，并且朝向下方向延伸进入第-二盲孔323中，以形成直接接触金属散热座22选定部分及金属柱24的第二导电盲孔327，其作为接地连接用。披覆穿孔411的第一端延伸至第一导线315，第二端延伸至第二导线325，以提供垂直信号连接通路。
据此，如图43所示，完成的半导体封装件210包括中介层11’、芯片13、金属散热座22、金属柱24、芯层26、第一增层电路301、第二增层电路302、以及披覆穿孔411。在此图中，第一增层电路301包括平衡层311、第一绝缘层312、以及第一导线315；第二增层电路302包括第二绝缘层322以及第二导线325。通过覆晶工艺，将芯片13电性耦接至预制的中介层11’，以形成芯片-中介层堆叠次组件10。使用第一及第二黏着剂191、193，将芯片-中介层堆叠次组件10贴附至金属散热座22，并使芯片13置放于凹穴215中，且中介层11’侧向延伸于凹穴215外。第一黏着剂191提供芯片13及金属散热座22间的机械性接合及热性连接，并且第二黏着剂193提供芯片13与金属散热座22间、以及中介层11’与金属散热座22间的机械性接合。金属散热座22的定位件217朝向下方向延伸超过中介层11’的第二表面113，且靠近中介层11’的***边缘，以控制中介层11’置放的准确度。金属柱24与金属散热座22彼此保持距离，并且与金属散热座22于向上方向共平面，以及与定位件217于向下方向共平面。芯层26侧向覆盖金属散热座22及金属柱24的侧壁。第一增层电路301通过第一导电盲孔317、318电性耦接至中介层11’及金属柱24。第二增层电路302通过第二导电盲孔327电性及热性耦接至金属散热座22，并且电性耦接至金属柱24。披覆穿孔411电性耦接至第一及第二导线315、325，以提供具有堆叠能力的半导体封装件。
图44为堆叠式封装组件200的剖视图，其是另一半导体封装件220设置于图43半导体封装件210的第二增层电路302上。在此图中，半导体封装件210更具有位于穿孔401内剩余空间的绝缘性填充物415，以及位于第一及第二增层电路301、302上的焊料屏蔽41。焊料屏蔽41包括焊料屏蔽开口，其显露第一及第二导线315、325的选定部分。据此，半导体封装件220可经由焊球51设置于半导体封装件210的第二导线325显露部分上。
[实施例3]
图45-52为本发明再一实施方面的具有堆叠式封装能力的再一半导体封装件制法剖视图，该半导体封装件包括金属散热座，其侧向延伸至该封装的***边缘。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无需再重复相同叙述。
图45为含金属载体20的凹穴215入口周围设有定位件217的剖视图，其中凹穴215位于含金属载体20的第一表面211。可通过移除金属板21的选定部分，或是通过沉积图案于金属板21上，以形成定位件217，其中沉积图案的方式包括电镀、无电电镀、蒸镀、溅射及其组合，并同时使用光刻技术。此实施方面是通过沉积图案于金属板21上，以形成定位件217，定位件217侧向延伸至含金属载体20的***边缘，且其内周围边缘与随后设置的中介层四侧边相符。
图46为含金属载体20的凹穴215外设有贯穿开口219的剖视图。贯穿开口219于垂直方向延伸穿过第一表面211以及第二表面213间的含金属载体20，其可通过机械钻孔形成。
图47为芯片-中介层堆叠次组件10通过第一黏着剂191贴附至含金属载体20的剖视图。中介层11’及芯片13贴附至含金属载体20，且芯片13***凹穴215中，而定位件217则侧向对准且靠近中介层11’的***边缘。第一黏着剂191接触凹穴底部及芯片13，以提供芯片13及含金属载体20的机械性接合及热性连接。定位件217朝向下方向延伸超过中介层11’的第二表面113，并且靠近中介层11’***边缘，以控制中介层11’置放的准确度。
图48为第二黏着层193填充于中介层11’与含金属载体20之间，并进一步延伸进入凹穴215中的剖视图。第二黏着层193通常为电性绝缘的底部填充材料，其涂布于中介层11’与含金属载体20之间，并填入凹穴215内的剩余空间中。
图49为移除溢出在定位件217上的过剩黏着剂后的剖视图。或者，可省略移除过剩黏着剂的步骤，据此过剩的黏着剂变成随后增层电路的一部分。
图50为平衡层311、第一绝缘层312、以及第一金属板31层压/涂布于中介层11’及含金属载体20上，以及第二绝缘层322及第二金属板32层压/涂布于含金属载体20的第二表面213上的剖视图。平衡层311接触含金属载体20，且自含金属载体20朝向下方向延伸，并且朝向上方向延伸进入贯穿开口219中，以及侧向覆盖、围绕及共形涂布中介层11’的侧壁，同时自中介层11’侧向延伸至该结构的***边缘。第一绝缘层312侧向延伸于中介层11’的第一表面111上以及平衡层311上，且接触第一金属板31、中介层11’、以及平衡层311，并且提供第一金属板31与中介层11’间、以及第一金属板31与平衡层311间的坚固机械性接合。第二绝缘层322侧向延伸于含金属载体20的第二表面213上，且接触第二金属板32以及含金属载体20，并且提供第二金属板32与含金属载体20间的坚固机械性接合。
图51为形成第一及第二盲孔313、323以及穿孔401后的剖视图。第一盲孔313延伸穿过第一金属板31及第一绝缘层312，并且对准中介层11’的第一接触垫112。第二盲孔323延伸穿过第二金属板32及第二绝缘层322，并且对准金属散热座22的选定部分。穿孔401对准贯穿开口219，并且朝垂直方向延伸穿过第一金属板31、第一绝缘层312、平衡层311、第二绝缘层322以及第二金属板32。
参照图52，通过沉积第一披覆层31’于第一金属板31上及第一盲孔313中，沉积第二披覆层32’于第二金属板32上及第二盲孔323中，然后图案化第一及第二金属板31、32以及其上的第一及第二披覆层31’、32’，以分别形成于第一绝缘层312及第二绝缘层322上的第一导线315及第二导线325。连接层403也沉积于穿孔401中以形成披覆穿孔411。第一导线315自第一绝缘层312朝向下方向延伸，且侧向延伸于第一绝缘层312上，并且朝向上方向延伸进入第一盲孔313中，以形成直接接触中介层11’的第一接触垫112的第一导电盲孔317，以提供中介层11’的信号路由。第二导线325自第二绝缘层322朝向上方向延伸，且侧向延伸于第二绝缘层322上，并且朝向下方向延伸进入第-二盲孔323中，以形成直接接触含金属载体20选定部分的第二导电盲孔327，其作为散热及接地连接用。披覆穿孔411的第一端延伸至第一导线315，第二端延伸至第二导线325，以提供垂直信号连接通路。
据此，如图52所示，完成的半导体封装件310包括中介层11’、芯片13、含金属载体20、第一增层电路301、第二增层电路302、以及披覆穿孔411。在此图中，第一增层电路301包括平衡层311、第一绝缘层312、以及第一导线315；第二增层电路302包括第二绝缘层322、第二导线325。通过覆晶工艺，将芯片13电性耦接至预制的中介层11’，以形成芯片-中介层堆叠次组件10。使用第一及第二黏着剂191、193，将芯片-中介层堆叠次组件10贴附至作为金属散热座22的含金属载体20，并使芯片13置放于凹穴215中，且中介层11’侧向延伸于凹穴215外。第一黏着剂191提供芯片13及金属散热座22间的机械性接合及热性连接，并且第二黏着剂193提供芯片13及金属散热座22间、以及中介层11’与金属散热座22间的机械性接合。金属散热座22的定位件217朝向下方向延伸超过中介层11’的第二表面113，且靠近中介层11’的***边缘，以控制中介层11’置放的准确度。第一增层电路301通过第一导电盲孔317电性耦接至中介层11’。第二增层电路302通过第二导电盲孔327电性及热性耦接至金属散热座22。披覆穿孔411实质上由含金属载体20、第一增层电路301、以及第二增层电路302共享，并且延伸穿过含金属载体的贯穿开口219，以提供第一增层电路301及第二增层电路302间的电性及热性连接。
图53为堆叠式封装组件300的剖视图，其是另一半导体封装件320设置于图52半导体封装件310的第二增层电路302上。在此图中，半导体封装件310更具有位于穿孔401内剩余空间的绝缘性填充物415，以及位于第一及第二增层电路301、302上的焊料屏蔽41。焊料屏蔽41包括焊料屏蔽开口，其是显露第一及第二导线315、325的选定部分。据此，半导体封装件320可经由焊球51设置于半导体封装件310的第二导线325显露部分上。
[实施例4]
图54-63为本发明又一实施方面的具有堆叠式封装能力的又一半导体封装件制法剖视图，该半导体封装件使用一层压基板作为金属散热座。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆可合并于此处，且无需再重复相同叙述。
图54及55为本发明一实施方面的定位件工艺剖视图，其形成于层压基板的介电层上。
图54为层压基板的剖视图，其包括金属板21、介电层23、以及金属层25。介电层23夹置于金属板21及金属层25间。介电层23通常为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，并且具有50微米的厚度。金属层25通常为铜所制成，但也可使用铜合金或其他材料(例如铝、不锈钢、或其合金)。金属层25厚度可于5至200微米的范围内。在此实施方面中，金属层25为具有50微米厚度的铜板。
图55为于介电层23上形成定位件257的剖视图。可通过使用光刻技术及湿法刻蚀，以移除金属层25的选定部分，进而形成定位件257。在此图中，定位件257由多个金属凸柱组成，且排列成与随后设置的中介层四侧边相符的矩形边框阵列。然而，定位件的图案不限于此，其可具有防止随后设置的中介层发生不必要位移的其他各种图案。举例来说，定位件257可由一连续或不连续的凸条所组成，并与随后设置的中介层四侧边、两对角、或四角相符。
图56及57为于层压基板的介电层上形成定位件的另一工艺剖视图。
图56为具有一组开口251的层压基板剖视图。该层压基板包括上述的金属板21、介电层23、以及金属层25，并且通过移除金属层25的选定部分以形成开口251。
图57为介电层23上形成定位件257的剖视图。定位件257可通过将光敏性塑料材料(例如环氧树脂、聚酰亚胺等)或非光敏性材料涂布或印刷于开口251中，接着移除整体金属层25而形成。据此，定位件257由多个树脂凸柱组成，且具有防止随后设置的中介层发生不必要位移的图案。
图58为含金属载体20中形成凹穴215的剖视图。凹穴215延伸穿过介电层23，并且进一步延伸进入金属板21中。
图59为含金属载体20的凹穴215外设有贯穿开口219的剖视图。贯穿开口219延伸穿过含金属载体20，其可通过机械钻孔形成。
图60为芯片-中介层堆叠次组件10通过黏着剂194贴附至含金属载体20的剖视图。在此，芯片-中介层堆叠次组件10与图8所示结构类似，差异处仅在于，此图中的中介层11’上仅设有单个覆晶式芯片13。芯片13置放于凹穴215中，而中介层11’位于凹穴215外，同时中介层11’的第二表面113贴附于介电层23上。通过涂布黏着剂194于凹穴的底部上，然后将芯片-中介层堆叠次组件10的芯片13***凹穴215中，以将芯片13设置于含金属载体20上。凹穴215中的黏着剂194(通常为导热但不导电的黏着剂)受到芯片13挤压，进而往下流入芯片13与凹穴侧壁间的间隙，并且溢流至介电层23的平坦表面上。因此，黏着剂194围绕嵌埋的芯片13，且挤出的部分也作为中介层贴附黏着剂。定位件257自介电层23朝向下方向延伸，且延伸超过中介层11’的第二表面113，并且靠近中介层11’的***边缘，以控制中介层11’置放的准确度。
图61为平衡层311、第一绝缘层312、以及第一金属板31层压/涂布于中介层11’及含金属载体20上，以及第二绝缘层322及第二金属板32层压/涂布于含金属载体20的第二表面213上的剖视图。平衡层311接触及覆盖含金属载体20的介电层23以及中介层11’的侧壁，并且延伸进入贯穿开口219中。第一绝缘层312侧向延伸于中介层11’及平衡层311上，且接触第一金属板31、中介层11’、及平衡层311，并且提供第一金属板31与中介层11’间、以及第一金属板31与平衡层311间的坚固机械性接合。第二绝缘层322侧向延伸于含金属载体20的第二表面213上，且接触第二金属板32以及含金属载体20，并且提供第二金属板32与含金属载体20间的坚固机械性接合。
图62为形成第一及第二盲孔313、323以及穿孔401后的剖视图。第一盲孔313延伸穿过第一金属板31及第一绝缘层312，并且对准中介层11’的第一接触垫112。第二盲孔323延伸穿过第二金属板32及第二绝缘层322，并且对准含金属载体20的选定部分。穿孔401对准贯穿开口219，并且朝垂直方向延伸穿过第一金属板31、第一绝缘层312、平衡层311、第二绝缘层322、以及第二金属板32。
参照图63，通过沉积第一披覆层31’于第一金属板31上及第一盲孔313中，沉积第二披覆层32’于第二金属板32上及第二盲孔323中，然后图案化第一及第二金属板31、32以及其上的第一及第二披覆层31’、32’，以分别形成位于第一绝缘层312及第二绝缘层322上的第一导线315及第二导线325。连接层403也沉积于穿孔401中，以形成披覆穿孔411。第一导线315自第一绝缘层312朝向下方向延伸，且侧向延伸于第一绝缘层312上，并且朝向上方向延伸进入第一盲孔313中，以形成直接接触中介层11’的第一接触垫112的第一导电盲孔317，以提供中介层11’的信号路由。第二导线325自第二绝缘层322朝向上方向延伸，且侧向延伸于第二绝缘层322上，并且朝向下方向延伸进入第-二盲孔323中，以形成直接接触含金属载体20选定部分的第二导电盲孔327，其作为散热及接地连接用。披覆穿孔411的第一端延伸至第一导线315，第二端延伸至第二导线325，以提供垂直信号连接通路。
据此，如图63所示，完成的半导体封装件410包括中介层11’、芯片13、含金属载体20、第一增层电路301、第二增层电路302、以及披覆穿孔411。通过覆晶工艺，将芯片13电性耦接至预制的中介层11’，以形成芯片-中介层堆叠次组件10。作为金属散热座22的含金属载体20包括凹穴215，其延伸穿过介电层23以及延伸进入金属板21中。使用黏着剂194，将芯片-中介层堆叠次组件10贴附至含金属载体20，并使芯片13置放于凹穴215中，同时定位件257侧向对准且靠近中介层11’的***边缘。黏着剂194围绕嵌埋的芯片13，且黏着剂194挤出的部分接触中介层11’的第二表面113及介电层23，并且夹置于中介层11’的第二表面113及介电层23间，以作为中介层贴附黏着剂。含金属载体20的定位件257自介电层23朝向下方向延伸，且延伸超过中介层11’的第二表面113，并且靠近中介层11’的***边缘，以控制中介层11’置放的准确度。第一增层电路301通过第一导电盲孔317电性耦接至中介层11’，以提供扇出路由/互连。第二增层电路302通过第二导电盲孔327热性及电性耦接至含金属载体20，以作为散热及接地连接用。披覆穿孔411电性耦接至第一及第二导线315、325，以提供具有堆叠能力的半导体封装件。
图64为堆叠式封装组件400的剖视图，其是另一半导体封装件420设置于图63半导体封装件410的第一增层电路301上。在此图中，半导体封装件310还具有位于穿孔401内剩余空间的绝缘性填充物415，以及位于第一及第二增层电路301、302上的焊料屏蔽41。焊料屏蔽41包括焊料屏蔽开口，其显露第一及第二导线315、325的选定部分。据此，半导体封装件420可经由焊球51设置于半导体封装件410的第一导线315显露部分上。
上述的封装件与组件仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。一芯片可独自使用一凹穴，或与其他芯片共享一凹穴。举例来说，一凹穴可容纳单一芯片，且金属散热座可包括排列成阵列形状的多个凹穴以容纳多个芯片。或者，单一凹穴内能放置数个芯片。同样地，一芯片可独自使用一中介层，或与其他芯片共享一中介层。举例来说，单一芯片可电性耦接至一中介层。或者，数个芯片可耦接至一中介层。举例来说，可将四枚排列成2x2阵列的小型芯片耦接至一中介层，并且该中介层可包括额外的接触垫，以接收额外芯片垫，并提供额外芯片垫的路由。增层电路也可包括额外的导线，以连接该中介层的额外的接触垫。
如上述实施方面所示，本发明建构出一种应用于堆叠式封装的独特的半导体封装件，其可展现优越的散热性能与可靠度，且包括一芯片、一中介层、一黏着剂、一金属散热座、一第一增层电路、一第二增层电路、以及多个披覆穿孔。
芯片通过凸块电性耦接至中介层，以形成芯片-中介层堆叠次组件。芯片可为已封装或未封装的芯片。此外，芯片可为裸晶，或是晶圆级封装芯片等。
金属散热座可延伸至半导体封装件的***边缘，以提供芯片、中介层、第一增层电路、以及第二增层电路的机械性支撑。或者，金属散热座可与半导体封装件的***边缘彼此保持距离。在一优选的实施方面中，金属散热座包括金属板，其提供嵌埋芯片的散热与电磁屏蔽。金属板的厚度可为0.1至10毫米。金属板的材料可包括铜、铝、不锈钢、或其合金。金属散热座还包括延伸进入金属板中的凹穴，并且该金属散热座罩盖凹穴中的芯片。因此，凹穴的金属材质底部及侧壁能提供嵌埋芯片的散热接触表面，以及嵌埋芯片的垂直与水平方向的电磁屏蔽。
金属散热座可为单层或多层结构，并且可由定位件设置于凹穴外的含金属载体制成。具有定位件的含金属载体可由下列步骤制成：提供金属板；于该金属板中形成凹穴；通过移除该金属板的选定部分，或是通过于该金属板上沉积金属或塑料材料的图案，以形成围绕凹穴入口的定位件。因此，由含金属载体制成的金属散热座为金属板，该金属板具有位于其中的凹穴以及自该凹穴入口侧向延伸的平坦表面。或者，具有定位件的含金属载体由下列步骤制成：提供层压基板，其包括介电层及金属板；通过移除位于介电层上的金属层选定部分，或是通过于介电层上沉积金属或塑料材料的图案，以形成位于介电层上的定位件；形成凹穴，其延伸穿过介电层且延伸进入金属板中。因此，由含金属载体制成的金属散热座为层压基板，其包括金属板、介电层，并且具有延伸穿过介电层且延伸进入金属板中的凹穴。关于延伸至半导体封装件***边缘的金属散热座方面，其保留整个含金属载体，以作为金属散热座。关于与半导体封装件***边缘彼此保持距离的金属散热座另一方面，其移除含金属载体的选定部分，以形成金属散热座，该金属散热座为含金属载体的选定保留部分，芯层进一步填充含金属载体的移除部分，且覆盖金属散热座的侧壁。芯层的第一表面实质上与含金属散热座的第一表面呈共平面，而芯层的第二表面则实质上与含金属散热座的第二表面呈共平面。此外，除了作为金属散热座的上述选定保留部分外，可保留含金属载体的另外选定金属部分，以作为电源/接地或信号连接用的金属柱，并且芯层也侧向覆盖金属柱的侧壁。金属柱与金属散热座通过芯层彼此分隔，并且该金属柱实质上于第一及第二垂直方向分别与芯层以及金属散热座的金属平坦表面共平面(为了方便描述，中介层的第一表面所面对的方向定义为第一垂直方向，中介层的第二表面所面对的方向定义为第二垂直方向)。芯层材料可包括环氧树脂、BT、聚酰亚胺、或其他种类的树脂或树脂/玻璃复合物，并且于侧向提供金属散热座及可选择性形成的金属柱的机械性支撑。
定位件可自金属散热座中邻接凹穴入口的平坦表面朝第一垂直方向延伸，并且延伸超过中介层的第二表面。因此，通过定位件侧向对准与靠近中介层的***边缘，可控制中介层置放的准确度。定位件可为金属、光敏性塑料材料或非光敏性材料所制成。举例来说，定位件可实质上由铜、铝、镍、铁、锡或其合金组成。定位件也可包括环氧树脂或聚酰亚胺，或是由环氧树脂或聚酰亚胺组成。再者，定位件可具有防止中介层发生不必要位移的各种图案。举例来说，定位件可包括一连续或不连续的凸条、或是凸柱阵列。或者，定位件可侧向延伸至金属散热座的***边缘，且其内周围边缘与中介层的***边缘相符。具体来说，定位件可侧向对准中介层的四侧边，以定义出与中介层形状相同或相似的区域，并且避免中介层的侧向位移。举例来说，定位件可对准并符合中介层的四侧边、两对角、或四角，并且定位件与中介层间的间隙优选于5至50微米的范围内。因此，位于中介层外的定位件可控制芯片-中介层堆叠次组件置放的准确度。此外，设置于凹穴入口外的定位件优选具有位于5至200微米范围内的高度。
金属散热座的凹穴可在其入口处具有较其底部更大的直径或尺寸，并且具有0.05毫米至1.0毫米的深度。举例来说，凹穴可具有横切的圆锥或方锥形状，其直径或大小朝第一垂直方向自底部向入口递增。或者，凹穴可为具有固定直径的圆柱形状。凹穴也可在其入口及底部具有圆形、正方形或矩形的周缘。
黏着剂可先涂布于凹穴底部上，然后当芯片***凹穴中时，部分黏着剂挤出凹穴外。因此，黏着剂可接触及围绕金属散热座凹穴中的嵌埋芯片，并且黏着剂的挤出部分可接触中介层的第二表面及自金属散热座中凹穴入口侧向延伸的平坦表面，并夹置于中介层的第二表面及自金属散热座中凹穴入口侧向延伸的平坦表面间。或者，可将导热黏着剂涂布于凹穴底部，且当芯片***凹穴中时，导热黏着剂仍位于凹穴中。然后可将第二黏着剂(通常为电性绝缘的底部填充材料)涂布并填入凹穴中的剩余空间中，并延伸至中介层的第二表面及自金属散热座中凹穴入口侧向延伸的平坦表面间。据此，第一黏着剂提供芯片与金属散热座间的机械性接合及热性连接，而第二黏着剂提供中介层与金属散热座间的机械性接合。
中介层侧向延伸于凹穴外，并且可使该中介层的第二表面面对金属散热座，以贴附至金属散热座中邻接凹穴入口的平坦表面。中介层的材料可为硅、玻璃、陶瓷或石墨，其具有50至500微米的厚度，中介层可包含导线图案，且该导线图案由第二接触垫的细微间距扇出至第一接触垫的粗间距。因此，中介层能提供嵌埋芯片的第一级扇出路由/互连。此外，因为中介层通常由高弹性系数材料制成，且该高弹性系数材料具有与芯片匹配的热膨胀系数(例如，每摄氏3至10ppm)，因此，可大幅降低或补偿热膨胀系数不匹配所导致的芯片及其电性互连处的内部应力。
第一及第二增层电路可分别设置于邻接中介层的第一表面及金属散热座的第二表面，并且可提供第二扇出路由/互连。此外，第一及第二增层电路可进一步通过作为接地连接用的额外导电盲孔，以电性耦接至金属散热座的金属表面或/及可选择性形成的金属柱。第一增层电路包括一平衡层、一第一绝缘层、以及一或多个第一导线。第二增层电路包括一第二绝缘层、以及一或多个第二导线。平衡层侧向覆盖中介层的侧壁，且第一绝缘层形成于中介层的第一表面及平衡层上。第二绝缘层覆盖金属散热座的第二表面及芯层。对于移除含金属载体选定部分的方面，其是在移除含金属载体的选定部分前形成平衡层，且于移除含金属载体的选定部分及形成芯层后形成第二绝缘层。第一导线侧向延伸于第一绝缘层上，并且延伸穿过位于第一绝缘层中的第一盲孔，以形成与中介层的第一接触垫直接接触的第一导电盲孔，并且其可选择性地与金属散热座或选择性形成的金属柱直接接触。第二导线侧向延伸于第二绝缘层上，并且延伸穿过第二绝缘层中选择性形成的一或更多第二盲孔，以形成一或更多的第二导电盲孔，其直接接触金属散热座及/或选择性形成的金属柱。据此，第一导线可直接接触中介层的第一接触垫，以提供中介层的信号路由，因此中介层与第一增层电路间的电性连接无需使用焊接材料。此外，因为第一导电盲孔直接接触金属散热座，其可作为散热管，因此，芯片产生的热可通过导电盲孔散逸至第一及第二增层电路的外侧导电层。
假如需要更多的信号路由，第一及第二增层电路可进一步包括额外的绝缘层、额外的盲孔、以及额外的导线。第一及第二增层电路的最外侧导线可分别连接导电接点，例如焊球，以与另一半导体封装件电性传输及机械连接。据此，通过使用位于最外侧导线上的导电接点，即可设置另一半导体封装件于第一或第二增层电路上，以提供一堆叠式封装组件。
披覆穿孔的第一端可延伸及电性连接至第一增层电路的外侧或内侧导电层，第二端可延伸及电性连接至第二增层电路的外侧或内侧导电层，以于垂直方向提供第一增层电路及第二增层电路间的信号路由。在以上任何情况下，披覆穿孔可提供第一增层电路及第二增层电路间的电性及热性连接。
可通过以下步骤形成披覆穿孔：形成于第一端垂直延伸至第一增层电路，以及于第二端垂直延伸至第二增层电路的穿孔；然后沉积连接层于穿孔的内侧壁上。对于金属散热座与半导体封装件的***边缘彼此保持距离的方面，披覆穿孔延伸穿过覆盖金属散热座侧壁的芯层。据此，通过以下步骤形成披覆穿孔：形成延伸穿过芯层的穿孔；然后沉积连接层于穿孔的内侧壁上。在此方面中，可于形成平衡层、芯层、以及第一及第二绝缘层后形成穿孔，其可朝垂直方向延伸穿过平衡层、芯层、以及增层电路的一或多个绝缘层。对于金属散热座延伸至半导体封装件的***边缘的另一方面，金属散热座包括贯穿开口，贯穿开口具有延伸进入其中的平衡层，且披覆穿孔对准金属散热座的贯穿开口且延伸穿过平衡层。据此，可通过以下步骤形成披覆穿孔：形成延伸穿过平衡层且对准贯穿开口的穿孔；然后沉积连接层于穿孔的内侧壁上。因此，可于形成平衡层、第一及第二绝缘层后形成穿孔，其可朝垂直方向延伸穿过平衡层以及增层电路的一或多个绝缘层。此外，当形成增层电路的外侧或内侧的导线时，可同时沉积披覆穿孔的连接层。
「覆盖」一词意思是于垂直及/或侧面方向上不完全以及完全覆盖。例如，在凹穴朝向下方向的状态下，金属板于向上方向覆盖芯片，不论另一元件例如黏着剂是否位于金属板及芯片中。
「对准」一词意思是元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件***且延伸进入另一元件中。例如，当假想的水平线与定位件及中介层相交时，定位件侧向对准于中介层，不论定位件与中介层之间是否具有其他与假想的水平线相交的元件，且不论是否具有另一与中介层相交但不与定位件相交、或与定位件相交但不与中介层相交的假想水平线。同样地，例如第一盲孔对准中介层的第一接触垫。
「靠近」一词意思是元件间的间隙的宽度不超过最大可接受范围。如本领域现有通识，当中介层以及定位件间的间隙不够窄时，由于中介层于间隙中的侧向位移而导致的位置误差可能会超过可接受的最大误差限制。在某些情况下，一旦中介层的位置误差超过最大极限时，则不可能使用激光束对准中介层的预定位置，而导致中介层以及增层电路间的电性连接失败。根据中介层的接触垫的尺寸，本领域的技术人员可经由试误法以确认中介层以及定位件间的间隙的最大可接受范围，以确保导电盲孔与中介层的接触垫对准。由此，「定位件靠近中介层的***边缘」的用语是指中介层的***边缘与定位件间的间隙窄到足以防止中介层的位置误差超过可接受的最大误差限制。
「电性连接」、以及「电性耦接」的词意思是直接或间接电性连接。例如，第一导线直接接触并且电性连接至中介层的第一接触垫，以及第三导线与中介层的第一接触垫保持距离，并且通过第一导线电性连接至中介层的第一接触垫。
「第一垂直方向」及「第二垂直方向」并非取决于封装件的定向，凡本领域技术人员即可轻易了解其实际所指的方向。例如，中介层的第一表面面朝第一垂直方向，且中介层的第二表面面朝第二垂直方向，此与封装件是否倒置无关。同样地，定位件是沿一侧向平面「侧向」对准中介层，此与封装件是否倒置、旋转或倾斜无关。因此，该第一及第二垂直方向彼此相反且垂直于侧面方向，且侧向对准的元件与垂直于第一与第二垂直方向的侧向平面相交。再者，在凹穴朝上的位置，第一垂直方向为向上方向，第二垂直方向为向下方向；在凹穴朝下的位置，第一垂直方向为向下方向，第二垂直方向为向上方向。
本发明应用于堆叠式封装的半导体封装件具有许多优点。举例来说，通过现有的覆晶接合工艺例如热压或回焊，将芯片电性耦接至中介层，其可避免使用黏着载体作为暂时接合时，会遭遇位置准确度问题。中介层提供嵌埋芯片的第一级扇出路由/互连，而增层电路则提供第二级扇出路由/互连。当增层电路形成于具有较大接触垫尺寸及间距的中介层上，与传统的增层电路直接形成在芯片的I/O垫上，并且不具扇出路由的技术相比，前者具有较后者大幅改善的生产合格率。定位件可控制中介层置放的准确度。因此，容置嵌埋芯片的凹穴，其形状或深度在工艺中不再是需要严格控制的重要参数。金属散热座可提供嵌埋芯片的散热、电磁屏蔽、以及湿气阻障，并且提供芯片、中介层、以及增层电路的机械性支撑。中介层以及增层电路是直接电性连接，且无需使用焊料，因此有利于展现高I/O值以及高性能。双重增层电路可提供具有简单电路图案的信号路由，或具有复杂电路图案的可挠性多层信号路由。披覆穿孔可提供双重增层电路间的垂直信号路由，以提供具有堆叠能力的封装件。通过此方法制备成的封装件为可靠度高、价格低廉、且非常适合大量制造生产。
本案的制作方法具有高度适用性，且是以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本案的制作方法不需昂贵工具即可实施。因此，相比于传统技术，此制作方法可大幅提升产量、合格率、效能与成本效益。
在此所述的实施例为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图也可能省略重复或非必要的元件及元件符号。

Claims (15)

1.一种具有堆叠式封装能力的半导体封装件制作方法，其特征在于，包含以下步骤：
提供一芯片；
提供一中介层，其包含一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔；
通过多个凸块电性耦接该芯片至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；
提供一含金属载体，其具有一第一表面、相反的一第二表面、以及形成于该第一表面的一凹穴；
使用一黏着剂贴附该芯片-中介层堆叠次组件至该含金属载体，并使该芯片***该凹穴中，且该中介层侧向延伸于该凹穴外；
在该芯片-中介层堆叠次组体贴附至该含金属载体后，于该中介层的该第一表面上形成一第一增层电路，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫；
移除该含金属载体的选定部分，以形成一金属散热座，该金属散热座为罩盖该凹穴内的该芯片的该金属载体的一第一剩余部分，并且具有对应于该含金属载体的该第一表面的一第一表面及相反的一第二表面；
形成一芯层，其侧向覆盖该金属散热座的侧壁；
于该金属散热座的该第二表面上及该芯层上形成一第二增层电路；以及
形成延伸穿过该芯层的多个披覆穿孔，以提供该第一增层电路与该第二增层电路间的电性及热性连接。
2.根据权利要求1所述的方法，其中该电性耦接该芯片至该中介层的该些第二接触垫的步骤以面板规模进行，并且在该贴附该芯片-中介层堆叠次组件至该含金属载体的步骤前执行一单片化步骤，以分离各个的芯片-中介层堆叠次组件。
3.根据权利要求1所述的方法，其中该含金属载体包括位于该凹穴外的一定位件，并且该芯片-中介层堆叠次组件通过该定位件侧向对准与靠近该中介层的***边缘，以贴附至该含金属载体。
4.根据权利要求1所述的方法，其中该第二增层电路包含多个第二导电盲孔，以电性及热性耦接至该金属散热座。
5.根据权利要求1所述的方法，其中移除该含金属载体选定部分的该步骤也形成一金属柱，其为该含金属载体的一第二剩余部分，并与该第一剩余部分彼此保持距离。
6.一种具有堆叠式封装能力的半导体封装件制作方法，其特征在于，包含以下步骤：
提供一芯片；
提供一中介层，其包含一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔；
通过多个凸块电性耦接该芯片至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；
提供一含金属载体，其具有一第一表面、相反的一第二表面、以及形成于该第一表面的一凹穴；
于该含金属载体的该第一表面与该第二表面间形成延伸穿过该含金属载体的多个贯穿开口；
使用一黏着剂贴附该芯片-中介层堆叠次组件至该含金属载体，并使该芯片***该凹穴中，且该中介层侧向延伸于该凹穴外；
在该芯片-中介层堆叠次组体贴附至该含金属载体后，于该中介层的该第一表面上形成一第一增层电路，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫；
于该含金属载体的该第二表面上形成一第二增层电路；以及
形成延伸穿过该些贯穿开口的多个披覆穿孔，以提供该第一增层电路与该第二增层电路间的电性及热性连接。
7.根据权利要求6所述的方法，其中该含金属载体包括位于该凹穴外的一定位件，并且该芯片-中介层堆叠次组件通过该定位件侧向对准与靠近该中介层的***边缘，以贴附至该含金属载体。
8.根据权利要求6所述的方法，其中该第二增层电路包含多个第二导电盲孔，以电性及热性耦接至该含金属载体。
9.一种具有堆叠式封装能力的半导体封装件，其特征在于，包含：
一芯片；
一中介层，其具有一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫，该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔；
一金属散热座，其具有一第一表面、相反的一第二表面、以及形成于该第一表面的一凹穴；
一第一增层电路，其形成在该中介层的该第一表面上，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔电性耦接至该中介层的该些第一接触垫；
一芯层，其侧向覆盖该金属散热座的侧壁；
一第二增层电路，其形成于该金属散热座的该第二表面上及该芯层上；以及
多个披覆穿孔，其延伸穿过该芯层，以提供该第一增层电路与该第二增层电路间的电性及热性连接，
其中该芯片通过多个凸块电性耦接至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；且
该芯片-中介层堆叠次组件通过一黏着剂贴附至该金属散热座，并且该凹穴罩盖该芯片，且该中介层侧向延伸于该凹穴外。
10.根据权利要求9所述的半导体封装件，其中该金属散热座包括位于该凹穴外的一定位件，并且该芯片-中介层堆叠次组件通过该定位件侧向对准与靠近该中介层的***边缘，以贴附至该金属散热座。
11.根据权利要求9所述的半导体封装件，其中该第二增层电路通过该第二增层电路的多个第二导电盲孔，以电性及热性耦接至该金属散热座。
12.根据权利要求9所述的半导体封装件，其特征在于，包含一金属柱，其与该金属散热座彼此保持距离。
13.一种具有堆叠式封装能力的半导体封装件，其特征在于，包含：
一芯片；
一中介层，其具有一第一表面、与该第一表面相反的一第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔；
一含金属载体，其具有一第一表面、相反的一第二表面、一形成于第一表面的一凹穴、以及多个贯穿开口，其中该些多个贯穿开口延伸穿过该含金属载体的该第一表面与该第二表面之间；
一第一增层电路，其形成于该中介层的该第一表面上，其中该第一增层电路通过该第一增层电路的多个第一导电盲孔，以电性耦接至该中介层的该些第一接触垫；
一第二增层电路，其形成于该含金属载体的该第二表面上；以及
多个披覆穿孔，其延伸穿过该含金属载体的该些贯穿开口，以提供该第一增层电路与该第二增层电路间的电性及热性连接，
其中该芯片通过多个凸块电性耦接至该中介层的该些第二接触垫，以形成一芯片-中介层堆叠次组件；且
该芯片-中介层堆叠次组件通过一黏着剂贴附至该含金属载体，并且该凹穴罩盖该芯片，且该中介层侧向延伸于该凹穴外。
14.根据权利要求13所述的半导体封装件，其中该含金属载体包括位于该凹穴外的一定位件，并且该芯片-中介层堆叠次组件通过该定位件侧向对准与靠近该中介层的***边缘，以贴附至该含金属载体。
15.根据权利要求13所述的半导体封装件，其中该第二增层电路通过该第二增层电路的多个第二导电盲孔，以电性及热性耦接至该含金属载体。
CN201410647116.4A 2013-11-13 2014-11-13 具有堆叠式封装能力的半导体封装件及其制作方法 Expired - Fee Related CN104882416B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361903469P 2013-11-13 2013-11-13
US61/903,469 2013-11-13
US201361911036P 2013-12-03 2013-12-03
US61/911,036 2013-12-03

Publications (2)

Publication Number Publication Date
CN104882416A true CN104882416A (zh) 2015-09-02
CN104882416B CN104882416B (zh) 2017-10-20

Family

ID=53043077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410647116.4A Expired - Fee Related CN104882416B (zh) 2013-11-13 2014-11-13 具有堆叠式封装能力的半导体封装件及其制作方法

Country Status (3)

Country Link
US (2) US9318411B2 (zh)
CN (1) CN104882416B (zh)
TW (1) TWI593076B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206547A (zh) * 2016-07-17 2016-12-07 王培培 一种集成电路封装结构及其制造方法
CN107230640A (zh) * 2016-03-24 2017-10-03 钰桥半导体股份有限公司 具散热座及双增层电路的散热增益型半导体组件及其制法
CN107369663A (zh) * 2017-08-25 2017-11-21 广东工业大学 一种具备正面凸点的扇出型封装结构的芯片及其制作方法
CN107564872A (zh) * 2017-08-25 2018-01-09 广东工业大学 一种具备高散热扇出型封装结构的芯片及其制作方法
CN108122749A (zh) * 2017-12-20 2018-06-05 成都海威华芯科技有限公司 一种基于图形化载片的SiC基GaN_HEMT背面工艺
CN108695274A (zh) * 2015-05-27 2018-10-23 钰桥半导体股份有限公司 三维整合的散热增益型半导体组件及其制作方法
CN109801905A (zh) * 2017-11-16 2019-05-24 爱思开海力士有限公司 与传热板有关的半导体封装体及其制造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192804B2 (en) * 2012-07-09 2019-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace packaging structure and method for forming the same
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9431319B2 (en) * 2014-08-01 2016-08-30 Linear Technology Corporation Exposed, solderable heat spreader for integrated circuit packages
KR102262906B1 (ko) * 2014-11-13 2021-06-09 삼성전기주식회사 회로기판
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
KR102021886B1 (ko) * 2015-05-15 2019-09-18 삼성전자주식회사 전자부품 패키지 및 패키지 온 패키지 구조
JP6742352B2 (ja) * 2015-06-29 2020-08-19 モレックス エルエルシー 特定用途向け電子機器パッケージングシステム、方法及びデバイス
TWI611546B (zh) * 2015-08-24 2018-01-11 欣興電子股份有限公司 封裝基板
US9871007B2 (en) * 2015-09-25 2018-01-16 Intel Corporation Packaged integrated circuit device with cantilever structure
US10026672B1 (en) * 2015-10-21 2018-07-17 Hrl Laboratories, Llc Recursive metal embedded chip assembly
US10535611B2 (en) * 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
US20170179066A1 (en) * 2015-12-18 2017-06-22 Russell S. Aoki Bulk solder removal on processor packaging
KR101912278B1 (ko) * 2015-12-21 2018-10-29 삼성전기 주식회사 전자 부품 패키지 및 그 제조방법
WO2017146132A1 (ja) * 2016-02-26 2017-08-31 国立研究開発法人産業技術総合研究所 放熱基板
KR101845150B1 (ko) * 2016-04-20 2018-04-04 전자부품연구원 반도체 패키지 및 그 제조방법
US9653391B1 (en) * 2016-06-30 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging structure and manufacturing method thereof
US10199356B2 (en) * 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10224254B2 (en) * 2017-04-26 2019-03-05 Powertech Technology Inc. Package process method including disposing a die within a recess of a one-piece material
KR102327548B1 (ko) 2017-10-17 2021-11-16 삼성전자주식회사 반도체 패키지
US10527896B2 (en) * 2017-12-08 2020-01-07 L3 Technologies, Inc. Chip on glass protection
US20190214367A1 (en) * 2018-01-10 2019-07-11 Powertech Technology Inc. Stacked package and a manufacturing method of the same
KR102492796B1 (ko) 2018-01-29 2023-01-30 삼성전자주식회사 반도체 패키지
KR101942748B1 (ko) * 2018-01-31 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10700028B2 (en) 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
US10515929B2 (en) 2018-04-09 2019-12-24 International Business Machines Corporation Carrier and integrated memory
US10431563B1 (en) * 2018-04-09 2019-10-01 International Business Machines Corporation Carrier and integrated memory
US10672715B2 (en) * 2018-04-16 2020-06-02 Amkor Technology, Inc. Semiconductor package using cavity substrate and manufacturing methods
SG10201809987YA (en) * 2018-11-09 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and packaging process
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
KR20200140654A (ko) * 2019-06-07 2020-12-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TWI735034B (zh) * 2019-08-27 2021-08-01 鈺橋半導體股份有限公司 具有加強層及彎翹平衡件之互連基板及其半導體組體
CN110634848A (zh) * 2019-08-29 2019-12-31 上海先方半导体有限公司 一种多芯片堆叠封装结构及其制作方法
CN110828496B (zh) * 2019-11-15 2022-10-11 华天科技（昆山）电子有限公司 半导体器件及其制造方法
US11217506B2 (en) * 2019-12-19 2022-01-04 Semiconductor Components Industries, Llc Semiconductor device assemblies including low-stress spacer
KR20210096497A (ko) 2020-01-28 2021-08-05 삼성전자주식회사 방열 구조체를 포함한 반도체 패키지
US11810895B2 (en) * 2021-10-14 2023-11-07 Honeywell Federal Manufacturing & Technologies, Llc Electrical interconnect structure using metal bridges to interconnect die

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544812B1 (en) * 2000-11-06 2003-04-08 St Assembly Test Service Ltd. Single unit automated assembly of flex enhanced ball grid array packages
CN1543675A (zh) * 2000-12-15 2004-11-03 ض� 具有无凸块的叠片互连层的微电子组件
US20070231953A1 (en) * 2006-03-31 2007-10-04 Yoshihiro Tomita Flexible interconnect pattern on semiconductor package
US20080315372A1 (en) * 2007-06-20 2008-12-25 Stats Chippac, Ltd. Wafer Level Integration Package
CN101800184A (zh) * 2009-02-09 2010-08-11 欣兴电子股份有限公司 具凹穴结构的封装基板及其制作方法
US20110193203A1 (en) * 2010-02-05 2011-08-11 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
CN102376687A (zh) * 2010-08-13 2012-03-14 金龙国际公司 半导体元件封装结构及其制造方法
CN102738094A (zh) * 2012-05-25 2012-10-17 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
US20130105963A1 (en) * 2011-11-01 2013-05-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Interface Material and Heat Spreader Over Semiconductor Die
CN103168358A (zh) * 2010-07-20 2013-06-19 马维尔国际贸易有限公司 嵌入式结构及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
KR100890534B1 (ko) 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
US20020066592A1 (en) 2000-12-04 2002-06-06 Wen Feng Cheng Ball grid array package capable of increasing heat-spreading effect and preventing electromagnetic interference
US6614123B2 (en) 2001-07-31 2003-09-02 Chippac, Inc. Plastic ball grid array package with integral heatsink
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
JP4270282B2 (ja) 2007-01-23 2009-05-27 セイコーエプソン株式会社 半導体装置の製造方法
JP5460388B2 (ja) 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
US8501544B2 (en) 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
US9082780B2 (en) 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US20140175633A1 (en) 2012-08-14 2014-06-26 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with embedded chip and interposer and method of manufacturing the same
US20150115433A1 (en) 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconducor device and method of manufacturing the same
US9147667B2 (en) 2013-10-25 2015-09-29 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US9299651B2 (en) 2013-11-20 2016-03-29 Bridge Semiconductor Corporation Semiconductor assembly and method of manufacturing the same
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544812B1 (en) * 2000-11-06 2003-04-08 St Assembly Test Service Ltd. Single unit automated assembly of flex enhanced ball grid array packages
CN1543675A (zh) * 2000-12-15 2004-11-03 ض� 具有无凸块的叠片互连层的微电子组件
US20070231953A1 (en) * 2006-03-31 2007-10-04 Yoshihiro Tomita Flexible interconnect pattern on semiconductor package
US20080315372A1 (en) * 2007-06-20 2008-12-25 Stats Chippac, Ltd. Wafer Level Integration Package
CN101800184A (zh) * 2009-02-09 2010-08-11 欣兴电子股份有限公司 具凹穴结构的封装基板及其制作方法
US20110193203A1 (en) * 2010-02-05 2011-08-11 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
CN103168358A (zh) * 2010-07-20 2013-06-19 马维尔国际贸易有限公司 嵌入式结构及其制造方法
CN102376687A (zh) * 2010-08-13 2012-03-14 金龙国际公司 半导体元件封装结构及其制造方法
US20130105963A1 (en) * 2011-11-01 2013-05-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Interface Material and Heat Spreader Over Semiconductor Die
CN102738094A (zh) * 2012-05-25 2012-10-17 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695274A (zh) * 2015-05-27 2018-10-23 钰桥半导体股份有限公司 三维整合的散热增益型半导体组件及其制作方法
CN107230640A (zh) * 2016-03-24 2017-10-03 钰桥半导体股份有限公司 具散热座及双增层电路的散热增益型半导体组件及其制法
CN106206547A (zh) * 2016-07-17 2016-12-07 王培培 一种集成电路封装结构及其制造方法
CN106206547B (zh) * 2016-07-17 2018-10-02 高燕妮 一种集成电路封装结构及其制造方法
CN109524387A (zh) * 2016-07-17 2019-03-26 高燕妮 一种集成电路封装结构的制造方法
CN107369663A (zh) * 2017-08-25 2017-11-21 广东工业大学 一种具备正面凸点的扇出型封装结构的芯片及其制作方法
CN107564872A (zh) * 2017-08-25 2018-01-09 广东工业大学 一种具备高散热扇出型封装结构的芯片及其制作方法
CN109801905A (zh) * 2017-11-16 2019-05-24 爱思开海力士有限公司 与传热板有关的半导体封装体及其制造方法
CN108122749A (zh) * 2017-12-20 2018-06-05 成都海威华芯科技有限公司 一种基于图形化载片的SiC基GaN_HEMT背面工艺
CN108122749B (zh) * 2017-12-20 2019-11-26 成都海威华芯科技有限公司 一种基于图形化载片的SiC基GaN_HEMT背面工艺

Also Published As

Publication number Publication date
US9640518B2 (en) 2017-05-02
CN104882416B (zh) 2017-10-20
TW201519396A (zh) 2015-05-16
TWI593076B (zh) 2017-07-21
US20160197063A1 (en) 2016-07-07
US9318411B2 (en) 2016-04-19
US20150130046A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
CN104882416A (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
US10134711B2 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
US10177090B2 (en) Package-on-package semiconductor assembly having bottom device confined by dielectric recess
CN104733332A (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
CN104576409A (zh) 中介层上设有面对面芯片的半导体元件及其制作方法
CN104810320A (zh) 半导体组件及其制作方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US20130337648A1 (en) Method of making cavity substrate with built-in stiffener and cavity
US10446526B2 (en) Face-to-face semiconductor assembly having semiconductor device in dielectric recess
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN103596386B (zh) 制造具有内建定位件的复合线路板的方法
CN103594444A (zh) 在中介层及无芯基板之间具有双重连接通道的半导体组件
CN104701187A (zh) 半导体装置以及其制备方法
US9570372B1 (en) Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
CN103594379B (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
TW202008475A (zh) 具有應力調節件之互連基板、其覆晶組體及其製作方法
KR20210153458A (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171020

Termination date: 20191113