CN101800184A - 具凹穴结构的封装基板及其制作方法 - Google Patents

具凹穴结构的封装基板及其制作方法 Download PDF

Info

Publication number
CN101800184A
CN101800184A CN200910007058A CN200910007058A CN101800184A CN 101800184 A CN101800184 A CN 101800184A CN 200910007058 A CN200910007058 A CN 200910007058A CN 200910007058 A CN200910007058 A CN 200910007058A CN 101800184 A CN101800184 A CN 101800184A
Authority
CN
China
Prior art keywords
patterned circuit
metal
layer
insulating barrier
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910007058A
Other languages
English (en)
Other versions
CN101800184B (zh
Inventor
陈国庆
陈宗源
简证滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN2009100070588A priority Critical patent/CN101800184B/zh
Publication of CN101800184A publication Critical patent/CN101800184A/zh
Application granted granted Critical
Publication of CN101800184B publication Critical patent/CN101800184B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种具凹穴结构的封装基板及其制作方法。该封装基板的制作方法包含有：提供包层板，其包含第一金属层、第二金属层及中间层，中间层介于第一金属层及第二金属层之间；蚀刻部分的第一金属层，暴露出部分的中间层并形成金属块体；将包层板与第一铜箔基板压合，第一铜箔基板包含第一绝缘层以及第一铜箔层；线路图案化第一铜箔层，形成第一图案化线路；线路图案化第二金属层，形成第二图案化线路；移除掉金属块体，形成凹穴结构；以及去除位于凹穴结构内的中间层。

Description

具凹穴结构的封装基板及其制作方法
技术领域
本发明涉及一种封装基板及其制作方法，特别是涉及一种具凹穴结构的封装基板及其制作方法。
背景技术
近年来，三维立体(3D)构装的快速发展，除大幅缩小存储器在电路板上所占的面积，同时提升电子产品缩小后的使用效率之外，更能将不同功能的芯片整合在同一构装模块，达到***封装(System in Package，SiP)的高效益。其中，层叠式封装结构(PoP)即属于三维立体构装的一种类型，举例来说，层叠式封装结构可透过将高容量的存储器及复杂的处理器整合在一起，大幅地减少高阶手机的电路板空间。
图1绘示的是传统层叠式封装结构的剖面结构示意图。如图1所示，传统层叠式封装结构1包含有第一封装体2以及层叠在第一封装体2之上的第二封装体3。第一封装体2包括设于第一基板22上的第一芯片20，第一芯片20通过接合导线(bond wire)26，如金线，与第一基板22构成电性连接，第一芯片20与接合导线26被模塑材料24包覆住。第二封装体3包括设于第二基板32上的第二芯片30，第二芯片30通过接合导线36与第二基板32构成电性连接，第一芯片30与接合导线36同样被模塑材料34包覆住。第二封装体3的第二基板32通过锡球40与第一封装体2的第一基板22构成电性连接，通常，在第一基板22与第二基板32之间会填入底胶42，以免锡球40受到外力破坏。
上述传统层叠式封装结构至少包括以下的缺点：(1)锡球40的大小受限于第一基板22与第二基板32之间的距离。锡球40的高度必须超过模塑材料24的高度，以确保第一基板22与第二基板32之间的电性连接，因而无法进一步缩小锡球节距(pitch)，导致锡球40的数目以及输出输入接脚(I/O)数难以提升；(2)第一基板22与第二基板32的热膨胀系数(CTE)不同导致锡球40可能受到不同程度的应力，影响到封装体的可靠度；(3)锡球40的共面性控制不易，使得封装工艺的余欲度(process window)较小；(4)需额外进行第一基板22与第二基板32之间的灌胶步骤；(5)堆叠体积较大。
发明内容
本发明的主要目的在提供一种改良的封装基板、层叠式封装体及其制作方法，以解决并克服背景技术的不足及缺点。
根据本发明的优选实施例，本发明提供一种封装基板的制作方法，包含有：提供包层板，包含第一金属层、第二金属层及中间层，中间层介于第一金属层及第二金属层之间；蚀刻部分的第一金属层，暴露出部分的中间层并形成金属块体；将包层板与第一铜箔基板压合，第一铜箔基板包含第一绝缘层以及第一铜箔层；线路图案化第一铜箔层，形成第一图案化线路；线路图案化第二金属层，形成第二图案化线路；移除掉金属块体，形成凹穴结构；以及去除位于凹穴结构内的中间层。
根据本发明的另一优选实施例，本发明提供一种半导体封装体的制作方法，包含有：提供包层板，包含第一金属层、第二金属层及中间层，中间层介于第一金属层及第二金属层之间；蚀刻部分的第一金属层，暴露出部分的中间层并形成金属块体；将包层板与第一铜箔基板压合，第一铜箔基板包含第一绝缘层以及第一铜箔层；线路图案化第一铜箔层，形成第一图案化线路；线路图案化第二金属层，形成第二图案化线路，其中第二图案化线路包含连接金属块体的多个倒装接垫；移除掉金属块体，形成凹穴结构；去除位于凹穴结构内的中间层；在凹穴结构内置入倒装芯片，其有源面朝下，通过锡球与相对应的倒装接垫电连接；以及将填充材料填入凹穴结构内，密封住倒装芯片。
根据本发明的又另一优选实施例，本发明提供一种具凹穴结构的封装基板，包含有：第一绝缘层；凹穴结构，位于第一绝缘层中；第一图案化线路，位于第一绝缘层的一面上；第二图案化线路，相对于第一图案化线路而位于第一绝缘层的另一面上，其中第二图案化线路包含有多个倒装接垫，位于凹穴结构的底部；以及多个第一导电通孔，位于第一绝缘层中，用来电连接第一图案化线路与第二图案化线路。其中第二图案化线路为双层金属结构。
为了能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。
附图说明
图1绘示的是传统层叠式封装结构的剖面结构示意图。
图2至图13为依据本发明优选实施例所绘示的层叠式封装结构的制作方法。
附图标记说明
1：层叠式封装结构           2：第一封装体
3：第二封装体               20：第一芯片
22：第一基板                24、34：模塑材料
26、36：接合导线            30：第二芯片
32：第二基板                40、402、602：锡球
42：底胶                    100：包层板
102：中间层                 104：第一金属层
104a：金属块体              106：第二金属层
106a：第二图案化线路        106b：倒装接垫
110：第一铜箔基板           112：第一绝缘层
114：第一铜箔层             114a：第一图案化线路
120：第一导电通孔           130：第二铜箔基板
132：第二绝缘层             134：第二铜箔层
134a：第三图案化线路        135、150a、160a：开孔
138：第二导电通孔           14：第三铜箔基板
142：第三绝缘层             144：第三铜箔层
144a：第四图案化线路        148：第三导电通孔
150、160：防焊层            170：镍金层
180：凹穴结构               200、610：基板
200a、300a：第一面          200b、300b：第二面
300：四层基板               400：倒装芯片
400a：有源面                410：填充材料
500：封装体                 600：IC封装体
700：芯片            710：模封材料
具体实施方式
请参阅图2至图13，其为依据本发明优选实施例所绘示的层叠式封装结构的制作方法。首先，如图2所示，提供包层板100，例如，铜-镍-铜(Cu-Ni-Cu)复合金属基材、铜-铝-铜(Cu-Al-Cu)复合金属基材或者铜箔基板(copper cladlaminate，CCL)。包层板100包括中间层102、第一金属层104以及第二金属层106。第一金属层104设于中间层102的第一面上，第二金属层106设于中间层102的相反于第一面的第二面上。第一金属层104优选为铜金属，其厚度例如，约为30微米至150微米之间，且大于第二金属层106的厚度，第二金属层106优选为铜金属，其厚度约为1微米至50微米之间。若包层板100为铜箔基板，则其中间层102可以为玻纤布、环氧树脂或热固性树脂等。
如图3所示，进行光刻工艺及蚀刻工艺，蚀刻掉部分的第一金属层104，以形成金属块体104a。前述的光刻工艺及蚀刻工艺包括在第一金属层104形成光致抗蚀剂图案(图未示)，定义出欲形成金属块体的范围及形状，然后再以湿蚀刻法或干蚀刻法蚀刻掉未被光致抗蚀剂图案覆盖住的第一金属层104，直到暴露出中间层102。根据本发明的优选实施例，金属块体104a的长×宽尺寸大小约介于0.5mm×0.5mm至10mm×10mm之间。此外，根据本发明的另一优选实施例，也可以将中间层102蚀刻掉，仅留下位于金属块体104a正下方的部分中间层102。
如图4所示，在形成金属块体104a之后，将包层板100与单面铜的第一铜箔基板110压合成基板200，其中，第一铜箔基板110包括第一绝缘层112，例如，prepreg，以及第一铜箔层114。此时，基板200的第一面200a有第一铜箔层114，第二面200b有第二金属层106。
如图5所示，接着进行导电通孔工艺，在基板200中形成多个第一导电通孔120，其电连接基板200第一面200a上的第一铜箔层114以及第二面200b上的第二金属层106。前述的导电通孔工艺为已知技术，其大致上包括钻孔、化学铜电镀及电镀铜等步骤。
如图6所示，接着进行光刻工艺及蚀刻工艺，在基板200的第一面200a上蚀刻掉部分的第一铜箔层114及在第二面200b上蚀刻掉部分的第二金属层106以及中间层102，如此分别在基板200的第一面200a及第二面200b上形成第一图案化线路114a及第二图案化线路106a。值得注意的是，此时第二图案化线路106a包含有部分的第二金属层106以及部分的中间层102。且，第二图案化线路106a还包含有多个与金属块体104a连接的倒装接垫(flip-chip bond pad)106b。
如图7所示，接着进行增层压合流程，在基板200的第一面200a及第二面200b上分别压合单面铜的第二铜箔基板130以及单面铜的第三铜箔基板140，形成四层基板300，其中，第二铜箔基板130包括预留的开孔135，位于金属块体104a的正上方，以暴露出金属块体104a。第二铜箔基板130包括第二绝缘层132，例如介电层以及第二铜箔层134，而第三铜箔基板140包括第三绝缘层142以及第三铜箔层144。
如图8所示，接着依序进行激光成孔工艺、导电通孔工艺以及外部线路图案化工艺，在四层基板300的第一面300a上形成第三图案化线路134a，在四层基板300的第二面300b上形成第四图案化线路144a，其中，第三图案化线路134a经由形成在第二绝缘层132中的第二导电通孔138与第一图案化线路114a电性连接，而第四图案化线路144a经由形成在第三绝缘层142中的第三导电通孔148与第二图案化线路106a电性连接。
如图9所示，随后进行防焊层步骤，在四层基板300的第一面300a以及第二面300b上分别形成防焊层150及防焊层160。防焊层150及防焊层160可以由感光性材料构成。接着，利用光刻工艺，在防焊层150及防焊层160中形成开孔150a及160a，分别暴露出部分的第三图案化线路134a以及第四图案化线路144a。
如图10所示，接着在暴露出来的铜表面上形成镍金层170或其它抗氧化金属表面处理。需注意的是，此时在金属块体104a的表面上不形成镍金层。例如，可以在形成镍金层170或其它抗氧化金属表面处理时，将金属块体104a的表面以光致抗蚀剂先覆盖住，然后待镀完镍金层后，再将光致抗蚀剂剥除。
如图11所示，接着进行碱性蚀刻步骤，将未覆镍金层的金属块体104a以及位于金属块体104a正下方的中间层102完全蚀除后，再以酸性溶液微蚀凹穴，暴露出倒装接垫106b，如此即形成具凹穴结构180的四层基板300。需注意的是，图2至图11中的制作流程是针对四层板结构所设计，本发明亦可以应用在双层板、三层板、六层板或八层板等其它不同封装基板结构。
如图12所示，在完成具凹穴结构180的四层基板300之后，接着在凹穴结构180内置入倒装芯片400，其有源面400a朝下通过锡球402与相对应的倒装接垫106b电性连接。随后，将填充材料410，例如，环氧树脂基体材料，填入凹穴结构180内，密封住倒装芯片400，如此即形成将倒装芯片400嵌入四层基板300中的封装体500。根据本发明的优选实施例，此时填充材料410的表面约略与防焊层150的表面共平面。
如图13所示，在完成封装体500之后，接着于封装体500上层叠IC封装体600。IC封装体600包括：芯片700，设于基板610的第一面上；模封材料710，包覆住芯片700；多个锡球602，设于基板610的第二面上，通过镍/金层170对应电性连接到第三图案化线路134a。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (13)

1.一种封装基板的制作方法，包含有：
提供包层板，包含第一金属层、第二金属层及中间层，该中间层介于该第一金属层及该第二金属层之间；
蚀刻部分的该第一金属层，暴露出部分的该中间层并形成金属块体；
将该包层板与第一铜箔基板压合，该第一铜箔基板包含第一绝缘层以及第一铜箔层；
线路图案化该第一铜箔层，形成第一图案化线路；
线路图案化该第二金属层，形成第二图案化线路；
移除掉该金属块体，形成凹穴结构；以及
去除位于该凹穴结构内的该中间层。
2.如权利要求1所述的封装基板的制作方法，其中该第一金属层的厚度大于该第二金属层的厚度。
3.如权利要求1所述的封装基板的制作方法，其中该第二图案化线路包含位于该凹穴结构底部的多个倒装接垫。
4.如权利要求1所述的封装基板的制作方法，其中另包含有以下步骤：
在该第一绝缘层中形成多个第一导电通孔。
5.如权利要求1所述的封装基板的制作方法，其中另包含有以下步骤：
在该第一图案化线路上压合第二铜箔基板，其中该第二铜箔基板包含第二绝缘层以及第二铜箔层，且该第二铜箔基板具有相对应于该金属块体的开孔；
在该第二绝缘层中形成多个第二导电通孔；以及
线路图案化该第二铜箔层，形成第三图案化线路。
6.一种半导体封装体的制作方法，包含有：
提供包层板，包含第一金属层、第二金属层及中间层，该中间层介于该第一金属层及该第二金属层之间；
蚀刻部分的该第一金属层，暴露出部分的该中间层并形成金属块体；
将该包层板与第一铜箔基板压合，该第一铜箔基板包含第一绝缘层以及第一铜箔层；
线路图案化该第一铜箔层，形成第一图案化线路；
线路图案化该第二金属层，形成第二图案化线路，其中该第二图案化线路包含连接该金属块体的多个倒装接垫；
移除掉该金属块体，形成凹穴结构；
去除位于该凹穴结构内的该中间层；
在该凹穴结构内置入倒装芯片，其有源面朝下，通过锡球与相对应的该倒装接垫电连接；以及
将填充材料填入该凹穴结构内，密封住该倒装芯片。
7.如权利要求6所述的半导体封装体的制作方法，其中该第一金属层的厚度大于该第二金属层的厚度。
8.如权利要求6所述的半导体封装体的制作方法，其中另包含有以下步骤：
在该第一绝缘层中形成多个第一导电通孔。
9.如权利要求6所述的半导体封装体的制作方法，其中另包含有以下步骤：
在该第一图案化线路上压合第二铜箔基板，其中该第二铜箔基板包含第二绝缘层以及第二铜箔层，且该第二铜箔基板具有相对应于该金属块体的开孔；
在该第二绝缘层中形成多个第二导电通孔；以及
线路图案化该第二铜箔层，形成第三图案化线路。
10.一种具凹穴结构的封装基板，包含有：
第一绝缘层；
凹穴结构，位于该第一绝缘层中；
第一图案化线路，位于该第一绝缘层的一面上；
第二图案化线路，相对于该第一图案化线路而位于该第一绝缘层的另一面上，其中该第二图案化线路包含有多个倒装接垫，位于该凹穴结构的底部，且部分该第二图案化线路为双层金属结构，该双层金属结构包含铜层以及中间金属层；以及
多个第一导电通孔，位于该第一绝缘层中，用来电性连接该第一图案化线路与该第二图案化线路。
11.如权利要求10所述的具凹穴结构的封装基板，其中该中间金属层包含镍或铝。
12.如权利要求10所述的具凹穴结构的封装基板，其中另包含有第二绝缘层，覆盖该第一图案化线路，以及第三图案化线路，位于该第二绝缘层上。
13.如权利要求12所述的具凹穴结构的封装基板，其中另包含有多个第二导电通孔，位于该第二绝缘层中，用来电性连接该第一图案化线路与该第三图案化线路。
CN2009100070588A 2009-02-09 2009-02-09 具凹穴结构的封装基板及其制作方法 Expired - Fee Related CN101800184B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100070588A CN101800184B (zh) 2009-02-09 2009-02-09 具凹穴结构的封装基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100070588A CN101800184B (zh) 2009-02-09 2009-02-09 具凹穴结构的封装基板及其制作方法

Publications (2)

Publication Number Publication Date
CN101800184A true CN101800184A (zh) 2010-08-11
CN101800184B CN101800184B (zh) 2012-01-25

Family

ID=42595796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100070588A Expired - Fee Related CN101800184B (zh) 2009-02-09 2009-02-09 具凹穴结构的封装基板及其制作方法

Country Status (1)

Country Link
CN (1) CN101800184B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931165A (zh) * 2012-11-15 2013-02-13 日月光半导体（上海）股份有限公司 封装基板及其制造方法
CN103187386A (zh) * 2011-12-30 2013-07-03 矽品精密工业股份有限公司 基板结构、封装结构及其制法
CN104882416A (zh) * 2013-11-13 2015-09-02 钰桥半导体股份有限公司 具有堆叠式封装能力的半导体封装件及其制作方法
CN106206508A (zh) * 2014-09-17 2016-12-07 三星电机株式会社 封装板、制造封装板的方法和具有封装板的堆叠式封装件
CN106298759A (zh) * 2016-09-09 2017-01-04 宜确半导体（苏州）有限公司 一种射频功率放大器模块及射频前端模块
TWI569392B (zh) * 2014-10-20 2017-02-01 欣興電子股份有限公司 凹槽式載板製造方法
CN109841531A (zh) * 2019-01-30 2019-06-04 深圳市志金电子有限公司 封装基板制造工艺、封装基板以及晶圆封装结构

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187386A (zh) * 2011-12-30 2013-07-03 矽品精密工业股份有限公司 基板结构、封装结构及其制法
CN103187386B (zh) * 2011-12-30 2016-02-03 矽品精密工业股份有限公司 基板结构、封装结构及其制法
CN102931165A (zh) * 2012-11-15 2013-02-13 日月光半导体（上海）股份有限公司 封装基板及其制造方法
CN102931165B (zh) * 2012-11-15 2015-08-19 日月光半导体(上海)有限公司 封装基板的制造方法
CN104882416A (zh) * 2013-11-13 2015-09-02 钰桥半导体股份有限公司 具有堆叠式封装能力的半导体封装件及其制作方法
CN104882416B (zh) * 2013-11-13 2017-10-20 钰桥半导体股份有限公司 具有堆叠式封装能力的半导体封装件及其制作方法
CN106206508A (zh) * 2014-09-17 2016-12-07 三星电机株式会社 封装板、制造封装板的方法和具有封装板的堆叠式封装件
CN106206508B (zh) * 2014-09-17 2019-06-28 三星电机株式会社 封装板、制造封装板的方法和具有封装板的堆叠式封装件
TWI569392B (zh) * 2014-10-20 2017-02-01 欣興電子股份有限公司 凹槽式載板製造方法
CN106298759A (zh) * 2016-09-09 2017-01-04 宜确半导体（苏州）有限公司 一种射频功率放大器模块及射频前端模块
CN109841531A (zh) * 2019-01-30 2019-06-04 深圳市志金电子有限公司 封装基板制造工艺、封装基板以及晶圆封装结构

Also Published As

Publication number Publication date
CN101800184B (zh) 2012-01-25

Similar Documents

Publication Publication Date Title
CN100562991C (zh) 半导体封装结构及其形成方法
CN101789383B (zh) 具有凹穴结构的封装基板的制作方法
CN101800184B (zh) 具凹穴结构的封装基板及其制作方法
KR100553281B1 (ko) 반도체 장치 및 반도체 소자 탑재용 기판 및 이들의 제조 방법
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
US7829987B2 (en) Carrier structure embedded with semiconductor chips and method for manufacturing the same
CN101288351B (zh) 印刷布线基板及印刷布线基板的制造方法
US8304917B2 (en) Multi-chip stacked package and its mother chip to save interposer
US7768119B2 (en) Carrier structure embedded with semiconductor chip
KR100723493B1 (ko) 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈
CN101887874A (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
JP2005317861A (ja) 半導体装置およびその製造方法
CN103681559A (zh) 芯片封装基板和结构及其制作方法
CN101252092A (zh) 多芯片封装结构及其制作方法
US7927919B1 (en) Semiconductor packaging method to save interposer
TWI417993B (zh) 具凹穴結構的封裝基板、半導體封裝體及其製作方法
CN101877334A (zh) 具散热增益的半导体装置
JP4379693B2 (ja) 半導体装置およびその製造方法
EP2068361A1 (en) Packaging substrate having chip embedded therein and manufacturing method thereof
CN102664170A (zh) 半导体封装结构及其制造方法
CN101236942B (zh) 集成电路基板及其制造方法
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
CN102751203A (zh) 半导体封装结构及其制作方法
CN113299564A (zh) 一种板级扇出柔性封装基板的封装结构及其制备方法
JP2001223295A (ja) 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120125

Termination date: 20210209