CN103594444A - 在中介层及无芯基板之间具有双重连接通道的半导体组件 - Google Patents

在中介层及无芯基板之间具有双重连接通道的半导体组件 Download PDF

Info

Publication number
CN103594444A
CN103594444A CN201310350222.1A CN201310350222A CN103594444A CN 103594444 A CN103594444 A CN 103594444A CN 201310350222 A CN201310350222 A CN 201310350222A CN 103594444 A CN103594444 A CN 103594444A
Authority
CN
China
Prior art keywords
layer
intermediary layer
intermediary
coreless substrate
reinforced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310350222.1A
Other languages
English (en)
Other versions
CN103594444B (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/917,776 external-priority patent/US20140048951A1/en
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN103594444A publication Critical patent/CN103594444A/zh
Application granted granted Critical
Publication of CN103594444B publication Critical patent/CN103594444B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73277—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明是有关于一种在中介层及无芯基板之间具有双重连接通道的半导体组件。该半导体组件包括一半导体元件、一具有穿孔的中介层、一无芯基板、以及一加强层。该半导体元件倒装于该中介层上，且该中介层经由黏着剂固定于该无芯基板上，且延伸进入一加强层的一通孔，该加强层提供该无芯基板机械性的支撑。该中介层以及该无芯基板之间的电性连接包括打线以及导电微孔，该无芯基板可提供由该中介层的扇出路由。

Description

在中介层及无芯基板之间具有双重连接通道的半导体组件
技术领域
本发明是关于一种半导体组件，尤指在一中介层上具有倒装的一半导体元件的半导体组件，其中该中介层固定于一无芯基板上。该中介层具有一穿孔，且该中介层以及该无芯基板之间的连接经由导电微孔以及打线灵活的连接。
背景技术
高性能的半导体芯片通常采用具有低k值的介电层作为中间层材料。当具有低k值的介电材料为多孔性结构、脆弱、且对接口应力非常敏感时，具有层压基板的传统的覆晶封装会面临由于低k值芯片以及层压基板之间热膨胀系数不匹配，而导致各种可靠度问题以及合格率的问题。为了解决以上问题，已尝试通过结合热膨胀系数匹配的中介层(如硅)在芯片以及层压基板之间，以试图减低接口应力。此外，中介层更可提供超精细的电路路由，因此，经由穿孔将芯片连接至层压基板前，先将多个芯片设置于中介层上，以制备高堆积密度以及性能改善的半导体组件的制备方法受到了关注。
此外，提供中介层机械性支撑以及信号路由的层压基板通常包括一双面的电路板「核心层」，其在核心层的每一面具有多个「增层」结构。该双面核心层使用多个被覆穿孔作为内部垂直的连接，以及使用具有微孔的增层结构作为层与层之间的连接。举例来说，一4-2-4基板是指一种具有四个增层结构附加至各面的两层核心层，为了减低一封装基板的翘曲变形，通常会使用厚度约为0.8-0.4毫米的核心层。厚核心层的使用可降低翘曲变形的问题，然而高性能元件对于较短的路由长度的要求，则是几乎不可能达成的。为解决此问题，长足的研究发展出一种具有多种加强支撑件的无芯基板，以最小化翘曲以及变形。
因此，通过与硅芯片具有类似热膨胀系数的具有穿孔的中介层，以解决生产率及其可靠度方面的问题，以及使用无核心层的无芯基板以改善组件的电性效能的方法为非常理想的。
Ohno等人的美国专利第7，738，258号、Lee等人的美国专利第8，183，678号、Sanuhara的美国专利第8，379，400号、Rahman等人的美国专利第8，384，225号、以及Wang的美国专利第8，310，063号揭示了一种组件，其中具有通孔的硅中介层堆叠于芯片以及层压基板之间，以提供侧面方向及垂直方向的连接。虽然硅中介层的穿孔可提高***的性能，然而当穿孔的密度非常高时，穿孔之间的相互干扰将成为一大限制因素，此外，直径小的通孔以及高密度的通孔会使生产成本增加，且由于产量低，而该产品的价格也将被提高。
Ahn等人的美国专利第6，570，248号以及第6，281，042号、Do等人的美国专利第7，750，452号、以及Pagaila等人的美国专利第8，263，434号揭示了一种包括一硅中介层于基板凹穴内的组件结构。通过为微加工形成穿过硅中介层的多个穿孔用于配对位于硅中介层的相反表面上的多个半导体元件。此种结构可提供贴附的元件之间优异的电性性能，然而以传统的打线技术连接中介层以及层压基板会遭遇到性能的限制，且仅能够容纳较低数量的引脚模块。此外，当硅与树脂基板之间具有不同的热膨胀系数，以及中介层几乎不贴附于周围基板的侧壁，支撑不足所导致的脆弱，以及由于中介层过薄且脆的性质导致热循环过程中容易产生裂纹等问题，使得此种结构的制备令人望而却步，且不切实际。
Lee等人的美国专利第7，902，660号、Lin等人的美国专利第7，754，598号、Maruyamo等人的美国专利第8，227，703号、Monensen等人的美国专利申请案第2012/0005887号、以及Wu等人的美国专利申请案第2012/0074209号揭示了多种封装用的无芯基板结构。一些无芯基板可经由增强材料或结构的改良而具有可接受的共平面性质，然而翘曲的现象通常在基板的尺寸达到一定的大小时或当基板在组件工艺中遭遇高温处理时会再次发生。举例来说，当封装一大于10平方毫米的半导体芯片时，在焊料回流后，基板的共平面性质可能会增加至超过30微米，而对于封装上的要求来说，是不可接受的。
Gfini的美国专利第7，605，476号、Lim的美国专利第7，663，245号、Liou等人的美国专利第8，372，692号、以及Shim等人的美国专利第7，309，913号揭示了一种组件结构，其具有堆叠于半导体元件以及封装基板的中介层，当中介层不具有穿孔以提供垂直方向上的最短路由时，当***需要发送或接收高频的信号时，组件元件的信号完整性将受到不利的影响。
尽管文献中已报导了多种使用主动或被动中介层的组件架构，许多性能或可靠性的问题仍然存在。举例来说，尽管使用树脂材料填充其接口以增强其结构，用以连接硅中介层以及封装基板之间的焊料可能会具有可靠度的问题。
发明内容
本发明是有鉴于以上的情形而发展，其目的在于提供一种半导体组件，其中该半导体元件倒装于一中介层上，该中介层固定于作为机械性支撑的一无芯基板上。一加强层作为该中介层以及该无芯基板更进一步的支撑，可用于抑制组件的翘曲以及弯曲。该加强层具有一通孔，且该中介层延伸进入该加强层的通孔，并电性连接至该无芯基板。该中介层以及该无芯基板之间的电性连接经由该中介层内的一个或多个导电通孔及该无芯基板内的一个或多个导电微孔而灵活连接，以及通过一个或多个机械性形成的打线直接连接至该无芯基饭，因此可减少该中介层的该导电通孔的数量，且可根据***的要求，使用打线平衡之，从而可提高组件的产率以及得到实惠的成本。举例来说，半导体元件的电源/接地的I/Os可经由导电穿孔而连接，而信号的I/Os可经由打线而连接，反之亦然。据此，本发明提供一种复合电路板以及一种半导体组件，其包括电性连接至复合电路板的一半导体元件，其中该复合电路板包括一中介层、一无芯基板、以及一加强层。
在一优选实施方面中，如微处理器、控制器、或存储器芯片的一半导体元件，可经由一凸块阵列倒装设置于该中介层的第一表面上。然而，在大多数的情况下，会有一个以上的芯片需要连接至该中介层上。举例来说，一逻辑芯片可能会连接四个存储器芯片以快速处理数据，或是一个阵列的分割逻辑芯片于一中介层上彼此连接，相比于制造单一的大芯片可降低其成本。该凸块可为焊料、金、或经焊料涂覆的铜柱，凸块的选择可取决于其对于间距的要求。举例来说，在一具有非常细的间距的元件中，优选为使用涂覆焊料的铜柱，其原因在于焊料回流过程中，可使焊料坍塌少量化以避免焊料间的桥接。
中介层可由硅、陶瓷、或玻璃所制成，且于两个相反的表面上具有多个接触垫。具体而言，中介层中，面朝一第一垂直方向的一第一表面上可包括多个第一接触垫，以及一个或多个接合指(bond finger)，而面朝一第二垂直方向的一第二表面上具有多个第二接触垫。于该第一表面上的该第一接触垫可经由垂直的连接元件(如导电穿孔)而电性连接至对应的于该第二表面上的该第二接触垫。或者，于该第一表面上的第一接触垫可经由形成于该中介层中的一侧向电路而电性连接的于该第一表面上的该接合指。该中介层中的该电路可具有一个或多个布线层，且于一位置上可在侧面方向上分发信号至其他位置。因此，部分的该第一接触垫可经由导电穿孔垂直的连接至于第二表面上的第二接触垫，而其他部分的该第一接触垫可经由电路连接至该第一表面的该接合指。据此，当倒装的芯片组体中，该半导体元件被连接至该中介层的第一接触垫上后，该倒装的半导体元件的I/O接垫可经由导电穿孔连接至该中介层的第二接触垫上，接着经由导电微孔连接至该无芯基板上，或者可连接至该接合指，该接合指以打线取代该中介层中的该导电穿孔以电性连接至该无职基板。更具体来说，于该倒装芯片的***边缘的该第一接触垫可发送/接收来自电路、导电穿孔、以及第二接触垫的电子信号，或可发送/接收来自电路、接合指、以及打线的电子信号。虽然本实施方面所描述的该中介层为一非有源元件，然而，应当理解到该中介层可包括整合于该中介层中的晶体管，如此一来，该中介层可成为一主动的半导体元件。
打线可由金、铝、铜、或其合金所组成。该打线作为该中介层以及该无芯基板之间的连接通道，且可具有与该中介层的一接合指接触的一端，以及与该无芯基板的一连接垫连接的另一端。
该无芯基板的该连接垫可由金属所组成。举例来说，作为连接的目的，该连接垫基本上可由铜、以及经镍、钯、金涂布的铜、或其合金所组成。该打线可于该第一垂直方向由该无芯基板表面显露，且对准于该加强层的该通孔，并延伸至该加强层的该通孔。更具体来说，该连接垫可于侧面方向侧向对准于该中介层的***边缘以及该加强层的该通孔的侧壁，且于侧面方向自该中介层的***边缘以及该加强层的该通孔的侧壁之间侧向延伸。该连接垫经由该打线而电性连接至该中介层的该连接垫，也可经由该无芯基板中的该导电微孔而电性连接至该无芯基板的电路。
该无芯基板可于该第二垂直方向覆盖该中介层以及该加强层，且包括一个或多个连接垫、一第一介电层、以及一个或多个第一导线。举例来说，该第一介电层于该第二垂直方向覆盖该中介层、该连接垫、以及该加强层，且延伸至该组件的***边缘。该第一介电层包括一个或多个第一微孔，且该微孔设置于邻接该连接垫以及该中介层的该第二接触垫，且可选择性的邻接于该加强层。一个或多个第一导线被设置于该第一介电层上(例如:自该第一介电层朝该第二垂直方向延伸，且于该第一介电层上侧向延伸)且于该第一垂直方向延伸进入该第一微孔以形成一个或多个导电微孔，且该导电微孔电性连接至该连接垫以及该第二接触垫，从而提供该连接垫以及该中介层的该第二接触垫的信号路由，且选择性地提供了该加强层的电性连接。具体而言，该第一导线可直接接触该连接垫以及该第二接触垫，以提供该中介层的信号路由，因此，该中介层以及该无芯基板之间的电性连接可经由双向的通道，且可不含焊料。该第一导线也可直接接触该加强层作为接地，或作为设置于该加强层上的如薄膜晶体管或电容体等无源元件的电性连接。
如有更进一步的信号路由需求，该无芯基板可包括额外的介电层、额外的微孔层、以及额外的导线层。举例来说，该无芯基板可进一步的包括一第二介电层、一个或多个第二微孔、以及一个或多个第二导线。其内部设置有一个或多个第二微孔的该第二介电层设置于该第一介电层以及该第一导线上(例如:自该第一介电层以及该第一导线朝该第二垂直方向延伸)，且可延伸至该组件的***边缘。该第二微孔设置邻接于该第一导线。一个或多个第二导线被设置于该第二介电层上(例如:自该第二介电层朝该第二垂直方向延伸，且于该第二介电层上侧向延伸)，且于该第一垂直方向延伸进入该第二微孔以提供该第一导线的电性连接。此外，该第一微孔以及该第二微孔可具有相同的大小，且该第一介电层、该第一导线、该第二介电层、以及该第二导线可具有细长且平坦之表面，其面朝该第二垂直方向。
该无芯基板可包括一或多个内连接垫，以提供下一级组件(如主板)、以及/或另一电子元件(如半导体元件)、或另一半导体组件(如BGA半导体组件)的电性连接。该内连接垫可于该第二垂直方向延伸至该第一导线，或延伸超过该第一导线，且包括一面朝该第二垂直方向显露的接触表面。举例来说，该内连接垫可邻接且与该第二导线一体成形。此外，该第一导线以及该第二导线可提供该内连接垫、该连接垫、以及该中介层的第二接触垫间的电性连接。因此，该电性连接点(例如:该中介层的该第一接触垫以及该无芯基板的内连接垫)可彼此电性连接，且坐落于面朝相反垂直方向的相反表面上，使一个或多个半导体芯片可倒装至一半导体组件上。
该加强层具有一通孔，且可延伸至该组件的***边缘，以提供该无芯基板以及该中介层的机械性支撑，且该加强层可为单层结构或多层结构(例如一线路板、或多层陶瓷版、或基板与导电层的层压板)。该加强层可由陶瓷、金属、或其他无机材料所制成，如氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(SiN)、硅(Si)、铜(CU、铜合金(例如:Cu/Mo/Cu)、铝(AI)、不锈钢等。该加强层也可由如铜箔层压板的有机材料所制成。
本发明的该无芯基板可更进一步的包括一定位件，该定位件作为该中介层的配置导件，并侧向对准于该中介层的***边缘及该连接垫，并于该中介层的***边缘以及该连接垫外侧向延伸，以防止贴附该中介层时，该中介层的不必要的位移。在任何的情况下，该中介层以及该定位件可对准于该加强层的该通孔，且延伸进入该加强层的该通孔。该定位件可由如铜、铝、镍、铁、锡、或其合金的金属所制备。
本发明的无芯基板可还包括一配置导件，该加强层的配置导件可靠近该加强层的***边缘，侧向对准于该加强层的***边缘，且于该加强层的***边缘外侧向延伸。如同该定位件，该加强层的配置导件可由如铜、铝、镍、铁、锡、或其合金的金属所制成。
该定位件、该配置导件、以及该连接垫可接触该无芯基板的该第一介电层，且自该无芯基板的该第一介电层朝该第一垂直方向延伸，且可同时以相同材料(如铜)形成。此外，该定位件以及该配置导件可具有图案以分别避免该中介层以及该加强层的不必要移动。举例来说，该定位件以及该配置导件可包括一连续或不连续的条板或突柱阵列，该定位件以及该配置导件可同时形成且具有相同或不同的图案。具体来说，该定位件可侧向对齐该中介层的四个侧表面，以停止该中介层的横向位移。举例来说，该定位件可沿着中介层的四个侧面、两个对角、或四个角对齐，且该中介层以及该定位件间的间隙优选约于0.001至1毫米的范围之内，该中介层可通过该定位件以及该连接垫与该通孔的内壁保持距离，且可添加接合材料至该中介层以及该加强层之间以增加其刚性。同理，该配置导件可侧向对齐于该加强层的四个外侧表面，以停止该加强层的横向位移。举例来说，该配置导件可沿着该加强层的四个外侧面、两个外对角、或四个外角对齐，且该加强层的***边缘以及该配置导件间的间隙优选约在0.001至1毫米的范围之内，此外，该定位件以及该配置导件的厚度范围优选为10至200微米。
该中介层以及该加强层可使用一黏着剂固定且机械性的连接于该无芯基板的该第一介电层上。该黏着剂可接触该中介层、该加强层、该定位件、该配置导件、以及该第一介电层，且介于该中介层以及该无芯基板之间，以及介于该加强层以及该无芯基板之间。在任何的情况下，该黏着剂可与该定位件、该配置导件、及该连接垫于该第二垂直方向共平面，且于第一垂直方向低于该定位件、该配置导件、及该连接垫。当该中介层以及该加强层下方的该黏着剂于该第一垂直方向低于该定位件以及该配置导件时，该定位件以及该配置导件可防止该中介层以及该加强层因固化黏着剂造成的不必要的位移。
本发明也提供了一种三维半导体组件，其中该中介层为一主动半导体元件。在此种应用中，如芯片的一第一半导体元件可使用各种连接媒介以电性连接至由该加强层的该通孔显露的该中介层(如一半导体芯片)的该第一接触垫，该连接媒介包括金、焊料、或铜柱凸点。
本发明具有许多优点，于该中介层中的导电穿孔可改善贴附芯片的电源稳定性。除了该中介层中的穿孔以外，该打线可提供该中介层以及该无芯基板之间替代的内连接通路，从而减少了中介层中所需的穿孔数量。因此，可减小该中介层的尺寸，或由于该中介层中较低的穿孔密度，可提高该产品的产率。因此，增加打线可显著的降低该中介层以及该半导体组件的成本。该无芯基板的该定位件可准确地限制该中介层的放置位置，以避免该因该中介层的横向位移导致该中介层以及该无芯基板间的电性连接错误，进而大幅度的改善了产品合格率。该中介层以及该无芯基板间的电性连接不含焊料而直接连接，因此有利于展现高I/O值、高性能、及高可靠度。该加强层可提供电源/接地的平台、散热座以及该中介层以及该无芯基板的稳定的机械支撑。使用其的该半导体组件的可靠度高、价格低廉、且非常适合大量制造生产。
附图说明
参考随附附图，本发明可通过下述优选实施例的详细叙述更加清楚明了，其中:
图1A-1J为本发明一实施方面中，包括一中介层、一半导体芯片、一加强层、以及电性连接至该中介层的一无芯基板的半导体组件的制造方法剖视图。
图1K为本发明一实施方面中，包括半导体元件贴附于一复合电路板两侧的三维组件剖视图。
图2为本发明另一实施方面中为于该加强层以及该无芯基板之间具有一额外的内部连接、以及一散热座贴附于该半导体芯片以及该加强层上的三维组件剖视图。
【符号说明】
复合线路板101          定位件113       连接垫111
黏着剂131              金属层11        配置导件115
半导体组件110、210     支撑板23        无芯基板20
开口293                第一导线241     被覆层24
第一介电层21           第二导线281     内连接垫284
第二介电层261          第一微孔213     防焊层材料291
第一导电微孔243        第二微孔263     第二导电微孔283
三维组件310            第一表面311     第二表面313
中介层31               第一接触垫312   第二接触垫314
打线321                导电穿孔318     接合指316
侧向电路320            加强层41        通孔411
半导体芯片51、53       焊料凸块61、63  密封材料71
散热座81            导热黏着剂801
具体实施方式
在下文中，将提供实施例以详细说明本发明的实施方面。本发明的其他优点以及功效将通过本发明所揭露的内容而更为显著。应当注意的是，该些随附附图为简化的附图，附图中所示的组件数量、形状、以及大小可根据实际条件而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不背离本发明所定义的精神与范畴的条件下，可进行各种变化以及调整。
[实施例1]
图1A-1J为根据本发明的一实施方面中，一半导体组件的制造方法，该半导体组件包括一中介层、一半导体芯片、一加强层、以及一无芯基板，该无芯基板经由打线以及导电微孔电性连接至该中介层。
如图1J所示，半导体组件110包括中介层31、加强层41、半导体芯片51、无芯基板20、以及打线321。中介层31包括第一表面311、与第一表面311相反的第二表面313、于第一表面311上的第一接触垫312以及接合指316、于第二表面313上的第二接触垫314、部分连接至第一接触垫312以及第二接触垫314的导电穿孔318、以及电性连接至接合指316以及部分的第一接垫312的侧向电路320。中介层31可为一硅中介层、一玻璃中介层、或陶瓷中介层，其包含了导线图案，该导线图案由部分第一接触垫312的细微间距扇出至第二接触垫314的粗间距，且还包括一导线图案，该导电图案自部分的第一接触垫312侧向延伸至接合指316。无芯基板20电性连接至中介层31，且包括连接垫111、定位件113、配置导件115、第一介电层21、第一导线241、第二介电层261、以及第二导线281。定位件113自第一介电层21朝向上方向延伸，且靠近中介层31的***边缘。连接垫111、定位件113、以及中介层31对齐于加强层41的通孔411，且延伸进入加强层41的通孔411。
图1A为一层压基板的剖视图，该层压基板包括金属层11、第一介电层21、以及支撑板23。图中所示的金属层11为厚度35微米的铜层。然而，金属层11也可为各种金属材料，并不受限于铜层。此外，金属层11可通过各种技术而被沉积于介电层21上，包括层压、电镀、无电电镀、蒸镀、溅射及其组合以沉积单层或多层的结构，且其厚度优选为10至200微米的范围内。
第一介电层21通常为环氧树脂、玻璃环氧树脂、聚酗亚胺、及其类似物所制成，且具有50微米的厚度。在此实施方面中，第一介电层21介于金属层11以及支撑板23之间。然而，支撑板23在某些方面下可被省略。支撑板23通常由铜所制成，但铜合金以及其他材料都可被使用，支撑板23的厚度可在25至1000微米的范围内，而以工艺以及成本作为考虑，其优选为35至100微米的范围内。在此实施方面中，支撑板23为厚度35微米的铜板。
图1B及1B'各自为形成连接垫111、定位件113、以及配置导件115于第一介电层21上的结构剖视图及俯视图。连接垫111、定位件113、以及配置导件115可通过光刻法以及湿式刻蚀法移除金属层11的选定部位而形成，在此图示中，如图1B'所示，定位件113包含矩形阵列的多个金属突柱，且与随后设置于介电层21上的中介层的四个侧面相符。同样地，配置导件115包含矩形降列的多个金属突柱，且与随后设置于第一介电层21上的加强层41的四个侧面相符。然而，定位件113以及配置导件115的形式不受限于此，且可为防止随后设置的中介层以及加强层的不必要位移的任何图案。举例来说，定位件113以及配置导件115也可由连续或不连续的条板所组成，且符合随后设置的中介层以及加强层的四个侧面、两个对角、或四个角落。此外，定位件113以及配置导件115是可以省略，但考虑到随后配置的元件的精确度，定位件113、以及配置导件115存在为较好。
图1C为使用黏着剂131将中介层31设置于第一介电层21上的结构剖视图。中介层31包括第一表面311、与第一表面311相反的第二表面313、于第一表面311上的第一接触垫312以及接合指316、于第二表面313上之的第二接触垫314、电性连接至部分第一接触垫312以及第二接触垫314的导电穿孔318、以及电性连接至接合指316以及部分的第一接触垫312的侧向电路320。中介层31可为一硅中介层、一玻璃中介层、或一陶瓷介电层，其包含了导线图案，该导线图案由部分第一接触垫312的细微间距扇出至第二接触垫314的粗间距，且还包括一导线图案，该导电图案自部分的第一接触垫312侧向延伸至接合指316。
定位件113可作为中介层31的配置导件，且从而中介层31被准确地放置于一预定位置上，且其第二表面313面朝第一介电层21。定位件113自第一介电层21朝向上方向延伸，且延伸超过中介层31的第二表面313，且于侧面方向侧向对准于中介层31的四个侧面，且于中介层31的四个侧面外侧向延伸。当定位件113靠近中介层31的四个侧面且符合中介层31的四个侧面，以及中介层31下的黏着剂131低于定位件113时，可避免中介层31于固化黏着剂时的任何不必要的位移。优选地，中介层31以及定位件113之间的间隙在0.001至1毫米的范围内。
图1D为使用黏着剂131将加强层41设置于第一介电层21上的结构剖视图。中介层31、定位件113、以及连接垫111对准于加强层41的通孔411，且***加强层41的通孔411。通孔411通过激光钻孔而形成于加强层41上，也可通过其他如冲压及机械性钻孔的技术形成。附图中的加强层41为厚度为约0.6毫米的陶瓷片，但也可以是其他单层或多层结构，如多层电路板、玻璃板、或金属板。
中介层31以及通孔411的内侧壁通过定位件113以及连接垫111而与彼此保持距离，在此附图中，加强层41可经由配置导件115准确地被设置于一预定位置上，配置导件115自第一介电层21朝向上方向延伸，且延伸超过加强层41的贴附表面，并侧向延伸超过加强层41的四个***边缘，以及侧向对准加强层41的四个***边缘，另外，于加强层41下的黏着剂131低于配置导件115。当配置导件115于侧面方向靠近且符合加强层41的四个外侧表面，且加强层41下的黏着剂131低于配置导件时，从而可避免加强层41于黏着剂131完全固化前有任何不必要的位移。优选地，加强层41以及配置导件115之间的间隙于0.001至1毫米的范围内。
图1E为形成穿过支撑板23、第一介电层21、以及黏着剂131的第一微孔213，以显露第二接触垫314以及连接垫111的结构剖视图。第一微孔213可通过各种技术形成，其包括激光钻孔、等离于体刻蚀及光刻技术。可使用脉冲激光提高激光钻孔效能，或者，可使用金属掩模以及扫描激光束。举例来说，可先刻蚀铜板以制造一金属窗口后再照射激光束。第一微孔213通常具有50微米的直径。参照图1F，形成于第一介电层21上的第一导线241经由沉积被覆层24于支撑板23上，以及沉积进入第一微孔213中，接着图案化支撑板23及其上的被覆层24而形成。或者，当层压基板不具有支撑板23或于图1D的步骤后移除支撑板23的一些实施方面中，可于形成第一微孔213后，直接金属化第一介电层21以形成第一导线241。
被覆层24可通过各种技术沉积形成单层或多层结构，其包括电镀、无电电镀、蒸镀、溅射及其组合。举例来说，沉积被覆层24首先通过将该结构浸入活化剂溶液中，使第一介电层21与无电镀铜产生催化剂反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，在晶种层上沉积电镀铜层前，该晶种层可通过溅射方式形成如钛/铜的晶种层薄膜，一旦达到所需的厚度，即可使用各种技术图案化支撑板23以及被覆层24以形成第一导线241，其包括湿刻蚀、电化学刻蚀、激光辅助刻蚀及其与刻蚀掩膜(图未示)的组合，以定义出第一导线241。因此，第一导线241自第一介电层21朝向下方向延伸，于第一介电层21上侧向延伸，且于向上方向延伸进入第一微孔213以形成电性连接至第二接触垫314以及连接垫111的第一导电微孔243。
为了便于说明，支撑板23以及于其上的被覆层24以单一层表示，由于铜为同质被覆，金属层间的界线(均以虚线绘示)可能不易察觉甚至无法察觉，然而被覆层24与第一介电层21之间的界线则清楚可见。
图1G为将第二介电层261设置于第一导线241以及第一介电层21上的结构剖面图。第二介电层261可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成，并经由各种技术形成，其包括膜压合、辊轮涂布、旋转涂布及喷涂沉积法，并通常具有50微米的厚度。优选地，第一介电层21与第二介电层261为相同材料。
图1H为形成穿过第二介电层261的第二微孔263，以显露第一导线241的选定部分的结构剖视图。如同第一微孔213，第二微孔263可通过各种技术形成，其包括激光钻孔、等离子体刻蚀及光刻技术，且其直径通常为50微米。优选地，第一微孔213以及第二微孔263具有相同的尺寸。
参照图11，于第二介电层261上形成第二导线281以完成复合电路板101。复合电路板101包括中介层31、加强层41、以及无芯基板20。在此附图中，无芯基板20包括定位件113、连接垫111、配置导件115、以及包括第一介电层21、第一导线241、第二介电层261、以及第二导线281的增层电路。第二导线281自第二介电层261朝向下方向延伸，且于第二介电层261上侧向延伸，并于向上方向延伸进入第二微孔263以形成与第一导线241电性连接的第二导电微孔283。
第二导线281可经由各种技术沉积为一导电层，其包括电镀、无电电镀、溅射及其组合，接着经由各种方式图案化该导电层，其包括湿刻蚀、电化学刻蚀、激光辅助刻蚀及其与刻蚀掩膜(图未示)的组合，以定义出第二导线281。优选地，第一导线241以及第二导线281使用相同的材料且具有相同的厚度。
中介层31以及加强层41经由黏着剂131贴附于第一介电层21上，黏着剂131接触中介层31以及第一介电层21，且介于中介层31与第一介电层21、以及加强层41与第一介电层21之间，中介层31以及加强层41由介于中介层31以及加强层41之间的定位件113以及无芯基板20的连接垫111而与彼此保持距离。定位件113、连接垫111、以及配置导件115自第一介电层21朗向上方向延伸，其中定位件113靠近中介层31的***边缘、连接垫111位于定位件113的***边缘以及加强层41的内侧壁之间，而配置导件115靠近加强层41的外侧壁的***边缘。黏若剂131接触定位件113、连接垫111、以及配置导件115，且于向下方向与定位件113、连接垫111、以及配置导件115共平面，而于向上方向低于定位件113、连接垫111、以及配置导件115。
如图1J所示，利用打线321电性连接无芯基板21的连接垫111与中介层31的接合指316，以及经由中介层31的第一接触垫312上的焊料凸块61将半导体芯片51倒装于中介层31的第一表面311上。无芯基板20的第一导线241与中介层31的第二接触垫314直接接触。第一导线241也与连接垫111直接接触，且无芯基板21的连接垫111经由打线321电性连接至中介层31的接合指316。从而，中介层31以及无芯基板20之间的电性连接经由打线321及第一导电微孔243的组合而灵活的连接，且中介层31以及无芯基板20之间不含焊料。据此，在倒装芯片组体后，半导体芯片51与无芯基板20间的连接可经由中介层31的第一接触垫312、导电穿孔318、以及中介层31的第二接触垫314，接着经由微孔连接至无芯基板20，同时通过中介层31的接合指316，接着通过打线连接至无芯基板20。
图1K是具有另一半导体芯片53贴附于无芯基板20上的半导体组件210剖视图。半导体芯片53对准于中介层31的配置位置，且经由内连接垫284上的焊料凸块63电性连接至无芯基板20，内连接垫284自防焊层材料291的开口293显露。据此，半导体芯片51、53可经由中介层31、无芯基板20、以及焊料凸块61、63彼此电性连接。
此外，自防焊层材料291的开口293显露的其余的内连接垫284可容纳一导电接头，如焊料凸块、锡球、接脚、及其类似物，以作为其他组件或外部元件的电性互联以及机械性贴附。防焊层开口293可通过各种方法形成，其包括光刻工艺、激光钻孔及等离子体刻蚀。
[实施例2]
图2为根据本发明另一实施方面的另一三维组件310具有与中介层41直接接触的额外第一导电微孔243，以作为接地或与无源元件的电性连接的结构剖视图。图2中也示出密封材料71以及散热座81。密封材料71(如模塑化合物)于向上方向填充通孔411且覆盖连接垫111、定位件113、第一介电层21、以及中介层31。散热座81(如铜或铝)经由导热黏着剂801贴附于加强层41以及半导体芯片51以协助散热，且散热座81于向上方向覆盖加强层41、密封材料71、以及半导体芯片51。
上述的半导体组件以及线路板仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用。例如，加强层可包括陶瓷材料或环氧类层压体，且可嵌埋有单层导线或多层导线。加强层可包括多个通孔以容纳额外的中介层、无源元件、或其他电子元件，且无芯基板可包括额外的导线，以容纳高I/O元件、无源元件、或其他电子元件。
如上述实施例所示，本发明的半导体元件可独自使用或与其他半导体元件共享一中介层。例如，可将单一半导体元件设置于中介层上，或者将多个半导体元件设置于中介层上。举例而言，可将四枚排列成2×2阵列的小型芯片附着于中介层上，而该中介层可提供用于额外芯片的额外电性连接点以接收额外芯片垫的路由。相比每一芯片设置一中介层，此作法更具经济效益。同样地，加强层的通孔可包括多组定位件以容纳多个额外的中介层于其中，且增层电路可包括额外的导线以容纳额外的中介层。
本案的半导体元件可为已封装或未封装芯片。此外，该半导体元件可为裸芯片或晶圆级封装芯片(wafer level packaged die)等。可利用多种连接媒介将半导体元件机械性连接及电性连接至中介层，包括利用金或焊锡凸块。定位件可依中介层而定制化(customized)，举例来说，定位件的图案可为正方形或矩形，以与中介层的形状相同或相似。散热元件如散热片或散热座可经由热导电性黏着剂或焊接材料贴附于半导体元件，该散热元件也可贴附于加强层以延伸接触面积以增加半导体元件的散热途径效率。
在本文中，「邻接」一词意指元件是一体成型(形成单一个体)或相互接触(彼此无间隔或未隔开)。例如，第一导线邻接于第二接触垫，但并未邻接于第一接触垫。
「重叠」一词意指位于上方并延伸于一下方元件的周缘内。「重叠」包含延伸于该周缘之内、外或坐落于该周缘内。例如，在中介层的第二接触垫面朝向上方向时，加强层重叠于介电层，此乃是因为一假想垂直线可同时贯穿该加强层与该介电层，不论加强层与介电层之间是否存有另一同样被该假想垂直线员穿的元件(如黏着剂)，且也不论是否有另一假想垂直线仅贯穿介电层而未贯穿加强层(位于加强层的通孔内)。同样地，黏着剂重叠于介电层，加强层重叠于黏着剂，且加强层被黏着剂重叠。此外，「重叠」与「位于上方」同义，「被重叠」则与「位于下方」同义。
「接触」一词意指直接接触。例如，导线接触第二接触垫但并未接触第一接触垫。
「覆盖」一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在中介层的第一接触垫面朝向上方向的状态下，无芯基板于向下方向覆盖中介层，但中介层并未从向上方向覆盖无芯基板。
「层」字包含图案化及未图案化的层体。例如，当金属层设置于介电层上时，金属层可为一空白未光刻及湿式刻蚀的平板。此外，「层」可包含多个迭合层。
「开口」、「通孔」与「穿孔」等词同指贯穿孔洞。例如，中介层的第一接触垫面朝向上方向时，中介层被***加强层的通孔中，并于向上方向由加强层中显露出。
「***」一词意指元件间的相对移动。例如，「将中介层***通孔中」是不论加强层为固定不动而中介层朝加强层移动;中介层层固定不动而由加强层朝中介层层移动;或中介层与加强层两者彼此靠合。又例如，「将中介层***(或延伸至)通孔内」包含:贯穿(穿入并穿出)通孔;以及***但未贯穿(穿入但未穿出)通孔。
「对准」一词意指元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件***且延伸进入另一元件中。例如，当假想的水平线员穿定位件及中介层时，定位件侧向对准于中介层，不论定位件与中介层之间是否具有其他被假想的水平线贯穿的元件，且不论是否具有另一贯穿中介层但不贯穿定位件的假想水平线。同样地，第一微孔对准于中介层的第二接触垫，且中介层与定位件对准于通孔。
「靠近」一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域现有通识，当中介层以及定位件间的间隙不够窄时，由于中介层于间隙中的横向位移而导致的位置误差可能会超过可接受的最大误差限制，一旦中介层的位置误差超过最大极限时，则不可能使用激光束对准接触垫，而导致中介层以及无芯基板间的电性连接错误。因此，根据中介层的接触垫的尺寸，对于本领域技术人员可经由试误法以确认中介层以及定位件间的间隙的最大可接受范围，从而避免中介层以及无芯基板间的电性连接错误。由此，「定位件靠近中介层的***边缘」的用语是指中介层的***边缘以及定位件间的间隙窄到足以防止中介层的位置误差超过可接受的最大误差限制。
「设置」一语包含与单一或多个支撑元件间的接触与非接触。例如，中介层设置于介电层上，不论此中介层实际接触介电层或与介电层以一黏着剂相隔。
「电性连接」一词意指直接或间接电性连接。例如，第一导线提供了内连接垫以及第二接触垫的电性连接，其不论第一导线是否邻接内连接垫、或经由第二导线电性连接至内连接垫。
「上方」一词意指向上延伸，且包含邻接与非邻接元件以及重叠与非重叠元件。例如，当中介层之第一连接垫面朝向上方向时，定位件于其上方延伸，邻接介电层并自介电层突伸而出。
「下方」一词意指向下延伸，且包含邻接与非邻接元件以及重叠与非重叠元件。例如，在中介层之第二连接垫面朝向上方向时，无芯基板延伸于其下方，邻接黏着剂并自黏着剂朝向下方向突伸而出。同样地，增层电路即使并未邻接加强层或中介层，其仍可延伸于加强层及中介层下方。
「第一垂直方向」及「第二垂直方向」并非取决于组件之定向，凡熟悉此项技艺之人士即可轻易了解其实际所指的方向。例如，中介层的第一接触垫面朝第一垂直方向，且中介层的第二接触垫面朝第二垂直方向，此与组件是否倒置无关。同样地，定位件沿一侧向平面「侧向」对准中介层，此与线路板是否倒置、旋转或倾斜无关。因此，该第一及第二垂直方向彼此相反且垂直于侧面方向，且侧向对准的元件在垂直于第一与第二垂直方向的侧向平面相交。再者，当中介层的第二接触垫面朝向上方向时，第一垂直方向为向下方向，第二垂直方向为向上方向;当中介层的第二接触垫面朝向下方向时，第一垂直方向为向上方向，第二垂直方向为向下方向。
本发明的半导体组件具有多项优点。半导体组件的可靠度高、价格平实且极适合量产。加强层提供了机械性支撑、尺寸稳定性以及控制整体的平整性，且无芯基板(如中介层)之热膨胀，即使中介层与无芯基板间的热膨胀系数(CTE)不同，在热循环的情况下，中介层依然能稳固连接至无芯基板。中介层与无芯基板之间为直接的电性连接，其不含焊料有利于高I/O值以及高性能。特别是定位件可准确的定义中介层设置的位置，并避免由中介层的横向位移所导致的中介层以及无芯基板间的电性连接错误，从而改善生产的合格率。
本案的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性连接及机械性连接技术。此外，本案的制作方法不需昂贵工具即可实施。因此，相比于传统封装技术，此制作方法可大幅提升产量、合格率、效能与成本效益。
在此所述的实施例为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图也可能省略重复或非必要的元件及元件符号。
本领域技术人员针对本文所述的实施例应当可以轻易思及各种变化及修改的方式。例如，前述的材料、尺寸、形状、大小、步骤的内容与步骤的顺序皆仅为范例。本领域技术人员可在不背离如随附权利要求所定义的本发明精神与范畴的条件下，进行变化、调整与等同变换。
虽然本发明已于优选实施方面中说明，然而应当了解的是，在不背离本发明权利要求的精神以及范围的条件下，可对于本发明进行可能的修改以及变化。

Claims (5)

1.一种半导体组件，其特征在于，包括:
一中介层，其包括多个第一接触垫以及一接合指于一第一表面上，以及多个第二接触垫于一第二表面上，该第一表面面朝一第一垂直方向，且该第二表面面朝与该第一垂直方向相反的一第二垂直方向，其中，至少一该第一接触垫经由该中介层的一导电穿孔以电性连接至一对应的该第二连接垫;
一半导体元件，其倒装设置于该中介层的该第一表面上，并连接至该些第一接触垫;
一加强层，其包括一通孔，且该中介层延伸至该通孔中;
一黏着剂，其接触该中介层以及一无芯基板，并介于该中介层与该无芯基板之间;以及
该无芯基板，其于该第二垂直方向覆盖该黏着剂、该中介层、以及该加强层，且该无芯基板包括一连接垫，该连接垫经由一打线电性连接至该中介层的该接合指，并且还包括一导电微孔，该导电微孔电性连接至该中介层的该第二接触垫。
2.根据权利要求1所述的半导体组件，其中，该中介层以及该无芯基板间的电性连接不含焊料。
3.根据权利要求1所述的半导体组件，其中该连接垫于该第一垂直方向自该无芯基板显露，且于侧向方向于该中介层的***边缘与该加强层的该通孔的侧壁之间侧向延伸。
4.根据权利要求1所述的半导体组件，其中该无芯基板还包括一定位件，该定位件对齐于该加强层的该通孔，并作为该中介层的配置导件，且靠近该中介层的***边缘与该连接垫，并且于该中介层的***边缘与该连接垫之间侧向延伸。
5.根据权利要求1所述的半导体组件，其中该无芯基板还包括一配置导件，该配置导件靠近该加强层的***边缘，且侧向对准该加强层的***边缘，并于该加强层的***边缘外侧向延伸。
CN201310350222.1A 2012-08-14 2013-08-12 在中介层及无芯基板之间具有双重连接通道的半导体组件 Expired - Fee Related CN103594444B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261682801P 2012-08-14 2012-08-14
US61/682,801 2012-08-14
US13/917,776 US20140048951A1 (en) 2012-08-14 2013-06-14 Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US13/917,776 2013-06-14

Publications (2)

Publication Number Publication Date
CN103594444A true CN103594444A (zh) 2014-02-19
CN103594444B CN103594444B (zh) 2016-12-28

Family

ID=50084523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310350222.1A Expired - Fee Related CN103594444B (zh) 2012-08-14 2013-08-12 在中介层及无芯基板之间具有双重连接通道的半导体组件

Country Status (2)

Country Link
CN (1) CN103594444B (zh)
TW (1) TWI517319B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702649A (zh) * 2014-12-15 2016-06-22 钰桥半导体股份有限公司 具有整合双布线结构的线路板及其制作方法
CN107808869A (zh) * 2016-09-09 2018-03-16 矽品精密工业股份有限公司 电子封装件及其制法
CN107958876A (zh) * 2016-10-14 2018-04-24 钰桥半导体股份有限公司 具有嵌入式元件及加强层的线路板及其制法
CN108807283A (zh) * 2017-04-28 2018-11-13 台湾积体电路制造股份有限公司 半导体封装结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150257316A1 (en) * 2014-03-07 2015-09-10 Bridge Semiconductor Corporation Method of making thermally enhanced wiring board having isolator incorporated therein
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
CN105655310B (zh) * 2015-12-31 2018-08-14 华为技术有限公司 封装结构、电子设备及封装方法
TWI605576B (zh) * 2016-10-19 2017-11-11 友達光電股份有限公司 顯示面板結構與其製造方法
KR20210155455A (ko) * 2020-06-16 2021-12-23 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133935A1 (en) * 2003-12-22 2005-06-23 Ronnie Vasishta Embedded redistribution interposer for footprint compatible chip package conversion
US20050230841A1 (en) * 2004-04-15 2005-10-20 Walk Michael J Integrated circuit package with low modulus layer and capacitor/interposer
US20090135574A1 (en) * 2007-11-22 2009-05-28 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133935A1 (en) * 2003-12-22 2005-06-23 Ronnie Vasishta Embedded redistribution interposer for footprint compatible chip package conversion
US20050230841A1 (en) * 2004-04-15 2005-10-20 Walk Michael J Integrated circuit package with low modulus layer and capacitor/interposer
US20090135574A1 (en) * 2007-11-22 2009-05-28 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702649A (zh) * 2014-12-15 2016-06-22 钰桥半导体股份有限公司 具有整合双布线结构的线路板及其制作方法
CN105702649B (zh) * 2014-12-15 2019-07-05 钰桥半导体股份有限公司 具有整合双布线结构的线路板及其制作方法
CN107808869A (zh) * 2016-09-09 2018-03-16 矽品精密工业股份有限公司 电子封装件及其制法
CN107958876A (zh) * 2016-10-14 2018-04-24 钰桥半导体股份有限公司 具有嵌入式元件及加强层的线路板及其制法
CN108807283A (zh) * 2017-04-28 2018-11-13 台湾积体电路制造股份有限公司 半导体封装结构

Also Published As

Publication number Publication date
TWI517319B (zh) 2016-01-11
TW201407731A (zh) 2014-02-16
CN103594444B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
CN103594444A (zh) 在中介层及无芯基板之间具有双重连接通道的半导体组件
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
TWI607531B (zh) 底部元件限制於介電材凹穴內之封裝疊加半導體組體
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US8901435B2 (en) Hybrid wiring board with built-in stopper, interposer and build-up circuitry
US20140048951A1 (en) Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US20160205778A1 (en) Wiring board with embedded interposer integrated with stiffener and method of making the same
CN104039070A (zh) 具有内建散热座及增层电路的散热增益型线路板
CN103596386B (zh) 制造具有内建定位件的复合线路板的方法
CN104733332A (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
CN104810320A (zh) 半导体组件及其制作方法
US20160174365A1 (en) Wiring board with dual wiring structures integrated together and method of making the same
TW201715666A (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
US20160204056A1 (en) Wiring board with interposer and dual wiring structures integrated together and method of making the same
CN106057745A (zh) 设有加强层及整合双路由电路的半导体组件及制作方法
CN103633060A (zh) 具有内嵌元件及电磁屏障的线路板
CN104701187A (zh) 半导体装置以及其制备方法
CN105932008A (zh) 低弯翘无芯基板及其半导体组体
CN103596354B (zh) 具有内建定位件、中介层、以及增层电路的复合线路板
CN103716992A (zh) 具有内嵌元件、内建定位件、及电磁屏障的线路板
CN102543970A (zh) 半导体封装件及其制造方法
CN104349583A (zh) 具有复合芯层及双增层电路的线路板
CN103594379B (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
US20140183752A1 (en) Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161228

Termination date: 20170812

CF01 Termination of patent right due to non-payment of annual fee