CN108122749B - 一种基于图形化载片的SiC基GaN_HEMT背面工艺 - Google Patents

一种基于图形化载片的SiC基GaN_HEMT背面工艺 Download PDF

Info

Publication number
CN108122749B
CN108122749B CN201711383445.2A CN201711383445A CN108122749B CN 108122749 B CN108122749 B CN 108122749B CN 201711383445 A CN201711383445 A CN 201711383445A CN 108122749 B CN108122749 B CN 108122749B
Authority
CN
China
Prior art keywords
slide glass
gan hemt
wafer
sic
graphical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711383445.2A
Other languages
English (en)
Other versions
CN108122749A (zh
Inventor
林书勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN201711383445.2A priority Critical patent/CN108122749B/zh
Publication of CN108122749A publication Critical patent/CN108122749A/zh
Application granted granted Critical
Publication of CN108122749B publication Critical patent/CN108122749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种基于图形化载片的SiC基GaN_HEMT背面工艺，包括以下内容：GaN HEMT器件正面工艺制备；GaN HEMT正面器件区保护；图形化载片制备：将背面接地孔图形投影到载片的相应位置，再移除该位置的载片材料以形成散热孔；GaN HEMT晶圆与载片对准黏贴；SiC衬底减薄；背面通孔工艺；背面接地金属工艺；载片和正面保护层移除。本发明在载片上先移除或减薄需要刻蚀SiC背孔区域的载片材料，形成具有背孔图形的载片，再将其与GaN HEMT工艺晶圆进行对准，在刻蚀SiC时能够有效的提高整个晶圆的热传导能力。

Description

一种基于图形化载片的SiC基GaN_HEMT背面工艺
技术领域
本发明涉及化合物半导体制造技术领域，特别是涉及一种基于图形化载片的SiC基GaN_HEMT背面工艺。
背景技术
GaN HEMT器件作为第三代化合物半导体的代表器件，以其高电子迁移率、高击穿电压、高电流密度、高可靠性，广泛应用于微波功率放大领域。SiC材料的晶格常数与GaN材料的晶格常数接近，因此一般在SiC衬底上外延生长高质量的GaN HEMT异质结结构，具备较大的电流密度，同时SiC材料的热导率较高，能够保证大功率散热的要求。
器件制备过程中，在完成正面工艺之后都要对厚度达到500um的SiC衬底进行减薄和背孔工艺，是将500um左右的SiC衬底通过机械研磨减薄到200um以下，再进行接地背孔工艺，此工艺的目的一是为了GaN HEMT器件的散热，二是进行接地背孔工艺，以减小器件内部的寄生效应，是器件应用于高频领域必不可少的工艺步骤。
在进行背孔刻蚀工艺中，因为SiC衬底中的Si-C键能较大，SiC材料非常坚硬，大功率、长时间等离子体刻蚀产生的热量巨大，散热问题会严重影响刻蚀速率和刻蚀副产物的移除，直接导致良率下降，甚至影响正面器件性能。因此，背面工艺技术需要革新，来提高SiC基GaN HEMT器件的性能和降低工业化生产的难度。
发明内容
本发明的目的在于提供一种基于图形化载片的SiC基GaN_HEMT背面工艺，从根本上改善SiC刻蚀中的散热问题，以及热传导差导致的速率下降问题。
为了实现上述目的，本发明提供了以下技术方案：
本发明提供一种基于图形化载片的SiC基GaN_HEMT背面工艺，包括以下内容：
GaN HEMT器件正面工艺制备：在SiC基GaN HEMT结构的外延片上，进行GaN HEMT器件正面工艺制备；
GaN HEMT正面器件区保护：对上述已经完成GaN HEMT器件制备的晶圆进行正面区域进行覆盖保护；
图形化载片制备：将背面接地孔图形投影到载片的相应位置，再移除该位置的载片材料以形成散热孔，完成图形化载片制备；
GaN HEMT晶圆与载片对准黏贴：将上述完成正面保护的GaN HEMT晶圆与图形化载片进行套刻对准并黏贴；
SiC衬底减薄：对上述完成载片黏贴的GaN HEMT晶圆的SiC衬底进行减薄；
背面通孔工艺：在上述经过SiC衬底减薄的晶圆上，进行背面通孔工艺，在SiC衬底上刻蚀通孔至正面金属层；
背面接地金属工艺：在上述完成背面通孔工艺的晶圆背面，淀积低电阻率金属，完成背面接地金属工艺；
载片和正面保护层移除：在上述完成背面金属工艺的晶圆上，移除载片及载片黏贴剂和正面保护层光刻胶，完成整套工艺。
其中，图形化载片制备中，载片材料包括SiC、蓝宝石、硼硅玻璃，载片厚度为200-700um，载片的宽度大于或等于正面GaN HEMT晶圆的宽度；载片图形化方式包括光刻、湿法或干法腐蚀。
进一步地，图形化载片制备包括以下内容：将背面接地孔图形通过光刻显影方式直接投影到载片的相应位置，再通过干法刻蚀方法移除该位置的载片材料以形成散热孔，完成图形化载片制备。
使用具有背面接地孔图形的载片，与已经完成正面GaN HEMT工艺的晶圆进行黏贴，黏贴时使用对准工艺，确保GaN HEMT晶圆的背孔区域与图形化载片上的背孔图形对准，然后再对上述晶圆再依次进行常规GaN HEMT背孔工艺。在SiC基GaN HEMT的背面工艺中，在载片上先移除或减薄需要刻蚀SiC背孔区域的载片材料，形成具有背孔图形的载片，再将其与GaN HEMT工艺晶圆进行对准，在刻蚀SiC时能够有效的提高整个晶圆的热传导能力。
与现有技术相比，本发明具有以下优点：
本发明使用具有背孔的载片，背面冷却气体能够更加接近刻蚀反应界面，能够使大功率、长时间等离子体刻蚀SiC产生的热量及时排出；提高晶圆的热传导能力，使得SiC刻蚀速率不会因为热量积累而下降，刻蚀时间大幅度下降；降低热积累导致的侧向刻蚀性，能够准确控制背孔的尺寸；生成的副产物减少，所刻蚀背孔内部更加平整，有利于后续背面金属工艺。该工艺方法较大程度降低了GaN HEMT微波功率器件的制备工艺难度，利于器件性能和良率大幅度提升。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明的流程框图；
图2为本发明的完成GaN HEMT器件正面工艺制备实施例结构示意图；
图3为本发明的完成GaN HEMT正面器件区保护实施例结构示意图；
图4为本发明的完成图形化载片制备实施例结构示意图；
图5为本发明的完成GaN HEMT晶圆与载片对准黏贴实施例结构示意图；
图6为本发明的完成SiC衬底减薄实施例结构示意图；
图7为本发明的完成背面通孔工艺实施例结构示意图；
图8为本发明的完成背面接地金属工艺实施例结构示意图；
图9为本发明的完成载片和正面保护层移除实施例结构示意图；
图中，101为GaN帽层，102为AlGaN势垒层，103为AlN***层，104为GaN缓冲层，105为AlN成核层，106为SiC衬底，1为保护层，2为载片，3为散热孔，4为背面通孔，5为背面接地金属层。
具体实施方式
以下结合附图对本发明的实施例进行说明，应当理解，此处所描述的实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例
如图1-9所示，本发明的一种基于图形化载片的SiC基GaN_HEMT背面工艺的实施例及相应的结构示意图，具体步骤如下：
步骤一，GaN HEMT器件正面工艺制备：在SiC基GaN HEMT结构的外延片上，进行GaNHEMT器件正面工艺制备。
在SiC基GaN HEMT结构的外延片上，进行GaN HEMT器件正面工艺制备，制备步骤包含但不限于，有源区隔离，源极、漏极金属制备，栅极金属制备，电容、电感制备，电极加厚，金属互联等相关工艺。
在一实施例中，在SiC基GaN HEMT结构的外延片上，通过氟离子注入形成器件有源区隔离；电子束蒸发叠层金属Ti/Al/Ni/Au 20/150/50/100nm，在850摄氏度氮气气氛中退火30s形成源极(S)漏极(D)欧姆接触；电子束蒸发金属Ni/Au 50/200nm形成栅极(G)接触；电子束蒸发金属Ni/Au 50/500nm作为电极加厚；电子束蒸发金属Ni/Au 50/500nm形成正面金属互联，至此完成正面GaN HEMT器件制备。参见图2。
步骤二，GaN HEMT正面器件区保护：对上述已经完成GaN HEMT器件制备的晶圆进行正面区域进行覆盖保护。
对已经完成GaN HEMT器件制备的外延片正面区域进行保护，保护方式包含但不限于，耐酸、碱腐蚀的光刻胶、有机或无机薄膜，覆盖方式包含但不限定于旋转式，喷射式等物理或化学沉积方法，厚度包含但不限于1um到100um。
在一实施例中，对已经完成GaN HEMT器件制备的晶圆进行正面区域保护，通过匀胶机在制备有GaN HEMT器件的一面涂抹AZ4620光刻胶作为保护层1，匀胶机转速为4000转每分钟，时间为30s，胶厚为6um，120摄氏度烘烤120s。参见图3。
步骤三，图形化载片制备：将背面接地孔图形投影到载片的相应位置，再移除该位置的载片材料以形成散热孔，完成图形化载片制备。其中，此步骤可置于步骤一和/或步骤二之前。
载片材料的选择包含但不限定于SiC，蓝宝石，硼硅玻璃，厚度包含但不限定于200-700um，载片图形化方式包含但不限定于光刻、湿法或干法腐蚀，图形分布限定于与GaNHEMT器件设计的背面接地孔位置完全一致，能够实现精确对准，载片的尺寸要大于或等于正面GaN HEMT晶圆。
在一实施例中，将背面接地孔图形通过光刻显影方式直接投影到载片2的相应位置，再通过干法刻蚀方法移除该位置的载片材料以形成散热孔3，完成图形化载片制备。参见图4。
步骤四，GaN HEMT晶圆与载片对准黏贴：将上述完成正面保护的GaN HEMT晶圆与图形化载片进行套刻对准并黏贴。
将完成正面保护的GaN HEMT晶圆与上述图形化载片进行套刻对准，对准方式包含但不限定于正面对准，双面对准，对准后立即将其进行黏贴，黏贴的方式包含但不限定于液体，固体粘附剂。
在一实施例中，将完成正面保护的GaN HEMT晶圆与上述图形化载片2进行套刻对准，对准方式为双面对准，对准后通过热处理方式将其进行黏贴。参见图5。
步骤五，SiC衬底减薄：对上述完成载片黏贴的GaN HEMT晶圆的SiC衬底进行减薄。
将完成载片黏贴的晶圆的SiC衬底进行减薄，减薄方式包含但不限定于机械研磨等方式，将SiC衬底厚度减薄至100-200um。
在一实施例中，通过机械研磨的方式将完成载片黏贴的晶圆的SiC衬底106减薄至100um。参见图6。
步骤六，背面通孔工艺：在上述经过SiC衬底减薄的晶圆上，进行背面通孔工艺，在SiC衬底上刻蚀通孔(背面接地孔)至正面金属层。
在经过SiC衬底减薄的晶圆上，进行背面通孔工艺，其方式包含但不限于，使用氟基作为等离子体刻蚀气体，以金属Ni为刻蚀掩膜，刻蚀上述SiC，去除Ni掩膜后再用氯基作为等离子体刻蚀气体，以SiC为刻蚀掩膜，刻蚀上述氮化物薄层至正面金属层。
在一实施例中，在经过SiC减薄的晶圆上，使用光刻负胶，通过双面光刻对准和电镀的方式在正面器件区需要接地的区域，形成金属Ni刻蚀掩膜厚度为5um，使用等离子体刻蚀方法刻蚀以上区域SiC层至正面器件区域，刻蚀气体为六氟化硫SF6，稀释气体为氩气Ar；再次使用等离子体刻蚀技术刻蚀GaN层至正面接地金属层，刻蚀气体为氯气Cl2，稀释气体为三氯化硼Bcl3，完成接地区域正反面连通，即完成背面通孔4。参见图7。
步骤七，背面接地金属工艺：在上述完成背面通孔工艺的晶圆背面，淀积低电阻率金属，完成背面接地金属工艺。
淀积低电阻率金属将正面器件的“地”线连接到背面，目的是为了减小器件工作在高频下的寄生效应，金属淀积方式包含但不限于，电子束蒸发，磁控溅射，电镀等方式，低电阻率金属包含但不限于金，铂等。至此，完成全部背面工艺。
在一实施例中，在完成背面通孔工艺的晶圆背面，通过电子束蒸发淀积金属Ti/Au100/1000nm，完成背孔金属工艺，即完成背面接地金属层5。参见图8。
步骤八，载片和正面保护层移除：在上述完成背面金属工艺的晶圆上，移除载片及载片黏贴剂和正面保护层光刻胶，完成整套工艺。
载片和正面保护层移除的方式包含但不限于，使用加热以及有机或无机溶液湿法腐蚀正面保护层，或使用等离子体干法刻蚀正面保护层，确保以上两种方式不损伤正面GaNHEMT器件结构。
在一实施例中，在完成背面金属工艺的晶圆上，使用加热移去载片再通过室温湿法腐蚀方式，使用丙酮去除正面保护层光刻胶AZ4620和载片黏贴剂，至此完成整套工艺。参见图9。
如上所述，在需要刻蚀SiC形成背面接地孔的相应区域的载片上预留散热孔，因为背孔区域(背面通孔)占整个晶圆面积的百分比很小，预先在载片上开散热孔不会影响整个载片的支撑性。使用上述载片的GaN HEMT晶圆在背面SiC刻蚀过程中，整个晶圆的热传导能力得到显著提高，特别是在需要刻蚀SiC的区域(背孔区域)下方的载片材料被移除，背面冷却气体能够更加接近刻蚀反应界面，刻蚀产生的热量也能够及时传导出来，直接提高了工艺制程效率，间接提高了背面工艺的稳定性和可靠性，有利于提高刻蚀速率、工艺良率以及器件性能。而且，图形化的载片可以多次重复利用，对SiC基GaN HEMT产业化进程有非常重要的意义。
应当理解，本发明上述实施例及实例，是出于说明和解释目的，并非因此限制本发明的范围。本发明的范围由权利要求项定义，而不是由上述实施例及实例定义。

Claims (10)

1.一种基于图形化载片的SiC基GaN HEMT背面工艺，其特征在于，包括以下内容：
GaN HEMT器件正面工艺制备：在SiC基GaN HEMT结构的外延片上，进行GaN HEMT器件正面工艺制备；
GaN HEMT正面器件区保护：对上述已经完成GaN HEMT器件制备的晶圆进行正面区域进行覆盖保护形成正面保护层；
图形化载片制备：将背面接地孔图形投影到载片的相应位置，再移除该位置的载片材料以形成散热孔，完成图形化载片制备；
GaN HEMT晶圆与载片对准黏贴：将上述完成正面保护的GaN HEMT晶圆与图形化载片进行套刻对准并使用黏 贴剂黏贴；
SiC衬底减薄：对上述完成载片黏贴的GaN HEMT晶圆的SiC衬底进行减薄；
背面通孔工艺：在上述经过SiC衬底减薄的晶圆上，进行背面通孔工艺，在SiC衬底上刻蚀通孔至正面金属层；
背面接地金属工艺：在上述完成背面通孔工艺的晶圆背面，淀积低电阻率金属，完成背面接地金属工艺；
载片和正面保护层移除：在上述完成背面金属工艺的晶圆上，移除载片及载片黏贴剂和正面保护层，完成整套工艺。
2.根据权利要求1所述一种基于图形化载片的SiC基GaN HEMT背面工艺，其特征在于，所述GaN HEMT器件正面工艺制备包括以下内容：在SiC基GaN HEMT结构的外延片上，通过氟离子注入形成器件有源区隔离；电子束蒸发叠层金属Ti/Al/Ni/Au20/150/50/100nm，在850摄氏度氮气气氛中退火30s形成源漏欧姆接触；电子束蒸发金属Ni/Au50/200nm形成栅极接触；电子束蒸发金属Ni/Au50/500nm作为电极加厚；电子束蒸发金属Ni/Au50/500nm形成正面金属互联，完成正面GaN HEMT器件制备。
3.根据权利要求1所述一种基于图形化载片的SiC基GaN HEMT背面工艺，其特征在于，所述GaN HEMT正面器件区保护包括以下内容：通过匀胶机在制备有GaN HEMT器件的一面涂抹光刻胶，匀胶机转速为4000转每分钟，涂抹时间为30s，形成胶厚为6um保护层，并在120摄氏度烘烤120s，完成正面器件区保护。
4.根据权利要求1所述一种基于图形化载片的SiC基GaN HEMT背面工艺，其特征在于，所述图形化载片制备中，载片材料包括SiC、蓝宝石、硼硅玻璃，载片厚度为200-700um，载片的宽度大于或等于正面GaN HEMT晶圆的宽度。
5.根据权利要求1所述一种基于图形化载片的SiC基GaN HEMT背面工艺，其特征在于，所述图形化载片制备中，载片图形化方式包括光刻、湿法或干法腐蚀。
6.根据权利要求4或5所述一种基于图形化载片的SiC基GaN HEMT背面工艺，其特征在于，所述图形化载片制备包括以下内容：将背面接地孔图形通过光刻显影方式直接投影到载片的相应位置，再通过干法刻蚀方法移除该位置的载片材料以形成散热孔，完成图形化载片制备。
7.根据权利要求1所述一种基于图形化载片的SiC基GaN HEMT背面工艺，其特征在于，所述SiC衬底减薄的具体内容如下：通过机械研磨的方式将完成载片黏贴的GaN HEMT晶圆的SiC衬底减薄至100-200um。
8.根据权利要求1所述一种基于图形化载片的SiC基GaN HEMT背面工艺，其特征在于，所述背面通孔工艺包括以下内容：在经过SiC衬底减薄的晶圆上，使用光刻负胶，通过双面光刻对准和电镀的方式在正面器件区需要接地的区域，形成厚度为5um金属Ni刻蚀掩膜；使用等离子体刻蚀方法刻蚀上述接地区域的SiC层至正面器件区域，刻蚀气体为六氟化硫SF6，稀释气体为氩气Ar；再次使用等离子体刻蚀技术刻蚀GaN层至正面接地金属层，刻蚀气体为氯气Cl2，稀释气体为三氯化硼Bcl3，完成接地区域正反面连通。
9.根据权利要求1所述一种基于图形化载片的SiC基GaN HEMT背面工艺，其特征在于，所述背面接地金属工艺包括以下内容：在完成背面通孔工艺的晶圆背面，通过电子束蒸发淀积金属Ti/Au100/1000nm，完成背面接地金属工艺。
10.根据权利要求1所述一种基于图形化载片的SiC基GaN HEMT背面工艺，其特征在于，所述载片和正面保护层移除包括以下内容：在完成背面金属工艺的晶圆上，通过加热移去载片，再通过湿法腐蚀方式使用丙酮去除正面保护层和载片之间的黏贴剂。
CN201711383445.2A 2017-12-20 2017-12-20 一种基于图形化载片的SiC基GaN_HEMT背面工艺 Active CN108122749B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711383445.2A CN108122749B (zh) 2017-12-20 2017-12-20 一种基于图形化载片的SiC基GaN_HEMT背面工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711383445.2A CN108122749B (zh) 2017-12-20 2017-12-20 一种基于图形化载片的SiC基GaN_HEMT背面工艺

Publications (2)

Publication Number Publication Date
CN108122749A CN108122749A (zh) 2018-06-05
CN108122749B true CN108122749B (zh) 2019-11-26

Family

ID=62229555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711383445.2A Active CN108122749B (zh) 2017-12-20 2017-12-20 一种基于图形化载片的SiC基GaN_HEMT背面工艺

Country Status (1)

Country Link
CN (1) CN108122749B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111441072B (zh) * 2020-03-27 2021-01-15 绍兴同芯成集成电路有限公司 一种先晶粒切割后双面电镀的晶粒生产方法
CN111524820B (zh) * 2020-04-29 2021-08-31 绍兴同芯成集成电路有限公司 晶圆双面铅锡合金凸块形成工艺
CN111524819B (zh) * 2020-04-29 2021-12-14 绍兴同芯成集成电路有限公司 一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺
CN112466925B (zh) * 2020-10-22 2022-06-10 西安电子科技大学 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法
CN114566461A (zh) * 2022-03-02 2022-05-31 成都海威华芯科技有限公司 基于正反面通孔的半导体器件深背孔制作方法及器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179037A (zh) * 2007-12-06 2008-05-14 清华大学 高深宽比三维垂直互连及三维集成电路的实现方法
JP2014060427A (ja) * 2013-11-11 2014-04-03 Fujitsu Ltd 半導体装置及びその製造方法
CN104064509A (zh) * 2014-07-09 2014-09-24 浙江中纳晶微电子科技有限公司 晶圆暂时键合及分离的方法
CN104882416A (zh) * 2013-11-13 2015-09-02 钰桥半导体股份有限公司 具有堆叠式封装能力的半导体封装件及其制作方法
CN106981423A (zh) * 2017-04-12 2017-07-25 成都海威华芯科技有限公司 基于Si衬底外延SiC基GaN HEMT的工艺方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179037A (zh) * 2007-12-06 2008-05-14 清华大学 高深宽比三维垂直互连及三维集成电路的实现方法
JP2014060427A (ja) * 2013-11-11 2014-04-03 Fujitsu Ltd 半導体装置及びその製造方法
CN104882416A (zh) * 2013-11-13 2015-09-02 钰桥半导体股份有限公司 具有堆叠式封装能力的半导体封装件及其制作方法
CN104064509A (zh) * 2014-07-09 2014-09-24 浙江中纳晶微电子科技有限公司 晶圆暂时键合及分离的方法
CN106981423A (zh) * 2017-04-12 2017-07-25 成都海威华芯科技有限公司 基于Si衬底外延SiC基GaN HEMT的工艺方法

Also Published As

Publication number Publication date
CN108122749A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
CN108122749B (zh) 一种基于图形化载片的SiC基GaN_HEMT背面工艺
CN110085518A (zh) 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法
CN106981423B (zh) 基于Si衬底外延SiC基GaN HEMT的工艺方法
CN109004029A (zh) 具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件及其制备方法
CN107248528B (zh) 低频率损耗GaN基微波功率器件及其制作方法
CN103904186A (zh) 基于石墨烯电极的半导体器件及其制备方法
CN103715255B (zh) 一种自对准栅GaN HEMT器件及其制备方法
CN103219376B (zh) 氮化镓射频功率器件及其制备方法
CN104681646B (zh) 碳化硅嵌入式电极平面型光导开关及其制作方法
CN105448974B (zh) 一种GaN基薄膜晶体管结构及其制备方法
US9741578B2 (en) Manufacturing method of semiconductor device
CN106684142B (zh) 一种具有复合金属势垒层的氮化镓器件肖特基接触***
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN109449238A (zh) 一种大规模小像元铟镓砷焦平面探测器制备方法
CN105070701B (zh) 一种GaN基倒装HEMT器件结构及其制备方法
CN208368513U (zh) 基于金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件
CN111063739A (zh) 基于SiO2电流阻挡层的氮化铝CAVET器件及制作方法
CN107195670B (zh) GaN基增强型MOS-HEMT器件及其制备方法
CN109768081A (zh) n型掺杂金刚石场板结构的场效应晶体管
CN104538302A (zh) 一种增强型hemt器件的制备方法
CN213782022U (zh) 一种二维半导体材料的金属接触结构
CN104979195B (zh) SiC基HEMT器件的制备方法
CN109346405B (zh) 一种GaN基SBD倒装芯片的制备方法
CN109904227A (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN103219377B (zh) 一种实现源漏栅非对称自对准的射频功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant