TWI735034B - 具有加強層及彎翹平衡件之互連基板及其半導體組體 - Google Patents

具有加強層及彎翹平衡件之互連基板及其半導體組體 Download PDF

Info

Publication number
TWI735034B
TWI735034B TW108130601A TW108130601A TWI735034B TW I735034 B TWI735034 B TW I735034B TW 108130601 A TW108130601 A TW 108130601A TW 108130601 A TW108130601 A TW 108130601A TW I735034 B TWI735034 B TW I735034B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
cavity
contact pads
reinforcing layer
Prior art date
Application number
TW108130601A
Other languages
English (en)
Other versions
TW202114109A (zh
Inventor
文強 林
王家忠
Original Assignee
鈺橋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺橋半導體股份有限公司 filed Critical 鈺橋半導體股份有限公司
Priority to TW108130601A priority Critical patent/TWI735034B/zh
Publication of TW202114109A publication Critical patent/TW202114109A/zh
Application granted granted Critical
Publication of TWI735034B publication Critical patent/TWI735034B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明之互連基板主要包括一加強層、一核心層、一彎翹平衡件及一路由電路。該加強層之彈性模數高於100 GPa並被核心層側向環繞。該彎翹平衡件設置於核心層頂面上方，並側向環繞對準於加強層之凹穴。該路由電路設置於加強層與核心層底面下方，並電性連接至加強層。藉由加強層之高模數，即可抵消不均勻厚度所引起之局部熱-機械應力。此外，調整加強層厚度比上凹穴尺寸之比值可維持凹穴區域的剛度，並調節整體平整度。

Description

具有加強層及彎翹平衡件之互連基板及其半導體組體
本發明是關於一種互連基板，尤指一種加強層及彎翹平衡件併於其中之互連基板及其半導體組體。
電子裝置(如多媒體裝置)之市場趨勢係傾向於更迅速且更薄型化之設計需求。其中一種方法是透過凹穴基板使半導體晶片相互堆疊其頂部，使得組裝後的裝置可呈小型且薄型化。Kita等人之美國專利案號8,446,736及Sahara等人之美國專利案號8,400,776揭露一種電路板，其中板的頂部被移除，以於板中形成凹穴。利用該平台，一半導體晶片可置於凹穴中，而另一半導體晶片則可置於其上，以形成堆疊結構。此垂直堆疊結構可節省空間、尺寸最小化，進而達到行動裝置薄化且小型化的目的。
然而，傳統樹脂類凹穴基板(如圖1A及1B所示，通常由多個樹脂層11與多個電路層13組成)在製造過程中重覆加熱和冷卻期間易於彎翹。此主要是由於凹穴基板的厚度不均勻，且下部的熱膨脹與頂部的熱膨脹不匹配。例如，在如260℃的高溫下，下部的樹脂材料傾向於膨脹程度 較大，因而使得板向上彎曲，如圖1A所示。當降至室溫時，下部的樹脂材料傾向於比頂部收縮得更多，因而使板向下彎曲，如圖1B所示。此外，凹穴的尺寸亦可影響彎曲的程度。例如，一般原則是凹穴越寬，不匹配越大，彎翹情況越糟。雖然通過在基板外圍邊緣周圍增置加強層之習知方法可部分改善整體剛性問題，但仍未能根本解決局部彎翹問題(特別是元件接置區域中)。
有鑑於基板之各種發展階段及限制，目前亟需開發一種新基板，以達成高封裝密度及薄型要求，同時確保於組裝及操作過程中不易發生彎翹情況。
本發明之一目的係提供一種互連基板，其接置元件之凹穴區域的下方具有高模數加強層，使得不均勻厚度所引起的局部熱-機械應力可被抵消。此外，透過調整加強層厚度比上凹穴特定尺寸之比值，可維持中央區域的剛性，並調節整體的平整度。
依據上述及其他目的，本發明提供一種互連基板，其包括：一加強層，其具有頂部接觸墊於其頂面以及底部接觸墊於其底面，該些頂部接觸墊電性連接至該些底部接觸墊；一核心層，其側向環繞該加強層之外圍側壁；一路由電路，其設置於該加強層之該底面下方，並側向延伸至該核心層之底面上，且電性耦接至該加強層之該些底部接觸墊；以及一彎翹平衡件，其設置於該核心層之頂面上方，並具有內部側壁側向環繞一凹穴，該加強層之該些頂部接觸墊對準該凹穴，且該彎翹平衡件之一部分重 疊於該加強層之該頂面上方，其中該加強層之彈性模數高於該核心層與該路由電路之彈性模數，且該加強層厚度與該凹穴尺寸之間毫米單位厚度比上平方毫米單位尺寸之比值為1×10-5或更大。
此外，本發明亦提供一種半導體組體，其包括第一半導體元件設於上述互連基板之凹穴中，並電性連接至加強層之頂部接觸墊。
本發明之上述及其他特徵與優點可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
100、110、120、130、200、210、300、310、400、410、500、510、600、610:互連基板
20:加強層
201:頂部接觸墊
203:底部接觸墊
205:通孔
21:支撐基底
211:基底板
213:頂部佈線層
215:底部佈線層
217:金屬化貫孔
23:頂部重佈電路
231:頂部絕緣層
233:頂部路由層
237、257、337、77:金屬化導孔
25:底部重佈電路
251:底部絕緣層
253:底部路由層
31:犧牲載板
33:增層電路
331:絕緣層
335:路由層
338:頂部端子墊
35:焊球
38:底膠
40:核心層
401:開口
45:底部圖案化金屬
47:第一垂直連接件
50:修飾接合基質
51:樹脂黏著劑
53:調節件
60:彎翹平衡件
605:凹穴
61:頂部導電墊
67:第二垂直連接件
70:路由電路
71:介電層
72:金屬墊
73:導線層
81:第一半導體元件
83:第二半導體元件
91:凸塊
92:第一凸塊
93:第二凸塊
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中：圖1A為習知凹穴基板於高溫處理下之剖視圖；圖1B為習知凹穴基板熱處理後之剖視圖；圖2為本發明第一實施例中，加強層之剖視圖；圖3為本發明第一實施例中，圖2結構上提供核心層之剖視圖；圖4為本發明第一實施例中，圖3結構上提供彎翹平衡件及路由電路之剖視圖；圖5為本發明第一實施例中，圖4結構上形成凹穴以完成互連基板製作之剖視圖；圖6為本發明第一實施例中，第一半導體元件電性連接至圖5所示互連基板之半導體組體剖視圖；圖7為本發明第一實施例中，另一態樣之互連基板剖視圖； 圖8為本發明第一實施例中，再一態樣之互連基板剖視圖；圖9為本發明第一實施例中，又一態樣之互連基板剖視圖；圖10為本發明第二實施例中，互連基板之剖視圖；圖11為本發明第二實施例中，第一半導體元件電性連接至圖10所示互連基板之半導體組體剖視圖；圖12為本發明第二實施例中，另一態樣之互連基板剖視圖；圖13為本發明第三實施例中，互連基板之剖視圖；圖14為本發明第三實施例中，第一半導體元件電性連接至圖13所示互連基板之半導體組體剖視圖；圖15為本發明第三實施例中，另一態樣之互連基板剖視圖；圖16為本發明第四實施例中，互連基板之剖視圖；圖17為本發明第四實施例中，第一半導體元件電性連接至圖16所示互連基板之半導體組體剖視圖；圖18為本發明第四實施例中，另一態樣之互連基板剖視圖；圖19為本發明第五實施例中，互連基板之剖視圖；圖20為本發明第五實施例中，第一半導體元件電性連接至圖19所示互連基板之半導體組體剖視圖；圖21為本發明第五實施例中，另一態樣之互連基板剖視圖；圖22為本發明第六實施例中，增層電路附接至犧牲載板並焊接於加強層上之剖視圖；圖23為本發明第六實施例中，圖22結構上提供核心層之剖視圖； 圖24為本發明第六實施例中，圖23結構上提供彎翹平衡件及路由電路之剖視圖；圖25為本發明第六實施例中，圖24結構上形成凹穴以完成互連基板製作之剖視圖；圖26為本發明第六實施例中，第一半導體元件電性連接至圖25所示互連基板之半導體組體剖視圖；以及圖27為本發明第六實施例中，另一態樣之互連基板剖視圖。
在下文中，將提供一實施例以詳細說明本發明之實施態樣。本發明之優點以及功效將藉由本發明所揭露之內容而更為顯著。在此說明所附之圖式係簡化過且做為例示用。圖式中所示之元件數量、形狀及尺寸可依據實際情況而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不偏離本發明所定義之精神及範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖2-5為本發明第一實施例中，一種互連基板之製作方法剖視圖，該互連基板包括一加強層、一核心層、一彎翹平衡件及一路由電路。
圖2為頂面及底面分別設有頂部接觸墊201及底部接觸墊203之加強層20剖視圖。於本實施例中，加強層20包括支撐基底21及設於支撐基底21底表面下方之底部重佈電路25。較佳為，加強層20具有高於100GPa的彈性模數，以保持元件接置區域的平坦度。為達所需剛度，支撐 基底21通常由高模數材料製成。更具體地說，支撐基底21可包括由高模數無機材料所製成之一基底板211、位於基底板211頂面上之一頂部佈線層213、位於基底板211底面上之一底部佈線層215、以及貫穿基底板211之金屬化貫孔(metallized through vias)217。支撐基底21頂面處之頂部佈線層213提供用以後續元件連接之頂部接觸墊201，並透過連接頂部佈線層213及底部佈線層215之金屬化貫孔217，電性連接至基底板21底面處之底部佈線層215。於本實施例中，該底部重佈電路25係示為多層增層電路，其包括交替輪流形成之底部絕緣層251及底部路由層253。底部絕緣層251從下方接觸、覆蓋且側向延伸於支撐基底21底面上。底部路由層253側向延伸於底部絕緣層251上，以提供用於下一級電性連接之底部接觸墊203，並包括有與支撐基底21之底部佈線層215直接接觸之金屬化導孔257(metallized vias)。因此，加強層20之頂部接觸墊201及底部接觸墊203通過金屬化導孔257及金屬化貫孔217相互電性連接。
圖3為使用樹脂黏著劑51將加強層20貼附於核心層40開口401中之剖視圖。加強層20與核心層40開口401之內部側壁隔開，並利用加強層20外圍側壁與開口401內部側壁間之間隙內的樹脂黏著劑51，使加強層20黏附至核心層40開口401之內部側壁。核心層40之材料並無特定限制，其可為任何有機或無機材料。
圖4為加強層20及核心層40兩相對側上設有彎翹平衡件60及路由電路70之剖視圖。彎翹平衡件60設置於加強層20與核心層40之頂面以及樹脂黏著劑51上方，而路由電路70設置於加強層20與核心層40之底面以及樹脂黏著劑51下方。彎翹平衡件60(通常含有樹脂類材料)係用於抑 制結構彎曲或翹曲，故彎翹平衡件60的熱膨脹係數(CTE)較佳為實質上等於或接近於路由電路70的熱膨脹係數。更具體地說，為有效地維持結構所需之平整度，彎翹平衡件60與路由電路70之間的CTE差值較佳是控制為小於20ppm/℃。此外，於一些實例中，彎翹平衡件60厚度亦被控制為實質上等於或接近路由電路70厚度，以滿足嚴格的平坦度要求。於本實施例中，路由電路70係示為多層增層電路，並且包括交替輪流形成之多個介電層71及多個導線層73。每個導線層73側向延伸於其對應之介電層71上，並包含有位於介電層71中之金屬化導孔77。因此，導線層73可通過金屬化導孔77相互電性耦接。同樣地，最內層的導線層73可通過金屬化導孔77電性耦接至加強層20之底部接觸墊203。
圖5為移除部分彎翹平衡件60後之剖視圖。移除彎翹平衡件60之選定部分，以形成重疊於加強層20頂面上方之凹穴605。因此，加強層20之頂部接觸墊201對齊凹穴605，並自上方從凹穴605顯露出。較佳為，加強層20厚度(毫米單位)比上凹穴605開口面積(平方毫米單位)之比值為1×10-5或更大。藉由調整加強層厚度比上凹穴尺寸之比值，即可維持凹穴區域的剛度，以抑制凹穴區域出現彎曲或變形。於本實施例中，該加強層20側向延伸超過凹穴605周緣，且加強層20之外圍部位於彎翹平衡件60下方，以對彎翹平衡件60內緣部分提供支撐，因而增強整個結構的機械可靠性。
據此，已完成之互連基板100包括加強層20、核心層40、樹脂黏著劑51、彎翹平衡件60及路由電路70。加強層20可抵消不均勻厚度所引起之局部熱-機械應力，並對組裝於凹穴605中之晶片提供高模數可靠且 平坦的界面。於本實施例中，加強層20之彈性模數大於核心層40、彎翹平衡件60及路由電路70的彈性模數。此外，於一些散熱增益型實例中，加強層20的導熱率較佳高於核心層40、彎翹平衡件60及路由電路70的導熱率。因此，加強層20不僅可解決彎翹問題，其亦可作為散熱座，以增強散熱。核心層40通過樹脂黏著劑51接合至加強層20外圍側壁周圍，並位於彎翹平衡件60與路由電路70之間。彎翹平衡件60之CTE與路由電路70匹配，以防止互連基板100因CTE不匹配而彎曲或變形。路由電路70電性耦接至加強層20，並提供用以下一級連接之扇出路由/互連。
圖6為第一半導體元件81電性連接至圖5所示互連基板100之半導體組體剖視圖。第一半導體元件81(示為晶片)設置於凹穴605中，並通過凸塊91面朝下地安裝於加強層20之頂部接觸墊201上。由於凹穴區域被高模數加強層20從凹穴底部完全覆蓋，且加強層厚度與凹穴尺寸之間的比值獲得良好控制，因此可有效地抑制互連基板100發生彎曲或變形，以避免第一半導體元件81與加強層20之間發生電斷接。
圖7為本發明第一實施例中另一互連基板態樣之剖視圖。該互連基板110與圖5所示結構相似，不同處在於，核心層40側向環繞、同形被覆並直接接觸加強層20之外圍側壁，且加強層20與核心層30之間不具樹脂黏著劑。
圖8為本發明第一實施例中又一互連基板態樣之剖視圖。該互連基板120與圖5所示結構相似，不同處在於，(i)複數調節件53分配於樹脂黏著劑51中，以於加強層20外圍側壁與核心層40開口401內部側壁之間的間隙中形成修飾接合基質50，(ii)核心層40具有第一垂直連接件47， 以及(iii)彎翹平衡件60具有第二垂直連接件67。調節件53的CTE通常低於樹脂黏著劑51的CTE，以有效降低樹脂裂損之風險。為達顯著效果，調節件53的CTE比樹脂黏著劑51的CTE低至少10ppm/℃。於本實施例中，以間隙316之總體積為基準，修飾接合基質50含有至少30%(體積百分比)之調節件53，且修飾接合基質50之熱膨脹係數較佳是小於50ppm/℃。因此，於熱循環期間，修飾接合基質50之內部膨脹及收縮現象可獲減緩，以防止裂損。此外，為有效釋放熱-機械性引起的應力，該修飾接合基質50較佳是具有大於10微米之足夠寬度(更佳為25微米或更多)於間隙中，以吸收應力。第一垂直連接件47提供核心層40頂面與底面之間的電性連接通道，並藉由路由電路70之額外金屬化導孔77接觸核心層40之底部圖案化金屬45，電性耦接至路由電路70。第二垂直連接件67提供彎翹平衡件60頂面與底面之間的電性連接通道，並電性連接至第一垂直連接件47。因此，彎翹平衡件60頂面上設有之頂部導電墊61可通過第一垂直連接件47及第二垂直連接件67電性連接至路由電路70。
圖9為本發明第一實施例中再一互連基板態樣之剖視圖。該互連基板130與圖8所示結構相似，不同處在於，該修飾接合基質50更延伸至間隙外並進一步覆蓋加強層20底面及核心層40底面，且路由電路70之最內層導線層73側向延伸於修飾接合基質50上，並包含有位於修飾接合基質50中之金屬化導孔77，其用以與加強層20及核心層40電性連接。於此態樣中，以修飾接合基質50總體積作為基準，該修飾接合基質50含有至少30%(體積百分比)之調節件53。
[實施例2]
圖10為本發明第二實施例之互連基板剖視圖。
為了簡要說明之目的，上述實施例1中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
該互連基板200與圖5所示結構相似，不同處在於，加強層20更包括設於支撐基底21頂面上方之頂部重佈電路23。於本實施例中，該頂部重佈電路25示為多層增層電路，其包括交替輪流形成之頂部絕緣層231及頂部路由層233。該頂部絕緣層231從上方接觸、覆蓋並側向延伸於支撐基底21頂面上。該頂部路由層233側向延伸於頂部絕緣層231上，以提供用以後續元件接置之頂部接觸墊201，並包含有與支撐基底21頂部佈線層213直接接觸的金屬化導孔237。因此，頂部重佈電路23自凹穴605顯露並被彎翹平衡件60部分地覆蓋，且通過支撐基底21及底部重佈電路25電性連接至路由電路70。
圖11為第一半導體元件81電性連接至圖10所示互連基板200之半導體組體剖視圖。第一半導體元件81設置於凹穴605中，並通過凸塊91面朝下地安裝於加強層20之頂部接觸墊201上。因此，第一半導體元件81通過加強層20電性連接至路由電路70，其中加強層20提供高模數且平坦之平台，以確保第一半導體元件81與互連基板200之間的可靠連接。
圖12為本發明第二實施例中另一互連基板態樣之剖視圖。該互連基板210與圖10所示結構相似，不同處在於，該樹脂黏著劑51更進一步混有低CTE的調節件53，且核心層40及彎翹平衡件60分別具有第一垂直連接件47及第二垂直連接件67。低CTE之調節件53分散於樹脂黏著劑51中，以降低樹脂損裂的風險。第一垂直連接件47提供路由電路70與第二垂 直連接件67之間的電性連接。因此，設於彎翹平衡件60頂面上之頂部導電墊61可藉由第一垂直連接件47及第二垂直連接件67電性連接至路由電路70。
[實施例3]
圖13為本發明第三實施例之互連基板剖視圖。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
該互連基板300與圖10所示結構相似，不同處在於，該加強層20未包括底部重佈電路於支撐基底21與路由電路70之間。於本實施例中，支撐基底21通過與支撐基底21底部佈線層215接觸的金屬化導孔77電性耦接至路由電路70。因此，加強層20之頂部接觸墊201及底部接觸墊203是通過頂部重佈電路23之金屬化導孔237及支撐基底21之金屬化貫孔217相互電性連接。
圖14為第一半導體元件81電性連接至圖13所示互連基板300之半導體組體剖視圖。第一半導體元件81設置於凹穴605中，並通過凸塊91覆晶式地安裝於加強層20上。因此，第一半導體元件81被彎翹平衡件60側向環繞，並藉由與加強層20頂部接觸墊201接觸之凸塊91，電性連接至路由電路70。
圖15為本發明第三實施例中另一互連基板態樣之剖視圖。該互連基板310與圖13所示結構相似，不同處在於，該樹脂黏著劑51更進一步混有低CTE的調節件53，以降低樹脂裂損的風險，且彎翹平衡件60包含有位於其頂面上之頂部導電墊61，該些頂部導電墊61藉由核心層40中的第 一垂直連接件47及彎翹平衡件60中之第二垂直連接件67電性連接至路由電路70。
[實施例4]
圖16為本發明第四實施例之互連基板剖視圖。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
該互連基板400與圖13所示結構相似，不同處在於，低CTE之調節件53分配於樹脂黏著劑51中，以形成修飾接合基質50，且加強層20只包括支撐基底21，其上不具有頂部重佈電路。於本實施例中，支撐基底21自凹穴605顯露出，且彎翹平衡件60之內緣部分重疊於加強層20之支撐基底21頂面上方並與其接觸。
圖17為第一半導體元件81電性連接至圖16所示互連基板400之半導體組體剖視圖。第一半導體元件81面朝下地設置於凹穴605中，並通過凸塊91電性連接至加強層20之頂部接觸墊201上。因此，第一半導體元件81藉由凹穴605底部的高模數加強層20電性連接至互連基板400，其中凹穴605是被彎翹平衡件60之內部側壁側向圍繞。
圖18為本發明第四實施例中另一互連基板態樣之剖視圖。該互連基板410與圖16所示結構相似，不同處在於，該修飾接合基質50更延伸至間隙外並進一步覆蓋支撐基底21底面及核心層40底面，且核心層40及彎翹平衡件60分別具有第一垂直連接件47及第二垂直連接件67。經由第一垂直連接件47及第二垂直連接件67，設於彎翹平衡件60頂面上之頂部導電墊61可電性連接至路由電路70。
[實施例5]
圖19為本發明第五實施例之互連基板剖視圖。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
該互連基板500與圖16所示結構相似，不同處在於，加強層20更具有與凹穴605對準的通孔205，且路由電路70包含有自通孔205及凹穴605顯露之金屬墊72。可經過移除加強件20的一部分並可選地移除部分路由電路70，以形成通孔205，其中通孔205的尺寸小於凹穴605的尺寸。於本實施例中，通孔205延伸穿過加強層20，並進一步延伸進入路由電路70之最內層介電層71中。
圖20為第一半導體元件81及第二半導體元件83封裝於圖19所示互連基板500之半導體組體剖視圖。第一半導體元件81面朝下地設置於凹穴605中，並通過第一凸塊92電性連接至加強層20之頂部接觸墊201。第二半導體元件83面朝上地設置於通孔205內，並經由第二凸塊93電性連接至第一半導體元件81，且貼附至金屬墊72。
圖21為本發明第五實施例中另一互連基板態樣之剖視圖。該互連基板510與圖19所示結構相似，不同處在於，該修飾接合基質50更延伸至間隙外並進一步覆蓋加強層20底面及核心層40底面，且彎翹平衡件60包含有頂部導電墊61，其位於彎翹平衡件60頂面上，並透過核心層40中之第一垂直連接件47及彎翹平衡件60中之第二垂直連接件67電性連接至路由電路70。於此態樣中，該通孔205延伸穿過加強層20，並進一步延伸進入修飾接合基質50中。
[實施例6]
圖22-25為本發明第六實施例中，另一種互連基板之製法剖視圖。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖22為增層電路33附接至犧牲載板31並焊接於加強層20上之剖視圖。增層電路33可通過增層製程直接形成於犧牲載體31上，隨後接至加強層20頂面上，該加強層20包括頂部接觸墊201、底部接觸墊203及金屬化貫孔217。於此圖示中，該增層電路33包括交替輪流形成於犧牲載板31上之多個絕緣層331及多個路由層335。該些路由層335通過絕緣層331中的金屬化導孔337相互電性耦接，且最下層之路由層335通過加強層20與增層電路33間之焊球35電性耦接至加強層20之頂部接觸墊201。因此，增層電路33之路由層335可通過焊球35、頂部接觸墊201及金屬化貫孔217，電性連接至加強層20之底部接觸墊203。可選地，可於增層電路33與加強層20之間塗佈底膠38。
圖23為加強層20***核心層40開口401中之剖視圖。加強層20之外圍側壁與核心層40開口401之內部側壁隔開，且被核心層40開口401之內部側壁側向圍繞。增層電路33與犧牲載板31則位於核心層40之開口401外。
圖24為加強層20及核心層40兩相對側上設有彎翹平衡件60及路由電路70之剖視圖。彎翹平衡件60從上方設置於核心層40及部分加強層20上，並側向環繞且同形被覆犧牲載板31與增層電路33之外圍邊緣，同 時進一步延伸進入加強層20外圍側壁與核心層40開口401內部側壁間之間隙中。路由電路70覆蓋加強層20及核心層40之底面，並透過金屬化導孔77電性耦接至加強層20之底部接觸墊203。
圖25為移除犧牲載板31後之剖視圖。藉由移除載犧牲載板31，由彎翹平衡件60內部側壁與增層電路33頂面形成凹穴605，而增層電路33頂面處最頂層路由層335所提供之頂部端子墊338由凹穴605顯露出。
據此，已完成之互連基板600包括加強層200、增層電路33、焊球35、核心層40、彎翹平衡件60及路由電路70。加強層20對準凹穴605並位於凹穴605下方，以於凹穴區域處提供足夠的剛度，從而抑制元件接置界面發生彎曲或變形。如上所述，加強層20厚度(以毫米為單位)比上凹穴605開口面積(以平方毫米為單位)之比值較佳是控制為1×10-5或更大，以於抗彎翹上產生顯著的有利效果。增層電路33設置於加強層20上，並由加強層20支撐，且提供頂部端子墊338，以供晶片組裝於凹穴605中。彎翹平衡件60之CTE較佳是實質上等於或接近於路由電路70之CTE，以有效維持互連基板600所需的平坦度。路由電路70電性連接至加強層20之底部接觸墊203，並自互連基板600底部提供用於下一級連接之電性接點。
圖26為第一半導體元件81電性連接至圖25所示互連基板600之半導體組體剖視圖。第一半導體元件81設置於凹穴605中，並通過凸塊91面朝下地安裝於凹穴605底部處之增層電路33的頂部端子墊338上。因此，第一半導體元件81可通過增層電路33及加強層20電性連接至路由電路70。
圖27為本發明第六實施例中另一互連基板態樣之剖視圖。該互連基板610與圖25所示結構相似，不同處在於，於提供彎翹平衡件60與路由電路70之前，於加強層20與核心層40之間的間隙填入修飾接合基質50。如上所述，修飾接合基質50可包含有低CTE的調節件53，其分散於樹脂黏著劑51中，以降低樹脂龜裂的風險。
如上述實施例所示，本發明建構出一種具有較佳可靠度之獨特互連基板，其主要包括加強層、核心層、彎翹平衡件、路由電路及可選地增層電路。上述之互連基板與組體僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。
互連基板具有一凹穴，被彎翹平衡件內部側壁側向環繞，並被加強層從凹穴底部完全覆蓋。為於凹穴內進行元件連接，互連基板設有自凹穴顯露之電性接點。具體地說，凹穴可由彎翹平衡件之內部側壁與加強層之頂面形成，其中該加強層包含有自凹穴底部顯露之頂部接觸墊，以作為用於元件連接之電性接點。或者，凹穴可由彎翹平衡件之內部側壁與增層電路之頂面形成，其中該增層電路包含有自凹穴底部顯露之頂部端子墊，以作為用於元件連接之電性接點。通過對加強層厚度與凹穴尺寸(即加強層或增層電路之顯露頂面的面積)之間的比值作特定控制，即可確保加強層具有足夠的剛度，以補償形成凹穴所引起之結構弱點，進而抑制凹穴區域發生彎曲或變形。較佳為，加強層厚度(以毫米為單位)比上凹穴尺寸(以平方毫米為單位)之比值控制為1×10-5或更大。
加強層是從凹穴底部暴露或位於凹穴底部下方之非電子構件，其彈性模數高於核心層及路由電路的彈性模數，且較佳是高於100GPa，以維持互連基板及其半導體組體的平坦度。具體地說，加強層可包括支撐基底、可選地頂部重佈電路、以及可選地底部重佈電路，以在其頂面處提供頂部接觸墊，並在其底面處提供底部接觸墊。自凹穴底部顯露或位於凹穴底部下方之支撐基底是用於提供所需剛度，因此通常包括完全覆蓋凹穴底部之高模數無機基底板。於一較佳實施例中，支撐基底包括位於其頂面之頂部佈線層、位於其底面之底部佈線層、以及貫穿基底板之金屬化貫孔，其中金屬化貫孔係用於頂部佈線層與底部佈線層之間的垂直電性連接。為了重分佈路由(routing redistribution)，頂部及底部重佈電路可視情況分別設置於支撐基底之頂面上方及底面下方。頂部及底部重佈電路通常各自包括交替形成之至少一絕緣層及至少一路由層。例如，頂部重佈電路可包括位於支撐基底頂面上之頂部絕緣層以及位於頂部絕緣層上之頂部路由層，該頂部路由層電性耦接至支撐基底之頂部佈線層，而底部重佈電路可包括位於支撐基底底面上之底部絕緣層以及於底部絕緣層上之底部佈線層，該底部路由層電性耦接至支撐基底之底部佈線層。因此，頂部重佈電路之頂部路由層可提供加強層之頂部接觸墊，而底部重佈電路之底部路由層可提供加強層之底部接觸墊。可選地，加強層更可具有對準於凹穴的通孔。更具體地說，加強層的通孔尺寸小於凹穴尺寸，且加強層的通孔與凹穴連通，並可進一步延伸進入路由電路中。據此，加強層的通孔可提供容置半導體元件的空間。此外，由於核心層和路由電路通常包含具有非常低導熱率的樹脂介電材及玻璃纖維，因此晶片所產生的熱流經該些區 域將遭受到非常高的熱阻。於此情況下，若加強層之導熱率高於核心層和路由電路的導熱率，則加強層便可作為散熱座。
核心層設置於加強層外圍側壁周圍，並可直接接觸加強層外圍側壁，或者核心層具有與加強層外圍側壁分隔開的內部側壁。於一較佳實施例中，核心層具有一開口，且設於核心層開口中之加強層可利用樹脂黏著劑或彎翹平衡件的一部分黏附至開口內部側壁。通常，相較於加強層及核心層之CTE，樹脂黏著劑的CTE可能極高，因此在受限區域中的熱循環期間容易因內部膨脹和收縮而引起裂縫。為了降低黏著劑損裂的風險，可進一步將複數調節件(其CTE低於樹脂黏著劑的CTE)分配於樹脂黏著劑中，以於加強層外圍側壁與開口內部側壁間之間隙中形成修飾接合基質。較佳為，調節件之含量為間隙總體積之至少30%(體積百分比)，更佳為50%以上，且樹脂黏著劑與調節件之間的CTE差值可為10ppm/℃或更高，以展現顯著效果。因此，修飾接合基質之CTE可低於50ppm/℃，可減緩熱循環期間修飾接合基質之內部膨脹及收縮現象，以防止龜裂。此外，為有效釋放熱-機械引起的應力，該修飾接合基質於間隙中較佳具有大於10微米(更佳為25微米以上)之足夠寬度，以吸收應力。再者，該修飾接合基質可延伸至間隙外，並進一步覆蓋加強層及核心層之底面。透過修飾接合基質側向延伸於加強層與核心層下方，可分散修飾接合基質與加強層之間以及修飾接合基質與核心層之間的界面應力，從而有助於進一步降低裂損風險。可選地，核心層可包括電性耦接至路由電路之至少一第一垂直連接件。因此，核心層可於路由電路與彎翹平衡件之間提供信號垂直傳導路徑或/及能量傳遞及返回通道。
設置於核心層頂面上方之彎翹平衡件通常含有樹脂類材料，且可進一步延伸至加強層外圍側壁與核心層內部側壁之間的間隙中。為了抑制互連基板的彎曲或翹曲，彎翹平衡件的CTE及厚度較佳是實質上等於或接近路由電路的CTE及厚度。例如，可將彎翹平衡件與路由電路之間的CTE差值控制為小於20ppm/℃，以有效維持互連基板所需的平坦度。於一較佳實施例中，彎翹平衡件之內緣部分重疊於加強層之頂面上方，使得彎翹平衡件下方之加強層邊緣部分可對彎翹平衡件之內緣部分提供支撐，從而增強互連基板的機械可靠性。可選地，彎翹平衡件可包括至少一第二垂直連接件，其電性耦接至核心層之第一垂直連接件。因此，設於彎翹平衡件頂面處之頂部導電墊可通過第一和第二垂直連接件電性連接至路由電路。
設置於加強層及核心層底面下方之路由電路包含有導線層，其中導線層可藉由其金屬化導孔，與加強層之底部接觸墊電性連接，且可視情況地與核心層之第一垂直連接件電性連接。例如，路由電路可為不具核心板之多層增層電路，其包括至少一介電層及至少一導線層，該導線層包含有位於介電層中之金屬化導孔，並側向延伸於介電層上。介電層與導線層可交替輪流形成，若需要更多的信號路由則可重複形成。因此，路由電路可通過金屬化導孔電性連接至加強層之底部接觸墊，並可視情況地電性連接至核心層之第一垂直連接件。於加強層具有通孔之態樣中，路由電路的一部分可從通孔及凹穴顯露，且通孔較佳是被路由電路之至少一介電層從下方覆蓋。
設置於加強層頂面上之可選增層電路可透過焊球電性耦接至加強層之頂部接觸墊，且其頂面處具有自凹穴顯露之頂部端子墊。增層電路通常包括至少一絕緣層及至少一路由層，該路由層包含有位於絕緣層中之金屬化導孔，並側向延伸於絕緣層上。絕緣層與路由層可交替輪流形成，若需要更多的信號路由則可重複形成。通過加強層，增層電路可電性連接至路由電路。
本發明亦提供一種半導體組體，其中如晶片之第一半導體元件設置於上述互連基板之凹穴中，並電性連接至加強層之頂部接觸墊。具體地說，第一半導體元件可藉由凸塊(如金或焊料凸塊)電性連接至互連基板。例如，於加強層之頂部接觸墊自凹穴顯露之態樣中，該第一半導體元件可設置於凹穴內，並藉由與頂部接觸墊接觸之凸塊，安裝且電性連接至加強層頂面上。因此，該第一半導體元件可透過加強層，電性連接至路由電路。或者，於增層電路之頂部端子墊自凹穴顯露之另一態樣中，第一半導體元件可設置於凹穴中，並藉由與頂部端子墊接觸之凸塊，安裝且電性連接至增層電路頂面上。於此另一態樣中，該第一半導體元件可透過加強層及增層電路，電性連接至路由電路。此外，當加強層具有如上所述之通孔時，半導體組體更可包括第二半導體元件(如晶片)，其設置於通孔中，並通過凸塊電性連接至第一半導體元件。
該組體可為第一級或第二級單晶或多晶裝置。例如，該組體可為包含單一晶片或多枚晶片之第一級封裝體。或者，該組體可為包含單一封裝體或多個封裝體之第二級模組，其中每一封裝體可包含單一或多枚晶片。該半導體元件可為封裝晶片或未封裝晶片。此外，該半導體元件可為裸晶片，或是晶圓級封裝晶粒等。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，於一較佳實施例中，加強層從下方完全覆蓋凹穴，不論另一元件(如增層電路)是否位於加強層與凹穴之間。
「環繞」一詞意指元件間的相對位置，無論元件之間是否有另一元件。例如，於一較佳實施例中，核心層側向環繞加強層，無論加強層與核心層之間是否有另一元件(如樹脂黏著劑)。
「安裝於...上/上方」、「貼附至」、「延伸...上」、「設置於...上/上方/下方」、「位於...下方」及「重疊於...上方」語意包含元件間之接觸與非接觸。例如，於一較佳實施例中，路由電路設置於加強層底面下方，並進一步延伸至核心層底面上，不論路由電路是否接觸核心層及加強層或是通過修飾接合基質與核心層及加強層相分隔。
「電性連接」、「電性耦接」之詞意指直接或間接電性連接。例如，於一較佳實施例中，路由電路可藉由加強層，電性連接至增層電路，但不與增層電路接觸。
藉由此方法製備成的互連基板係為可靠度高、價格低廉、且非常適合大量製造生產。本發明之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性及機械性連接技術。此外，本發明之製作方法不需昂貴工具即可實施。因此，相較於傳統技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
100:互連基板
20:加強層
201:頂部接觸墊
203:底部接觸墊
21:支撐基底
40:核心層
51:樹脂黏著劑
60:彎翹平衡件
605:凹穴
70:路由電路
71:介電層
73:導線層
77:金屬化導孔

Claims (18)

  1. 一種互連基板，包括：一加強層，其具有頂部接觸墊於其頂面以及底部接觸墊於其底面，該些頂部接觸墊電性連接至該些底部接觸墊；一核心層，其側向環繞該加強層之外圍側壁並具有一開口，其中該加強層設置於該核心層之該開口中，並透過一樹脂黏著劑黏附至該開口之內部側壁；一路由電路，其設置於該加強層之該底面下方，並側向延伸至該核心層之底面上，且電性耦接至該加強層之該些底部接觸墊；以及一彎翹平衡件，其設置於該核心層之頂面上方，並具有內部側壁側向環繞一凹穴，該加強層之該些頂部接觸墊對準該凹穴，且該彎翹平衡件之一部分重疊於該加強層之該頂面上方，其中該加強層之彈性模數高於該核心層與該路由電路之彈性模數，且該加強層厚度與該凹穴尺寸之間毫米單位厚度比上平方毫米單位尺寸之比值為1×10-5或更大。
  2. 一種互連基板，包括：一加強層，其具有頂部接觸墊於其頂面以及底部接觸墊於其底面，該些頂部接觸墊電性連接至該些底部接觸墊；一核心層，其側向環繞該加強層之外圍側壁並具有一開口，其中該加強層設置於該核心層之該開口中；一路由電路，其設置於該加強層之該底面下方，並側向延伸至該核心層之底面上，且電性耦接至該加強層之該些底部接觸墊；以及 一彎翹平衡件，其設置於該核心層之頂面上方且更延伸進入該加強層之該外圍側壁與該開口之內部側壁之間的間隙中，並具有內部側壁側向環繞一凹穴，該加強層之該些頂部接觸墊對準該凹穴，且該彎翹平衡件之一部分重疊於該加強層之該頂面上方，其中該加強層之彈性模數高於該核心層與該路由電路之彈性模數，且該加強層厚度與該凹穴尺寸之間毫米單位厚度比上平方毫米單位尺寸之比值為1×10-5或更大。
  3. 如申請專利範圍第1項或第2項所述之該互連基板，其中，該加強層之該彈性模數高於100GPa。
  4. 如申請專利範圍第1項或第2項所述之該互連基板，其中，該加強層更具有一通孔，其對準該凹穴，且該路由電路之一部分由該凹穴及該通孔顯露。
  5. 如申請專利範圍第1項或第2項所述之該互連基板，其中，該互連基板更包括一增層電路，其設置於該加強層之該頂面上方，並透過焊球電性耦接至該加強層之該些頂部接觸墊，且該增層電路於其頂面處具有自該凹穴顯露之頂部端子墊。
  6. 如申請專利範圍第1項或第2項所述之該互連基板，其中，該加強層包括一支撐基底及一底部重佈電路，該底部重佈電路設置於該支撐基底之底面下方，且位於該支撐基底頂面處之該些頂部接觸墊自該凹穴顯露，並藉由該底部重佈電路底面處之該些底部接觸墊電性連接至該路由電路。
  7. 如申請專利範圍第1項或第2項所述之該互連基板，其中，該加強層包括一支撐基底及一頂部重佈電路，該頂部重佈電路設置於該支撐基底之頂面上方，且位於該頂部重佈電路頂面之該些頂部接觸墊自該凹穴顯露，並藉由該支撐基底底面處之該些底部接觸墊電性連接至該路由電路。
  8. 如申請專利範圍第1項所述之該互連基板，更包括：複數調節件，其分配於該樹脂黏著劑中，以形成一修飾接合基質於該加強層之該外圍側壁與該開口之該內部側壁之間的間隙中，其中該些調節件之熱膨脹係數低於該樹脂黏著劑之熱膨脹係數。
  9. 如申請專利範圍第8項所述之該互連基板，其中，該修飾接合基質延伸至該間隙外，並進一步覆蓋該加強層之該底面及該核心層之該底面。
  10. 如申請專利範圍第1項或第2項所述之該互連基板，其中，該核心層具有電性耦接至該路由電路之一第一垂直連接件。
  11. 如申請專利範圍第10項所述之該互連基板，其中，該彎翹平衡件具有電性耦接至該第一垂直連接件之一第二垂直連接件。
  12. 如申請專利範圍第1項或第2項所述之該互連基板，其中，該彎翹平衡件與該路由電路之間的熱膨脹係數差值小於20ppm/℃。
  13. 如申請專利範圍第1項或第2項所述之該互連基板，其中，該加強層之導熱率高於該核心層之導熱率與該路由電路之導熱率。
  14. 一種半導體組體，包括：如申請專利範圍第1項至第3項及第8項至第13項中任一項所述之該互連基板；以及 一第一半導體元件，其設置於該凹穴中，並電性連接至該加強層之該些頂部接觸墊。
  15. 如申請專利範圍第14項所述之該半導體組體，其中，該加強層更具有一通孔，其對準該凹穴，且該半導體組體更包括一第二半導體元件，其設置於該通孔中，並電性連接至該第一半導體元件。
  16. 如申請專利範圍第14項所述之該半導體組體，其中，該互連基板更包括一增層電路，其設置於該加強層之該頂面上方，並透過焊球電性耦接至該加強層之該些頂部接觸墊，且該增層電路具有頂部端子墊位於該凹穴底部，並透過凸塊電性連接至該第一半導體元件。
  17. 如申請專利範圍第14項所述之該半導體組體，其中，該加強層包括一支撐基底及一底部重佈電路，該底部重佈電路設置於該支撐基底之底面下方，且位於該支撐基底頂面處之該些頂部接觸墊藉由凸塊電性連接至該第一半導體元件，並藉由該底部重佈電路底面處之該些底部接觸墊電性連接至該路由電路。
  18. 如申請專利範圍第14項所述之該半導體組體，其中，該加強層包括一支撐基底及一頂部重佈電路，該頂部重佈電路設置於該支撐基底之頂面上方，且位於該頂部重佈電路頂面之該些頂部接觸墊藉由凸塊電性連接至該第一半導體元件，並藉由該支撐基底底面處之該些底部接觸墊電性連接至該路由電路。
TW108130601A 2019-08-27 2019-08-27 具有加強層及彎翹平衡件之互連基板及其半導體組體 TWI735034B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108130601A TWI735034B (zh) 2019-08-27 2019-08-27 具有加強層及彎翹平衡件之互連基板及其半導體組體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108130601A TWI735034B (zh) 2019-08-27 2019-08-27 具有加強層及彎翹平衡件之互連基板及其半導體組體

Publications (2)

Publication Number Publication Date
TW202114109A TW202114109A (zh) 2021-04-01
TWI735034B true TWI735034B (zh) 2021-08-01

Family

ID=76604544

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130601A TWI735034B (zh) 2019-08-27 2019-08-27 具有加強層及彎翹平衡件之互連基板及其半導體組體

Country Status (1)

Country Link
TW (1) TWI735034B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130032390A1 (en) * 2011-08-05 2013-02-07 Industrial Technology Research Institute Packaging substrate having embedded interposer and fabrication method thereof
US20150115433A1 (en) * 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconducor device and method of manufacturing the same
US20160197063A1 (en) * 2013-11-13 2016-07-07 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130032390A1 (en) * 2011-08-05 2013-02-07 Industrial Technology Research Institute Packaging substrate having embedded interposer and fabrication method thereof
US20150115433A1 (en) * 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconducor device and method of manufacturing the same
US20160197063A1 (en) * 2013-11-13 2016-07-07 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same

Also Published As

Publication number Publication date
TW202114109A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP5042668B2 (ja) 積層パッケージ
KR100817073B1 (ko) 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
US8004079B2 (en) Chip package structure and manufacturing method thereof
US6201300B1 (en) Printed circuit board with thermal conductive structure
TWI671861B (zh) 半導體封裝結構及其製作方法
CN112420652B (zh) 具有加强层及弯翘平衡件的互连基板及其半导体组体
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US6867486B2 (en) Stack chip module with electrical connection and adhesion of chips through a bump for improved heat release capacity
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US6552267B2 (en) Microelectronic assembly with stiffening member
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
JP2010263205A (ja) インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法
US8957516B2 (en) Low cost and high performance flip chip package
CN113035786A (zh) 半导体结构及其制造方法
KR20200012712A (ko) 변조기와 크랙 억제 구조를 가진 리드프레임 기판 및 이를 이용한 플립 칩 조립체
US6032355A (en) Method of forming thermal conductive structure on printed circuit board
TW200901396A (en) Semiconductor device package having chips
TWI735034B (zh) 具有加強層及彎翹平衡件之互連基板及其半導體組體
CN111799182A (zh) 封装堆叠结构及其制法
TWI724719B (zh) 具有雙佈線結構及彎翹平衡件之半導體組體
CN115995455A (zh) 基于玻璃中介层和硅桥结构的2.5d封装结构及其制作方法
TWI475651B (zh) 半導體裝置與相關方法
KR101673585B1 (ko) 다중 적층 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees