CN104570611B - 掩膜板及其改善拼接曝光姆拉现象的方法 - Google Patents
掩膜板及其改善拼接曝光姆拉现象的方法 Download PDFInfo
- Publication number
- CN104570611B CN104570611B CN201310496423.2A CN201310496423A CN104570611B CN 104570611 B CN104570611 B CN 104570611B CN 201310496423 A CN201310496423 A CN 201310496423A CN 104570611 B CN104570611 B CN 104570611B
- Authority
- CN
- China
- Prior art keywords
- regional transmission
- array substrate
- mask plate
- splicing
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明公开了一种掩膜板,应用于采用拼接曝光方式制作阵列基板,所述阵列基板包括多个图形区域和在相邻的所述图形区域之间的拼接区域;所述掩膜板包括:多个完全透射区域和在相邻的所述完全透射区域之间的部分透射区域;其中,所述完全透射区域与所述阵列基板上的图形区域相对应,所述部分透射区域与所述阵列基板上的拼接区域相对应,所述部分透射区域的宽度大于所述拼接区域的宽度。本发明同时还公开了一种改善拼接曝光姆拉现象的方法。采用本发明的技术方案,能够有效地减轻甚至消除拼接曝光姆拉现象,减弱了各拼接区域的显示亮度差异,从而提高了由拼接曝光制作的液晶面板的画面品质。
Description
技术领域
本发明涉及光刻技术领域,尤其涉及一种掩膜板及其改善拼接曝光姆拉现象的方法。
背景技术
信息化社会越来越需要轻薄便携式的显示设备,目前比较成熟的产品是薄膜晶体管(TFT,ThinFilmTransistor)液晶显示器。TFT液晶显示器主要是由TFT阵列基板、对向彩膜基板以及夹在两基板中间的液晶层构成。其中,TFT阵列基板主要包括阵列基板,和在阵列基板上层叠设置的栅极金属层、栅绝缘层、半导体层、源漏极金属层、绝缘膜保护层和透明像素层等。TFT阵列基板的制造过程是通过多次曝光、显影和刻蚀,将掩模版上的图案转至基板上的,从而形成了各种元件的图案。
为了满足大面积显示的需求,TFT液晶显示器面板的尺寸越来越大,使TFT阵列基板的制作过程也越发复杂。为了增大TFT阵列基板的尺寸,掩模版的尺寸也需要随之增大,但是由于曝光机对掩模版尺寸的限定,以及大尺寸掩模版存在制造困难、成本过高、日常存放使用不便等问题,使得在制造TFT阵列基板时,需要将大尺寸的阵列基板划分成若干区域,分别制作各区域对应的掩模版部分,在制造时用这些掩模版分区域部分曝光,最终拼合成大尺寸的TFT阵列基板。
目前,在采用拼接曝光方式来制作TFT阵列基板的过程中,由于工厂的曝光机存在一定的曝光对位误差,不可避免地使得拼接区域的图形需要受到两次甚至两次以上的重复曝光,然而,图形受到多次重复曝光后,其尺寸会变小,而跟其它只受到一次曝光的图形相比有了一些差异,这种差异有可能会导致液晶面板制作完成后显示画面上的差异,进而形成了拼接曝光姆拉现象。
发明内容
有鉴于此,本发明的主要目的在于提供一种掩膜板及其改善拼接曝光姆拉现象的方法,能够有效地减轻甚至消除拼接曝光姆拉现象,减弱了各拼接区域的显示亮度差异,从而提高了由拼接曝光制作的液晶面板的画面品质。
为达到上述目的,本发明的技术方案是这样实现的:
本发明提供了一种掩膜板,应用于采用拼接曝光方式制作阵列基板,所述阵列基板包括多个图形区域和在相邻的所述图形区域之间的拼接区域;所述掩膜板包括:多个完全透射区域和在相邻的所述完全透射区域之间的部分透射区域;其中,所述完全透射区域与所述阵列基板上的图形区域相对应,所述部分透射区域与所述阵列基板上的拼接区域相对应,所述部分透射区域的宽度大于所述拼接区域的宽度。
优选地,所述部分透射区域的宽度为所述拼接区域的宽度与2倍的所述掩膜板与所述阵列基板之间的对位精度之和。
优选地,所述部分透射区域的曝光率为n分之一,其中,n为重复曝光的次数。
优选地,所述掩膜板还包括覆盖所述完全透射区域和所述部分透射区域的透明的保护层。
优选地,所述保护层的厚度为100微米。
本发明实施例还提供了一种改善拼接曝光姆拉现象的方法,应用于采用拼接曝光方式制作阵列基板,所述阵列基板包括多个图形区域和在相邻的所述图形区域之间的拼接区域;所述方法包括:在掩膜板上设置与所述阵列基板上的图形区域相对应的完全透射区域;在掩膜板上设置与所述拼接区域相对应的部分透射区域,其中,所述部分透射区域的宽度大于所述拼接区域的宽度。
优选地,所述部分透射区域的宽度为所述拼接区域的宽度与2倍的所述掩膜板与所述阵列基板之间的对位精度之和。
优选地,所述部分透射区域的曝光率为n分之一,其中,n为重复曝光的次数n。
优选地,所述方法还包括:在所述完全透射区域和所述部分透射区域上设置透明的保护层。
优选地,所述保护层的厚度为100微米。
本发明提供的掩膜板,包括:多个完全透射区域和在相邻的所述完全透射区域之间部分透射区域;其中,所述完全透射区域与所述阵列基板上的图形区域相对应,所述部分透射区域与所述阵列基板上的拼接区域相对应,所述部分透射区域的宽度大于所述拼接区域的宽度;如此,能够有效地减轻甚至消除由于拼接曝光的线宽问题而引起的拼接曝光姆拉现象,减弱了各拼接区域的显示亮度差异,从而提高了由拼接曝光制作的液晶面板的画面品质。
附图说明
图1a和图1b为现有技术中形成TFT图案的平面结构示意图;
图1c为现有技术中两组掩膜板拼接形成的大尺寸TFT图案的平面结构示意图;
图2a为现有技术中采用拼接曝光方式制作大尺寸阵列基板时掩膜板分区的结构示意图;
图2b为现有技术中采用拼接曝光方式制作大尺寸阵列基板时阵列基板分区的结构示意图;
图2c为现有技术中采用拼接曝光方式制作大尺寸阵列基板时阵列基板的拼接区域的结构示意图;
图3为本发明实施例提供的掩膜板中的部分透射区域对应的在阵列基板上的位置示意图;
图4为本发明实施例改善拼接曝光姆拉现象的方法的实现流程示意图。
附图标记:
10--TFT;11--栅极金属层;12--源极;13--漏极;21--遮挡块;22--拼接线;23--边缘。
具体实施方式
本发明实施例提供的一种掩膜板,应用于采用拼接曝光方式制作阵列基板,所述阵列基板包括多个图形区域和在相邻的所述图形区域之间的拼接区域;其特征在于,所述掩膜板包括:多个完全透射区域和在相邻的所述完全透射区域之间部分透射区域;其中,所述完全透射区域与所述阵列基板上的图形区域相对应,所述部分透射区域与所述阵列基板上的拼接区域相对应,所述部分透射区域的宽度大于所述拼接区域的宽度。
这里,所述部分透射区域的宽度为所述拼接区域的宽度与2倍的所述掩膜板与所述阵列基板之间的对位精度之和。
这里,所述部分透射区域的曝光率为n分之一,其中,n为重复曝光的次数。
这里,所述掩膜板还包括覆盖所述完全透射区域和所述部分透射区域的透明的保护层,所述保护层的厚度可以为100微米。
在下面的描述中阐述了很多具体细节以便于充分理解本发明的技术方案,但是本发明的技术方案还可以采用其他不同于在此描述的其它方式来实施,因此本发明专利的保护范围不受下面记载的具体实施例的限制。其次,在详述本发明实施例时,为便于说明,图1至图3中表示的示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。下面结合附图和具体实施例对本发明的技术方案进行详细阐述。
在使用掩膜板在基板上形成TFT图案时,先利用栅极掩膜板形成阵列排布的栅极金属层,然后在各栅极金属层上依次形成栅绝缘层和半导体层,再利用源漏极掩膜板在各栅极金属层的上方同时形成薄膜晶体管的源极、漏极。图1a和图1b为现有技术中形成TFT图案的平面结构示意图,如图1a所示,利用栅极掩膜板形成阵列排布的栅极金属层11后,又在各栅极金属层11上依次形成栅绝缘层和半导体层;然后如图1b所示,利用源、漏极掩膜板在各栅极金属层11的上方同时形成源极12、漏极13。需要说明的是,在图1a和图1b以及下面的图1c中为了清楚,栅绝缘层和半导体层未示出。
在形成大尺寸TFT阵列基板时,需要多组掩膜板分别形成各区域图案,其中,所述掩膜板至少包括:栅极掩膜板和源、漏极掩膜板等,然后将各区域图案拼接形成大尺寸图案。现以两组掩膜板形成图案为例,图1c为现有技术中两组掩膜板拼接形成的大尺寸TFT图案的平面结构示意图,如图1c所示,利用第一栅极掩膜板形成左侧的第一栅极金属层,以及,利用第二栅极掩膜板形成右侧的第二栅极金属层后;再利用第一源漏掩膜板在图中左侧的第一栅极金属层上形成第一源、漏极阵列图案,以及,利用第二源漏极掩膜板在图中右侧的第二栅极金属层上形成第二源、漏极阵列图案,然后将两侧图案进行拼接即可形成大尺寸的TFT阵列图案。
下面以形成阵列基板的栅极金属层图案为例,来对现有的拼接曝光方式制作大尺寸阵列基板进行详细的说明;假设需要形成如图2a所示的阵列基板的栅极金属层图案,在图2a中,阵列基板的栅极金属层图案一共包括5个图形区域,分别为区域A、B1、B2、B3和C,其中,区域B1、B2和B3为大尺寸阵列基板上需要重复的区域,其中,相邻两区域如区域A与B1之间、区域B1与B2之间、区域B2与B3之间和区域B3和C之间存在拼接区域,用于在分区域掩模和曝光后,将相邻两区域拼合成大尺寸的阵列基板。
在形成如图2a所示的阵列基板的栅极金属层图案时,需要用到的三种掩膜板分为三个区域,如图2b所示,分别为区域A’、B’和C’,区域A’、B’和C’分别具有一种掩模图形、且两两不相同,其中,掩膜板的区域A’和C’分别对应地用来形成图2a中的阵列基板的区域A和C,掩膜板的区域B’用来形成图2a中的阵列基板的区域B1、B2和B3。
图2c为现有技术中采用拼接曝光方式制作大尺寸阵列基板时阵列基板的拼接区域放大时的结构示意图;将图2a中阵列基板的拼接区域进行放大如2c所示,在拼接区域中设置有遮挡块21,以及在遮挡块21的左右两边对称地设置有拼接线22;其中,遮挡块21用于在曝光时使掩膜板与阵列基板对齐。遮挡块21的宽一般为10微米(μm),遮挡块21的宽可以根据空间以及曝光机上的遮挡条的设置精度进行适当调整。
如使用如图2b所示的掩膜板对图2a所示的阵列基板进行曝光,过程如下:
当使用掩膜板的区域A’对阵列基板的区域A进行曝光时,操作过程是这样的:先使曝光机的遮挡条分别遮挡住掩膜板的区域B’和区域C’;然后,使曝光机上的遮挡线与阵列基板上的区域A与区域B1之间的第一拼接区域中的第一遮挡块对齐;最后开启曝光机对阵列基板的区域A进行曝光。
接着使用掩膜板的区域B’对阵列基板的区域B1进行曝光时,先使阵列基板上的区域A与区域B1之间的第一拼接区域中的两条拼接线重合;然后,使曝光机的遮挡条分别遮挡住掩膜板的区域A’和区域C’;再使曝光机上的遮挡线与阵列基板上的区域B1与区域B2之间的第二拼接区域中的第二遮挡块对齐;最后,开启曝光机对阵列基板的区域B1进行曝光;以此类推,可以实现对阵列基板的区域B2、B3和C的曝光。
由于曝光机存在一定的曝光对位误差,曝光对位误差是在曝光的过程中由掩膜板和阵列基板之间对位精度引起的,因此,在拼接线22与遮挡块21的边缘23之间需要一定的容余量(如图2c所示),由此,阵列基板上的拼接区域的图形不可避免地受到两次甚至两次以上的重复曝光;当图形受到多次重复曝光后,其尺寸会变小,而跟其它只受到一次曝光的图形相比有了一些差异,这种差异有可能会导致液晶面板制作完成后显示画面上的差异,而形成了拼接曝光姆拉现象。
本发明实施例的基本思想是:将原来的完全透射的掩膜板更换为具有半透射功能的掩膜板,所述半透射功能的掩膜板具有与阵列基板上重复曝光的拼接区域相对应的部分透射区域,当所述拼接区域的图形受到两次甚至两次以上的重复曝光时,所述半透射功能的掩膜板对每一次的曝光可以起到有效地补偿,从而尽可能减小了与正常一次曝光形成的图形的差异。
图3为本发明实施例提供的掩膜板中的部分透射区域对应的在阵列基板上的位置示意图,如图3所示,本发明实施例提供的掩膜板,应用于采用拼接曝光方式制作阵列基板,所述阵列基板包括多个图形区域和在相邻的所述图形区域之间的拼接区域;所述掩膜板包括多个完全透射区域和在相邻的所述完全透射区域之间的部分透射区域,所述部分透射区域(HTM)可以参见图3中的放大部分;其中,所述完全透射区域与所述阵列基板上的图形区域相对应,所述部分透射区域与所述阵列基板上的拼接区域相对应,所述部分透射区域的宽度大于所述拼接区域的宽度。
这里,所述部分透射区域的宽度可以大于两条拼接线之间的距离;在图3中,所述部分透射区域的宽与掩膜板和阵列基板之间的对位精度有关,例如:当掩膜板与阵列基板之间的对位精度为xμm时,则部分透射区域的宽度y=两条拼接线之间的距离+2×x,单位为μm;在实际的应用过程中,一般x在1至3之间。
这里,所述部分透射区域的透过率与重复曝光的次数n有关,所述部分透射区域的透过率=1/n×100%,也就是说,同一图形在重复曝光后,部分透射区域的透射率加起来应该为100%。
通过图3所示的实施例,可知,当掩膜板具有两个完全透射区域时,假设第一完全透射区域具有第一掩膜图形、第二完全透射区域具有第二掩膜图形,那么,在所述第一完全透射区域与所述第二完全透射区域之间设置有部分透射区域,所述第一掩膜图形和/或所述第二掩膜图形在所述阵列基板上曝光两次以上。
当掩膜板具有三个完全透射区域时,假设,第一完全透射区域具有第一掩膜图形、第二完全透射区域具有第二掩膜图形和第三完全透射区域具有第三掩膜图形,那么,在所述第一完全透射区域与所述第二完全透射区域之间、以及所述第二完全透射区域与所述第三完全透射区域之间设置有部分透射区域,所述第一掩膜图形和/或所述第二掩膜图形和/或所述第三掩膜图形在所述阵列基板上曝光两次以上。当掩膜板具有多个完全透射区域时,以此类推出,完全透射区域与部分透射区域之间位置关系。
图4为本发明实施例改善拼接曝光姆拉现象的方法的实现流程示意图,如图4所示,所述改善拼接曝光姆拉现象的方法,应用于采用拼接曝光方式制作阵列基板,所述阵列基板包括多个图形区域和在相邻的所述图形区域之间的拼接区域;所述方法包括:
步骤401,在掩膜板上设置与所述阵列基板上的图形区域相对应的完全透射区域;
步骤402,在掩膜板上设置与所述拼接区域相对应的部分透射区域,其中,所述部分透射区域的宽度大于所述拼接区域的宽度。
这里,所述部分透射区域的宽度为所述拼接区域的宽度与2倍的所述掩膜板与所述阵列基板之间的对位精度之和。
这里,所述部分透射区域的曝光率为n分之一,其中,n为重复曝光的次数n。
上述步骤401和步骤402在实际的实施过程中不分先后顺序。
本发明实施例提供的掩膜板和改善拼接曝光姆拉现象的方法适用的拼接曝光方式至少包括:线拼接和马赛克拼接两种。本发明实施例提供的掩膜板和改善拼接曝光姆拉现象的方法,能够有效地减轻甚至消除由于拼接曝光的线宽问题而引起的拼接曝光姆拉现象,减弱了各拼接区域的显示亮度差异,从而提高了由拼接曝光制作的液晶面板的画面品质。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。
Claims (8)
1.一种掩膜板,应用于采用拼接曝光方式制作阵列基板,所述阵列基板包括多个图形区域和在相邻的所述图形区域之间的拼接区域;其特征在于,所述掩膜板包括:多个完全透射区域和在相邻的所述完全透射区域之间的部分透射区域;其中,所述完全透射区域与所述阵列基板上的图形区域相对应,所述部分透射区域与所述阵列基板上的拼接区域相对应,所述部分透射区域的宽度大于所述拼接区域的宽度;其中所述部分透射区域的曝光率为n分之一,其中,n为重复曝光的次数n。
2.根据权利要求1所述的掩膜板,其特征在于,所述部分透射区域的宽度为所述拼接区域的宽度与2倍的所述掩膜板与所述阵列基板之间的对位精度之和。
3.根据权利要求1所述的掩膜板,其特征在于,所述掩膜板还包括覆盖所述完全透射区域和所述部分透射区域的透明的保护层。
4.根据权利要求3所述的掩膜板,其特征在于,所述保护层的厚度为100微米。
5.一种改善拼接曝光姆拉现象的方法,应用于采用拼接曝光方式制作阵列基板,所述阵列基板包括多个图形区域和在相邻的所述图形区域之间的拼接区域;其特征在于,所述方法包括:
在掩膜板上设置与所述阵列基板上的图形区域相对应的完全透射区域;
在掩膜板上设置与所述拼接区域相对应的部分透射区域,其中,所述部分透射区域的宽度大于所述拼接区域的宽度;
其中所述部分透射区域的曝光率为n分之一,其中,n为重复曝光的次数n。
6.根据权利要求5所述的方法,其特征在于,所述部分透射区域的宽度为所述拼接区域的宽度与2倍的所述掩膜板与所述阵列基板之间的对位精度之和。
7.根据权利要求5所述的方法,其特征在于,所述方法还包括:在所述完全透射区域和所述部分透射区域上设置透明的保护层。
8.根据权利要求7所述的方法,其特征在于,所述保护层的厚度为100微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310496423.2A CN104570611B (zh) | 2013-10-21 | 2013-10-21 | 掩膜板及其改善拼接曝光姆拉现象的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310496423.2A CN104570611B (zh) | 2013-10-21 | 2013-10-21 | 掩膜板及其改善拼接曝光姆拉现象的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104570611A CN104570611A (zh) | 2015-04-29 |
CN104570611B true CN104570611B (zh) | 2016-06-08 |
Family
ID=53087031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310496423.2A Expired - Fee Related CN104570611B (zh) | 2013-10-21 | 2013-10-21 | 掩膜板及其改善拼接曝光姆拉现象的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104570611B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106200254B (zh) * | 2016-07-11 | 2019-06-25 | 京东方科技集团股份有限公司 | 掩膜版及掩膜曝光***、拼接曝光方法、基板 |
CN106842826B (zh) * | 2017-03-27 | 2018-08-28 | 上海华力微电子有限公司 | 一种大尺寸拼接产品曝光方法 |
CN107219720B (zh) * | 2017-05-27 | 2020-12-29 | 厦门天马微电子有限公司 | 一种掩膜板、曝光装置以及膜层图案化的制作方法 |
CN107145034B (zh) * | 2017-06-23 | 2020-11-27 | 武汉华星光电技术有限公司 | 一种半色调掩膜板 |
CN109212908B (zh) * | 2017-06-29 | 2021-02-05 | 上海仪电显示材料有限公司 | 曝光机的挡板位置确定方法 |
CN107290909B (zh) * | 2017-06-30 | 2020-09-29 | 深圳市华星光电技术有限公司 | 阵列基板及液晶显示面板 |
CN107329364B (zh) * | 2017-07-20 | 2020-06-05 | 武汉华星光电技术有限公司 | 一种遮光层、彩色滤光片及显示面板 |
CN107885031A (zh) * | 2017-12-28 | 2018-04-06 | 深圳清溢光电股份有限公司 | 一种掩模板制作的优化设计方法 |
CN108051980B (zh) * | 2018-01-03 | 2020-11-27 | 京东方科技集团股份有限公司 | 掩模板及其制备方法、掩模板曝光***、拼接曝光方法 |
CN108761995A (zh) | 2018-06-21 | 2018-11-06 | 京东方科技集团股份有限公司 | 掩模板、曝光方法和触控面板 |
CN110967915A (zh) * | 2019-12-16 | 2020-04-07 | 深圳市华星光电半导体显示技术有限公司 | 掩膜版 |
CN111323952B (zh) * | 2020-03-16 | 2022-11-25 | Tcl华星光电技术有限公司 | 液晶显示母板 |
CN111258173A (zh) * | 2020-03-23 | 2020-06-09 | 深圳市华星光电半导体显示技术有限公司 | 光罩及曝光方法 |
CN111427231A (zh) * | 2020-04-09 | 2020-07-17 | 深圳市华星光电半导体显示技术有限公司 | 掩膜板和新型产线 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1637594A (zh) * | 2003-12-30 | 2005-07-13 | Lg.菲利浦Lcd株式会社 | 曝光掩模和使用该曝光掩模的曝光方法 |
CN101661220A (zh) * | 2008-08-27 | 2010-03-03 | 北京京东方光电科技有限公司 | 液晶显示器面板和掩模板 |
CN101833201A (zh) * | 2009-03-12 | 2010-09-15 | 北京京东方光电科技有限公司 | 扫描线序号的标注方法和掩膜板 |
CN101923295A (zh) * | 2009-06-15 | 2010-12-22 | 上海华虹Nec电子有限公司 | 旋转标记及利用其监测光刻质量的方法 |
CN201974632U (zh) * | 2011-04-12 | 2011-09-14 | 京东方科技集团股份有限公司 | 掩膜版及掩膜版组 |
CN201974631U (zh) * | 2011-04-12 | 2011-09-14 | 京东方科技集团股份有限公司 | 掩膜版及掩膜版组 |
CN202177777U (zh) * | 2011-05-16 | 2012-03-28 | 京东方科技集团股份有限公司 | 一种液晶显示器用掩膜板 |
CN102819183A (zh) * | 2012-08-24 | 2012-12-12 | 京东方科技集团股份有限公司 | 掩膜板、采用掩膜板制作阵列基板的方法、阵列基板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7410736B2 (en) * | 2003-09-30 | 2008-08-12 | Asml Holding N.V. | Methods and systems to compensate for a stitching disturbance of a printed pattern in a maskless lithography system not utilizing overlap of the exposure zones |
US20110070398A1 (en) * | 2009-09-18 | 2011-03-24 | 3M Innovative Properties Company | Laser ablation tooling via distributed patterned masks |
US8440372B2 (en) * | 2011-02-03 | 2013-05-14 | Micrel, Inc. | Single field zero mask for increased alignment accuracy in field stitching |
JP2013187465A (ja) * | 2012-03-09 | 2013-09-19 | Nikon Corp | 露光装置、クリーニング工具、メンテナンス方法、及びデバイス製造方法 |
-
2013
- 2013-10-21 CN CN201310496423.2A patent/CN104570611B/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1637594A (zh) * | 2003-12-30 | 2005-07-13 | Lg.菲利浦Lcd株式会社 | 曝光掩模和使用该曝光掩模的曝光方法 |
CN101661220A (zh) * | 2008-08-27 | 2010-03-03 | 北京京东方光电科技有限公司 | 液晶显示器面板和掩模板 |
CN101833201A (zh) * | 2009-03-12 | 2010-09-15 | 北京京东方光电科技有限公司 | 扫描线序号的标注方法和掩膜板 |
CN101923295A (zh) * | 2009-06-15 | 2010-12-22 | 上海华虹Nec电子有限公司 | 旋转标记及利用其监测光刻质量的方法 |
CN201974632U (zh) * | 2011-04-12 | 2011-09-14 | 京东方科技集团股份有限公司 | 掩膜版及掩膜版组 |
CN201974631U (zh) * | 2011-04-12 | 2011-09-14 | 京东方科技集团股份有限公司 | 掩膜版及掩膜版组 |
CN202177777U (zh) * | 2011-05-16 | 2012-03-28 | 京东方科技集团股份有限公司 | 一种液晶显示器用掩膜板 |
CN102819183A (zh) * | 2012-08-24 | 2012-12-12 | 京东方科技集团股份有限公司 | 掩膜板、采用掩膜板制作阵列基板的方法、阵列基板 |
Also Published As
Publication number | Publication date |
---|---|
CN104570611A (zh) | 2015-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104570611B (zh) | 掩膜板及其改善拼接曝光姆拉现象的方法 | |
US9484465B2 (en) | Array substrate, manufacturing method thereof and display device | |
US20170092658A1 (en) | Array substrate, display device, and method for manufacturing the array substrate | |
US10146078B2 (en) | Liquid crystal display panel and array substrate of the same | |
US9589834B2 (en) | Array substrate and manufacturing method thereof, and display device | |
US9916121B2 (en) | Substrate, display screen, splicing screen and alignment method of splicing screen | |
WO2019179047A1 (zh) | 柔性液晶显示面板的制作方法 | |
CN107479287B (zh) | 阵列基板及其制作方法 | |
CN103353683B (zh) | 一种阵列基板以及包括该阵列基板的显示装置 | |
WO2016023305A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
KR20130055622A (ko) | 화소 유닛, 어레이 기판, 액정 패널 및 어레이 기판의 제조 방법 | |
CN103235452B (zh) | 一种阵列基板及显示装置 | |
CN103293802A (zh) | 液晶显示器件及其制造方法 | |
CN109712996A (zh) | 一种阵列基板、其制备方法及显示装置 | |
CN104916651B (zh) | 阵列基板和显示装置 | |
CN105093632A (zh) | 显示母板及其制备方法、显示面板、显示装置 | |
CN104749817A (zh) | 一种显示面板及显示装置 | |
CN102253544A (zh) | 液晶显示装置 | |
CN103035568A (zh) | 一种tft阵列基板及制作方法、显示装置 | |
EP3401729A1 (en) | Array substrate, display panel and display device | |
CN105093806A (zh) | 一种uv掩膜板及其曝光方法 | |
CN104730781A (zh) | Ads阵列基板及其制作方法、显示装置 | |
CN106019756A (zh) | 显示面板及其制作方法、曲面显示面板和曲面显示装置 | |
CN203232230U (zh) | 一种阵列基板及显示装置 | |
US10747077B2 (en) | Display substrate and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160608 Termination date: 20211021 |
|
CF01 | Termination of patent right due to non-payment of annual fee |