CN111258173A - 光罩及曝光方法 - Google Patents
光罩及曝光方法 Download PDFInfo
- Publication number
- CN111258173A CN111258173A CN202010209962.3A CN202010209962A CN111258173A CN 111258173 A CN111258173 A CN 111258173A CN 202010209962 A CN202010209962 A CN 202010209962A CN 111258173 A CN111258173 A CN 111258173A
- Authority
- CN
- China
- Prior art keywords
- circuit
- circuit branch
- section
- splicing
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000012795 verification Methods 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000002474 experimental method Methods 0.000 abstract description 6
- 238000013461 design Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种光罩，包括：显示区部：用于形成显示区图形；电路区部：设置于所述显示区部的外侧，用于形成栅极驱动电路，其中，所述电路区部包括至少两个电路分支区部，任意一个所述的电路分支区部用于形成独立的栅极驱动电路；以及，拼接区部：设置于所述电路分支区部靠近所述显示区部的一侧并与该电路分支区部连接，用于形成连接显示区与栅极驱动电路的拼接电路。通过将需验证的GOA架构设计于一张光罩中，降低了光罩的制造成本，避免了因频繁切换光罩造成的曝光机台产能损失，且能保证GOA验证实验中的单一变量，增加验证结果可靠性，另一方面，可根据实验结果降验证光罩转入量产使用，进一步降低光罩成本。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种光罩及曝光方法。
背景技术
在显示面板的设计开发过程中，通常会进行不同GOA(Gate Driver on Array，栅极驱动电路设计于阵列基板上)设计验证，每种GOA方案会进行先行测试，而每种GOA方案通常会设计一个对应的Mask(光罩)，来进行生产测试，根据实验结果最终确定一个最佳的GOA设计架构。
对于大尺寸的面板，常用的设计方案每种电路设计方案皆需设计一套对应光罩，光罩成本较高，且生产制作过程复杂，切换mask对曝光机台造成较大的产能损失，且不同方案采用不同光罩实验对比，无法实现在单一变量条件下对比，实验结果可靠性不足。
发明内容
本发明提供一种光罩，可实现使用一张光罩进行多种GOA验证方案。
为解决上述问题，第一方面，本发明提供一种光罩，所述光罩包括：
显示区部：用于形成显示区图形；以及
电路区部：设置于所述显示区部的外侧，其中，所述电路区部包括至少两个电路分支区部，任意一个所述的电路分支区部用于形成独立的栅极驱动电路。
进一步地，所述光罩还包括拼接区部，设置于任意一所述电路分支区部与所述显示区部之间，并与该电路分支区部直接连接，用于形成连接显示区与栅极驱动电路的拼接电路。
进一步地，所述拼接区部与所述显示区部直接连接。
进一步地，所述拼接区部与所述至少两个电路分支区部中的除了对应电路分支区部以外的一者之间设有间隙。
进一步地，所述光罩还包括副拼接区部，设置于所述显示区部及所述拼接区部之间，所述拼接区部形成的图形与所述副拼接区部形成的图形相叠加，形成完整的拼接电路，其中所述副拼接区部与所述显示区部直接连接，且所述副拼接区部与所述拼接区部之间设有间隙。
进一步地，所述拼接区部形成的图形与所述副拼接区部形成的图形实现拼接的方式为马赛克拼接。
进一步地，所述栅极驱动电路为单边驱动架构，所述至少两个电路分支区部中的任意两者彼此不相同，分别独立地设置于所述显示区部中同一边的外侧。
进一步地，所述栅极驱动电路为双边驱动架构，且两边的驱动电路不相同，所述电路区部包括至少三个电路分支区部，所述至少三个电路分支中的任意两者彼此不相同，且分别独立地设置于所述显示区部中任意两条对边的外侧，其中设置于所述显示区部中任意两条对边的外侧的所述至少三个电路分支区部的数量相同或相异。
进一步地，所述栅极驱动电路为双边驱动架构，且两边的驱动电路相同，所述电路区部包括至少四个电路分支区部，所述电路分支区部的个数为偶数且两两相同，任意两个相同的电路分支区部分别设置于所述显示区部中任意两条对边的外侧。
在另一方面，本发明还提供了一种曝光的方法，使用前述的光罩进行，包括如下步骤：
S1：对所述显示区部进行曝光；
S2：对需要的所述电路分支区部及对应的拼接区部进行曝光，
进一步地，当需曝光的电路分支区部对应的拼接区部与所述显示区部相连接时，所述电路分支区部及对应的拼接区部与所述显示区部共同进行一次曝光，当所述光罩还包括副拼接区部时，在所述S1步骤中，进行所述显示区部的曝光的同时，一并进行所述副拼接区部的曝光。
本发明的有益效果：本发明通过将需验证的GOA架构设计于一张光罩中，降低了光罩的制造成本，避免了因频繁切换光罩造成的曝光机台产能损失，且能保证GOA验证实验中的单一变量，避免因除GOA架构外的其他区域的也不同，造成验证结果可靠性降低，另一方面，可根据实验结果降验证光罩转入量产使用，进一步降低光罩成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供一种光罩的结构示意图；
图2是本发明实施例提供另一种光罩的结构示意图；
图3是本发明实施例提供另一种光罩的结构示意图；
图4是本发明实施例提供另一种光罩的结构示意图；
图5是本发明实施例提供的一种光罩中拼接区部形成的图形与副拼接区部形成的图形进行马赛克拼接的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本发明实施例提供一种光罩，其结构请参见图1，以下分别进行详细说明。
所述光罩包括：
显示区部100：用于形成显示区图形；
电路区部200：设置于所述显示区部的外侧，用于形成栅极驱动电路，其中，所述电路区部包括至少两个电路分支区部，任意一个所述的电路分支区部用于形成独立的栅极驱动电路，示例性地，所述电路区部200包括三个电路分支区部，分别为：
第一电路分支区部201，用于形成栅极驱动电路G1；
第二电路分支区部202，用于形成栅极驱动电路G2；
以及，第三电路分支区部203，用于形成栅极驱动电路G3，
所述的三个电路分支区部位于所述显示区部100上边的上侧，相互间隔排布；
以及，拼接区部300：设置于所述任一电路分支区部与所述显示区部之间并与该电路分支区部直接连接，用于形成连接显示区与栅极驱动电路的拼接电路，具体地，所述拼接区部300与所述电路分支区部一一对应且个数相等，包括：
设置于第一电路分支区部201与所述显示区100之间的第一拼接区部301；
设置于第二电路分支区部202与所述显示区100之间的第二拼接区部302；以及，
设置于第三电路分支区部203与所述显示区100之间的第三拼接区部303，
其中，当所述拼接区部与所述显示区部相邻时，所述拼接区部与所述显示区部连接；当所述拼接区部与另一电路分支区部相邻时，所述拼接区部与所述电路分支区部之间设有间隙，具体表现为，所述第一拼接区部301与所述第二电路分支区部202相邻，即所述第一拼接区部301与所述第二电路分支区部202之间存在间隙；所述第二拼接区部302与所述第三电路分支区部203相邻，即所述第二拼接区部302与所述第三电路分支区部203之间存在间隙；所述第三拼接区部303与所述显示区部相邻，即所述第三拼接区部303与所述显示区部连接。
根据上述可知，本实施例提供的一种光罩，该光罩可提供三种单边驱动架构的GOA方案，即G1、G2或G3，但本发明不限于此，还可提供形成双边驱动架构的光罩，例如图2所示的结构，与前述实施例结构大体相同，仅在于分支电路区部分布方式不同，该光罩同样包括：显示区部100、电路区部200与拼接区部300，所述电路区部200包括：
第一电路分支区部201，用于形成栅极驱动电路G1；
第二电路分支区部202，用于形成栅极驱动电路G2；
第三电路分支区部203，用于形成栅极驱动电路G3；
以及，第四电路分支区部204，用于形成栅极驱动电路G4；
其中，所述第一电路分支区部201与第二电路分支区部202位于所述显示区部上边的上侧，所述第三电路分支区部203与第四电路分支区部204位于所述显示区部下边的下侧；
所述拼接区部300包括与所述电路分支区部一一对应并连接设置的第一拼接区部301、第二拼接区部302、第三拼接区部303及第四拼接区部304。
有上述可知，本实施例的光罩可提供四种双边驱动架构的GOA设计，分别为G1+G4/G1+G3/G2+G3以及G2+G4，以上四种GOA架构中，两边的驱动电路不相同。可以理解的是，在本实施例中，设置于所述显示区部对边的外侧的电路分支区部的均为2个，个数相同，但在实际的应用过程中，在显示区域对边的两侧设置的电路分支区部的个数也可以不同，例如在其中一侧设置2个电路分支区部，在另一侧设置3个电路分支区部，如此则可提,6种两边的驱动电路不相同双边驱动架构的GOA设计；又或者在其中一侧设置3个电路分支区部，在另一侧设置5个电路分支区部，如此则可提供15种两边的驱动电路不相同双边驱动架构的GOA设计，可根据实际的验证需求进行设置，在此不做赘述。
另外，相对于两边的驱动电路不同GOA架构设计，本发明所提供的光罩也能给出两边的驱动电路相同GOA架构设计，所述光罩结构请参见图3，该光罩与前一实施例(图2所述的光罩)结构基本相同，仅在于所述电路分支区部的具体结构有所差异。
其中，所述电路区部200包括：第一电路分支区部201，用于形成栅极驱动电路G1；第二电路分支区部202，用于形成栅极驱动电路G2；第三电路分支区部203，用于形成栅极驱动电路G2；以及，第四电路分支区部204，用于形成栅极驱动电路G1；很容易理解的是，在本实施例中可提供两种两边的驱动电路相同GOA架构设计，分别为G1+G1与G2+G2。
在前述实施例给出的几种光罩中，所述显示区部形成的图形与所述电路区部形成的图形的拼接方式为直接拼接，即直接通过所述拼接区部形成的拼接电路进行拼接，但所述拼接方式并不仅限于此，还可为其他拼接方式，例如为组合拼接。
示例性地，本发明另一实施例提供了一种光罩，所述光罩的结构请参见图4，基本与所述图3提供的光罩的结构相同，仅在于增设了副拼接区部400。
具体地，所述副拼接区部400包括第一副拼接区部401与第二副拼接区部402，分别设置于所述显示区部100的上下两侧并与所述显示区部100连接，所述第一副拼接区部401与第二拼接区部302相邻且之间存在间隙，所述第二副拼接区部402与第三拼接区部303相邻且之间存在间隙。
特别的是，第一副拼接区部401形成的图形为A1，所述第一拼接区部301与第二拼接区部302形成的图形均为A2，所述A1与A2组合在一起即为完整的拼接电路A，相应的，第二副拼接区部402形成的图形为B1，所述第三拼接区部303与第四拼接区部304形成的图形均为B2，所述B1与B2组合在一起即为完整的拼接电路B。
所述A1与A2(B1与B2)的组合方式本发明并无特殊限定，例如可以为马赛克拼接，具体请参见图5，所述完整的拼接电路为A，按照马赛克的形状拆分为A1与A2，即第一副拼接区部401形成的图形为A1，所述第一拼接区部301与第二拼接区部302形成的图形均为A2，所述A1与A2以重叠的形式组合在一起即为完整的拼接电路A。
需要说明的是，上述实施例所提供的光罩中电路分支区部的个数并非限定在上述实施例，前述的个数仅为便于进行实施例描述所设置，本发明并不限于此，可根据实际需求进行设置。
本发明的另一实施例还提供一种曝光方法，采用前述实施例所提供的光罩进行曝光，例如，以图1所提供的光罩为例，所述曝光方法的步骤具体包括：
S1：对所述显示区100部进行曝光；
S2：对所述需要的电路分支区部(第一电路分支区部201、第二电路分支区部202或第三电路分支区部203)及对应的拼接区部进行曝光。
即完成一个完整GOA单驱面板曝光制程，需要说明的是当需曝光的电路分支区部对应的拼接区部与所述显示区部相连接时，所述电路分支区部及对应的拼接区部与所述显示区部共同进行一次曝光，即第三电路分支区部203与对应的拼接区部303与所述显示区部100共同进行一次曝光。
以图4所提供的光罩为例，所述曝光方法的步骤具体包括：
S1：对所述显示区100部、第一副拼接区部401以及第二副拼接区域402共同进行曝光；
S2：对所述需要的电路分支区部(第一电路分支区部201与第二电路分支区部202之中选择一者，以及第三电路分支区部203与第四电路分支区部204选择一者)及对应的拼接区部进行曝光，例如首先对第一电路分支区部201与第一拼接区部301曝光，再对第四电路分支区部204与第四拼接区部304曝光。
即完成一个完整GOA双驱面板曝光制程。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。
具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。
以上对本发明实施例所提供的一种光罩及曝光方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种光罩，其特征在于，所述光罩包括：
显示区部：用于形成显示区图形；以及
电路区部：设置于所述显示区部的外侧，其中，所述电路区部包括至少两个电路分支区部，任意一个所述的电路分支区部用于形成独立的栅极驱动电路。
2.如权利要求1所述的光罩，其特征在于，任意一所述的电路分支区部上还连接设置有一个拼接区部，设置于对应的所述电路分支区部与所述显示区部之间，用于形成连接显示区与栅极驱动电路的拼接电路。
3.如权利要求2所述的光罩，其特征在于，当所述电路分支区部与所述显示区部相邻时，所述电路分支区部对应的拼接区部与所述显示区部直接连接。
4.如权利要求2所述的光罩，其特征在于，所述拼接区部与所述至少两个电路分支区部中的除了对应电路分支区部以外的一者之间设有间隙。
5.如权利要求2所述的光罩，其特征在于，所述光罩还包括副拼接区部，设置于所述显示区部及所述拼接区部之间，所述拼接区部形成的图形与所述副拼接区部形成的图形相叠加，形成完整的拼接电路，其中所述副拼接区部与所述显示区部直接连接，且所述副拼接区部与所述拼接区部之间设有间隙。
6.如权利要求1所述的光罩，其特征在于，所述栅极驱动电路为单边驱动架构，所述至少两个电路分支区部中的任意两者彼此不相同，分别独立地设置于所述显示区部中同一边的外侧。
7.如权利要求1所述的光罩，其特征在于，所述栅极驱动电路为双边驱动架构，且两边的驱动电路不相同，所述电路区部包括至少三个电路分支区部，所述至少三个电路分支中的任意两者彼此不相同，且分别独立地设置于所述显示区部中任意两条对边的外侧，其中设置于所述显示区部中任意两条对边的外侧的电路分支区部的数量相同或相异。
8.如权利要求1所述的光罩，其特征在于，所述栅极驱动电路为双边驱动架构，且两边的驱动电路相同，所述电路区部包括至少四个电路分支区部，所述电路分支区部的个数为偶数且两两相同，任意两个相同的电路分支区部分别设置于所述显示区部中任意两条对边的外侧。
9.一种曝光的方法，其特征在于，使用权利要求1-8任意一项所述的光罩进行曝光，包括如下步骤：
S1：对所述显示区部进行曝光；
S2：对需要的所述电路分支区部及对应的拼接区部进行曝光。
10.如权利要求9所述的曝光方法，其特征在于，当需曝光的电路分支区部对应的拼接区部与所述显示区部相连接时，所述电路分支区部及对应的拼接区部与所述显示区部共同进行一次曝光，当所述光罩还包括副拼接区部时，在所述S1步骤中，进行所述显示区部的曝光的同时，一并进行所述副拼接区部的曝光。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010209962.3A CN111258173A (zh) | 2020-03-23 | 2020-03-23 | 光罩及曝光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010209962.3A CN111258173A (zh) | 2020-03-23 | 2020-03-23 | 光罩及曝光方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111258173A true CN111258173A (zh) | 2020-06-09 |
Family
ID=70946154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010209962.3A Pending CN111258173A (zh) | 2020-03-23 | 2020-03-23 | 光罩及曝光方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111258173A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1524202A (zh) * | 2001-08-27 | 2004-08-25 | 三星电子株式会社 | 制造液晶显示器的曝光掩模及利用该掩模制造液晶显示器时曝光基板的方法 |
| US20050040399A1 (en) * | 2003-08-18 | 2005-02-24 | Tai-Yu Kuo | [thin film transistor array substrate and photolithography process and design of the mask thereof] |
| CN104570611A (zh) * | 2013-10-21 | 2015-04-29 | 合肥京东方光电科技有限公司 | 掩模板及其改善拼接曝光姆拉现象的方法 |
| CN104635416A (zh) * | 2015-02-06 | 2015-05-20 | 合肥京东方光电科技有限公司 | 一种掩膜板及阵列基板的制造方法 |
| CN106773521A (zh) * | 2017-01-04 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种掩膜板、显示基板及其制作方法 |
-
2020
- 2020-03-23 CN CN202010209962.3A patent/CN111258173A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1524202A (zh) * | 2001-08-27 | 2004-08-25 | 三星电子株式会社 | 制造液晶显示器的曝光掩模及利用该掩模制造液晶显示器时曝光基板的方法 |
| US20050040399A1 (en) * | 2003-08-18 | 2005-02-24 | Tai-Yu Kuo | [thin film transistor array substrate and photolithography process and design of the mask thereof] |
| CN104570611A (zh) * | 2013-10-21 | 2015-04-29 | 合肥京东方光电科技有限公司 | 掩模板及其改善拼接曝光姆拉现象的方法 |
| CN104635416A (zh) * | 2015-02-06 | 2015-05-20 | 合肥京东方光电科技有限公司 | 一种掩膜板及阵列基板的制造方法 |
| CN106773521A (zh) * | 2017-01-04 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种掩膜板、显示基板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545466B2 (en) | Liquid crystal display device and substrate therefor | |
| CN1637594B (zh) | 曝光掩模和使用该曝光掩模的曝光方法 | |
| WO2012070498A1 (ja) | 表示装置及びテレビ受信装置 | |
| CN103617777B (zh) | 阵列基板、彩膜基板及制造方法、显示面板 | |
| CN103904087B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN108897177A (zh) | 拼接墙液晶面板单元及拼接墙液晶面板 | |
| CN108873449A (zh) | 彩色滤光基板及液晶显示装置 | |
| WO2020140731A1 (zh) | Oled显示面板及其制造方法、显示装置 | |
| CN100447628C (zh) | 彩色滤光层的制造方法 | |
| CN104299975A (zh) | 阵列基板及其制作方法 | |
| JP2007219046A (ja) | 液晶表示パネル | |
| CN111258173A (zh) | 光罩及曝光方法 | |
| KR100266887B1 (ko) | 액정표시패널 | |
| CN110908200B (zh) | 显示面板 | |
| WO2003019272A2 (en) | Exposure mask | |
| JP5683183B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR100689139B1 (ko) | 컬러 필터 기판, 그 제조방법 및 표시장치 | |
| CN1979344A (zh) | 使用曝光掩模的曝光方法 | |
| KR20060027812A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| CN106647081A (zh) | 阵列基板、液晶显示面板和液晶显示装置 | |
| JPH0398023A (ja) | マトリクス型表示装置 | |
| KR100205940B1 (ko) | 플라즈마 표시소자의 멀티패널 | |
| KR20050060669A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR100499567B1 (ko) | 액정표시장치의 노광 마스크 및 노광 방법 | |
| KR100251095B1 (ko) | 대면적 액정표시장치 구조 및 제작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200609 |
|
| RJ01 | Rejection of invention patent application after publication |