CN104916651B - 阵列基板和显示装置 - Google Patents

阵列基板和显示装置 Download PDF

Info

Publication number
CN104916651B
CN104916651B CN201510393988.7A CN201510393988A CN104916651B CN 104916651 B CN104916651 B CN 104916651B CN 201510393988 A CN201510393988 A CN 201510393988A CN 104916651 B CN104916651 B CN 104916651B
Authority
CN
China
Prior art keywords
dog
ear
bending part
film transistor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510393988.7A
Other languages
English (en)
Other versions
CN104916651A (zh
Inventor
王静
贺伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510393988.7A priority Critical patent/CN104916651B/zh
Publication of CN104916651A publication Critical patent/CN104916651A/zh
Priority to US15/110,565 priority patent/US9923040B2/en
Priority to PCT/CN2016/070097 priority patent/WO2017004969A1/zh
Application granted granted Critical
Publication of CN104916651B publication Critical patent/CN104916651B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明属于显示技术领域，具体涉及一种阵列基板和显示装置。该阵列基板，划分为显示区和非显示区，所述非显示区设置有第一薄膜晶体管，所述显示区设置有第二薄膜晶体管，所述第一薄膜晶体管中对应着第一有源层的区域的第一源极与第一漏极之间形成第一沟槽，所述第二薄膜晶体管中对应着第二有源层的区域的第二源极与第二漏极之间形成第二沟槽，所述第一沟槽和所述第二沟槽具有至少局部形状相同的弯折部。该阵列基板中非显示区和显示区薄膜晶体管的沟槽具有至少局部形状相同的弯折部，因此具有相同的介于源极与漏极之间的沟槽区域的曝光性能，显示性能更好。

Description

阵列基板和显示装置
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板和显示装置。
背景技术
在平板显示装置中，为了对各像素进行控制，通常在阵列基板上设置呈矩阵排列的薄膜晶体管(Thin Film Transistor，简称TFT)和对薄膜晶体管进行驱动的驱动芯片。通常情况下，薄膜晶体管通过构图工艺形成在显示区，驱动芯片绑定(bonding)在非显示区。
随着显示技术的发展，出现了栅极驱动集成GOA(Gate On Array)技术，即将阵列基板中的栅极驱动电路集成在基板上，形成对像素的扫描驱动。其中的栅极驱动电路由薄膜晶体管组成，可以与显示区的薄膜晶体管一样采用构图工艺形成。相比传统的对驱动芯片的绑定工艺，省掉了栅极驱动集成芯片部分，不仅节省成本，同时由于可以省去栅线方向的绑定工艺，还有利于产能提升，因此广泛应用于平板显示装置的非显示区薄膜晶体管中。
薄膜晶体管通常包括栅极G、源极S、漏极D和半导体层。目前非显示区的GOA薄膜晶体管的结构和显示区的像素薄膜晶体管的结构不同：如图1所示的GOA薄膜晶体管中的介于源极与漏极之间的沟槽区通常为U型结构，而如图2所示的像素薄膜晶体管中的介于源极与漏极之间的沟槽区为直角结构。相对而言，GOA薄膜晶体管的介于源极与漏极之间的沟槽结构更节省空间，适合于非显示区的有限空间。
但是，在通过构图工艺形成阵列基板时，曝光步骤中对整张基板采用同一个曝光方向(根据薄膜晶体管在基板上的排版不同，可以为X方向或Y方向)，由于GOA薄膜晶体管的介于源极与漏极之间的沟槽形状和像素薄膜晶体管的介于源极与漏极之间的沟槽形状不一致，因此容易使得GOA区或像素区出现曝光差异(比如不均匀，一些地方曝光好一些地方曝光差)；在曝光步骤之后的显影步骤中，会导致介于源极与漏极之间的沟槽区域因曝光差而出现光刻胶残留；进而，导致GOA区或像素区中一介于源极与漏极之间的沟槽区域因光刻胶残留而出现源漏金属薄膜刻蚀不干净。而GOA区和像素区中任一个出现曝光不均匀均会导致薄膜晶体管的特性受影响，影响产品的显示质量。
可见，规范非显示区和显示区薄膜晶体管的结构，保证构图工艺中上述两个区域中不同结构的薄膜晶体管中具有相同的介于源极与漏极之间的沟槽曝光性能成为目前亟待解决的技术问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种阵列基板和显示装置，该阵列基板中非显示区和显示区薄膜晶体管具有至少局部形状相同的弯折部，因此具有相同的介于源极与漏极之间的沟槽曝光性能，显示质量更好。
解决本发明技术问题所采用的技术方案是该阵列基板，划分为显示区和非显示区，所述非显示区设置有第一薄膜晶体管，所述显示区设置有第二薄膜晶体管，所述第一薄膜晶体管中对应着第一有源层的区域的第一源极与第一漏极之间形成第一沟槽，所述第二薄膜晶体管中对应着第二有源层的区域的第二源极与第二漏极之间形成第二沟槽，所述第一沟槽和所述第二沟槽具有至少局部形状相同的弯折部。
优选的是，所述第一沟槽具有至少一个第一弯折部，所述第二沟槽具有第二弯折部，所述第一弯折部和所述第二弯折部的弯折角度相同，或者，所述第一弯折部和所述第二弯折部的弯折角度互补。
优选的是，每一所述第一弯折部包括镜像对称设置的第一部和第二部，至少一个所述第一弯折部的所述第一部和所述第二部交替排列；所述第二弯折部包括镜像对称设置的第三部和第四部，所述第一弯折部的镜像对称轴与所述第二弯折部的镜像对称轴平行。
优选的是，所述第一源极为U型结构、且所述U型结构的两侧边分别具有数量相同、形状相同的至少一个第一折角，所述第一漏极为***所述U型结构凹部、且具有与所述U型结构的一侧边的所述第一折角数量相同、形状相同的第二折角，所述第一折角与相对的所述第二折角之间的区域形成所述第一弯折部；
所述第二漏极具有外凸的第三折角，所述第二源极在与所述第三折角相对的部分具有与所述第三折角相匹配形状的内凹的第四折角，所述第三折角与相对的所述第四折角之间的区域形成所述第二弯折部。
优选的是，每一所述第一折角由相邻的两条第一线段构成，每一所述第二折角由相邻的两条第二线段构成，构成所述第一折角的一条所述第一线段和与其相对的、构成所述第二折角的一条所述第二线段之间的区域形成所述第一部，构成所述第一折角的另一条所述第一线段和与其相对的、构成所述第二折角的另一条所述第二线段之间的区域形成所述第二部；
每一所述第三折角由相邻的两条第三线段构成，每一所述第四折角由相邻的两条第四线段构成，构成所述第三折角的一条所述第三线段和与其相对的、构成所述第四折角的一条所述第四线段之间的区域形成所述第三部，构成所述第三折角的一条所述第三线段和构成所述第四折角的一条所述第四线段之间的区域形成所述第四部。
优选的是，所述第一弯折部的所述第一折角和所述第二折角的弯折部具有倒角；且，所述第二弯折部的所述第三折角和所述第四折角的弯折部具有倒角。
优选的是，所述第一弯折部和所述第二弯折部的弯折角度范围为70度-110度。
优选的是，所述第一弯折部和所述第二弯折部的弯折角度均为90度。
优选的是，所述第一源极、所述第一漏极、所述第二源极和所述第二漏极采用相同的材料、且在同一构图工艺中形成。
一种显示装置，包括上述的阵列基板。
本发明的有益效果是：该阵列基板中，由于非显示区和显示区的薄膜晶体管中的沟槽具有至少局部形状相同的弯折部，从而，在采用构图工艺时形成源漏电极的光刻胶的曝光会更均匀，从而可以避免出现由于曝光不佳引起的介于源极与漏极之间的沟槽光刻胶残留的问题；相应的，在后续刻蚀工艺形成包括源极和漏极的图形以形成介于源极与漏极之间的沟槽区域的工艺中，避免因光刻胶残留而造成的介于源极与漏极之间的沟槽光刻胶残留，保证薄膜晶体管的性能，提高阵列基板产品的质量。
附图说明
图1为现有技术中GOA区薄膜晶体管结构示意图；
图2为现有技术中像素区薄膜晶体管的结构示意图；
图3为本发明实施例1中GOA区薄膜晶体管的结构示意图；
图4为本发明实施例1中像素区薄膜晶体管的结构示意图；
图5为图4的局部放大图；
图6为图3中标识了沟槽长宽的示意图；
图7为图4中标识了沟槽长宽的示意图；
图中：
11－第一栅极；12－第一源极；13－第一漏极；14－第一有源层；15－第一沟槽；151－第一部；1510－第一线段；152－第二部；1520－第二线段；
21－第二栅极；22－第二源极；23－第二漏极；24－第二有源层；25－第二沟槽；251－第三部；2510－第三线段；252－第四部；2520－第四线段；26－像素电极；27－栅线；28－数据线。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明阵列基板和显示装置作进一步详细描述。
实施例1：
本实施例提供一种阵列基板，该阵列基板通过将非显示区和显示区的薄膜晶体管的介于源极与漏极之间的沟槽设置为至少局部相同的形状，大大减轻了构图工艺中曝光步骤造成的曝光差异，避免出现曝光不均匀的情况，保证薄膜晶体管的性能，提高了阵列基板的良率和性能。
如图3-图5所示，该阵列基板划分为显示区和非显示区，非显示区设置有第一薄膜晶体管，显示区设置有第二薄膜晶体管，第一薄膜晶体管中对应着第一有源层14的区域的第一源极12与第一漏极13之间形成第一沟槽15，第二薄膜晶体管中对应着第二有源层24的区域的第二源极22与第二漏极23之间形成第二沟槽25，第一沟槽15和第二沟槽25具有至少局部形状相同的弯折部。
这里，第一薄膜晶体管设置在非显示区，具体是设置在GOA区，即集成在用于驱动栅线扫描的区域；第二薄膜晶体管设置在显示区，具体是设置在对应着各个显示像素的区域，因此显示区也可以称为像素区。当然，第一薄膜晶体管中还包括第一栅极11、第二薄膜晶体管中还包括第二栅极21，栅极的结构和设置与现有技术中栅极的结构和设置相同，这里不再详述，在图3-图5中也未具体标识。在第二晶体晶体管中，第二栅极21与栅线27连接，第二源极22与数据线28连接，第二漏极23与像素电极26，以在薄膜晶体管的控制下实现像素显示。
本实施例的阵列基板中，第一薄膜晶体管的第一源极12、第一漏极13和第二薄膜晶体管的第二源极22和第二漏极23采用相同的材料、且在同一构图工艺中形成。相应的，第一薄膜晶体管的第一有源层14和第二薄膜晶体管的第二有源层24采用相同的材料、且在同一构图工艺中形成。其中，构图工艺可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤。光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。
沟道对于薄膜晶体管而言是非常重要的结构，薄膜晶体管包括与源极和漏极均分别连接的一层半导体层，形成在分离的源极和漏极之间的部分半导体层在栅极打开的条件下，在电场作用下引起沿长度方向的导电，此时介于分离的源极和漏极之间的半导体层部分即形成沟道。在本实施例中，具有局部形状相同的弯折部的沟槽区域的有源层即形成薄膜晶体管在导通过程中的沟道。
具体的，薄膜晶体管在形成过程中，通常是先在即将形成源极和漏极的下方形成至少对应着着源极、漏极和二者之间的间隙的区域的有源层(即半导体层)的图形，然后在有源层图形的上方形成源漏金属薄膜，在该源漏金属薄膜的上方形成光刻胶层，然后通过曝光工艺对光刻胶层进行曝光，通过显影工艺仅保留对应着形成源极和漏极的区域的光刻胶，而去除包括对应着源极和漏极之间的间隙的光刻胶；进而通过刻蚀工艺刻蚀去除未被光刻胶覆盖的源漏金属薄膜，从而形成源极和漏极的图形以及二者之间的间隙，这里的间隙即本实施例中的沟槽，在有外加电场的作用形成薄膜晶体管的沟道。
在本实施例的阵列基板中，每一第一弯折部包括镜像对称设置的第一部151和第二部152，至少一个第一弯折部的第一部151和第二部152交替排列，即当存在多个第一弯折部时，一种较优的实施方式是多个第一弯折部相互串联，第一部和第二部交替排列；第二弯折部包括镜像对称设置的第三部251和第四部252，第三部251和第四部252关于第二对称轴轴对称，第一弯折部的镜像对称轴与第二弯折部的镜像对称轴平行。如图3所示的第一薄膜晶体管中，第一沟槽15具有至少一个第一弯折部(第一沟槽15在图3中的左侧以第一部151和第二部152之和的形式示出)；如图4所示的第二薄膜晶体管中，第二沟槽25具有第二弯折部(图4中以第三部251和第四部252之和的形式示出)。其中的镜像对称即，第一沟槽15中的第一部151和第二部152的对应点相对第一弯折部轴对称线具有相等的间距；第二沟槽25中的第三部251和第四部252的对应点相对第二弯折部轴对称线具有相等的间距，从而可以保证介于源极与漏极之间的沟槽的大小、形状均匀，也利于实际生产运用。
优选的是，如图3和图4所示，其中的薄膜晶体管中的弯折部的对称轴均相对于栅线平行。通常情况下，构图工艺中的曝光工艺采用平行于栅线的方向或垂直于栅线的方向进行扫描，采用图3或图4中的薄膜晶体管结构，有利于保证GOA区和像素区的薄膜晶体管在形成介于源极与漏极之间的沟槽区域的光刻胶具有相同的曝光性能，从而保证后续形成的沟槽区域具有相同的形状，从而保证相同的性能。
本实施例的阵列基板中，第一源极12和第一漏极13均以折线形式形成，每一第一弯折部包括第一部151和第二部152，第一部151和第二部152由相邻的折线构成；第二源极22和第二漏极23至少在端部或分支折角处形成折线，第二弯折部包括第三部251和第四部252，第三部251和第四部252由构成同一折角的两条线段构成。
具体的，图3所示的非显示区的薄膜晶体管中，第一源极为U型结构(在对应着U型源极底部的第一沟槽15部分可以为直线部)、且U型结构的两侧边分别具有数量相同、形状相同的至少一个第一折角，第一漏极为***U型结构凹部(即第一漏极13一端设置于第一源极12的U型结构的内侧、另一端延伸出U型结构的内侧)、且具有与U型结构的一侧边的第一折角数量相同、形状相同的第二折角，第一折角与相对的第二折角之间的区域形成第一弯折部；图4所示的显示区的薄膜晶体管中，第二漏极具有外凸的第三折角，第二源极在与第三折角相对的部分具有与第三折角相匹配形状的内凹的第四折角，第三折角与相对的第四折角之间的区域形成第二弯折部。
参考图6，每一第一折角由相邻的两条第一线段1510构成，每一第二折角由相邻的两条第二线段1520构成，构成第一折角的一条第一线段1510和与其相对的、构成第二折角的一条第二线段1520之间的区域形成第一部151，构成第一折角的另一条第一线段1510和与其相对的、构成第二折角的另一条第二线段1520之间的区域形成第二部152；参考图7，每一第三折角由相邻的两条第三线段2510构成，每一第四折角由相邻的两条第四线段2520构成，构成第三折角的一条第三线段2510和与其相对的、构成第四折角的一条第四线段2520之间的区域形成第三部251，构成第三折角的一条第三线段2510和构成第四折角的一条第四线段2520之间的区域形成第四部252。
简言之，第一薄膜晶体管中的第一源极12和第一漏极13在竖直方向上的形状为具有多个成一定角度的V形，由第一源极12和第一漏极13限定的第一沟槽15(形成第一薄膜晶体管的介于源极与漏极之间的沟槽)形成多个一定角度的V形，第一弯折部包括形成在第一漏极13两侧的、由第一源极12的相邻两折线和与之相对的第一漏极13的相邻两折线形成的交替排列的第一部151和第二部152；第二薄膜晶体管中的第二源极22和第二漏极23也采用类似的设计，使由第二源极22和第二漏极23限定的第二沟槽26(形成第二薄膜晶体管的介于源极与漏极之间的沟槽)也形成一定角度的V形，第二弯折部包括形成在第二漏极23与第二源极22相邻的折边之间的第三部251和第四部252。
这里，非显示区因为第一薄膜晶体管的数量较多且尺寸大小不一，因此每个第一薄膜晶体管中的第一弯折部的数量可能不一样(每个第一薄膜晶体管的形状都取决于自身的尺寸大小和GOA区域大小)，但不限奇数或偶数，例如可以为3个或4个；通常情况下，弯折部越多，薄膜晶体管的尺寸越大，所占面积也越大，受限于像素区的区域大小和开口率限制，在像素区的第二薄膜晶体管基本只有一个第二弯折部。
在图3-图5中，第一弯折部和第二弯折部的弯折角度相同，当然，如果将第一弯折部中的第一部151视为相邻弯折部的第二部152，将相邻弯折部的第二部152视为第一部151，则第一弯折部和第二弯折部的弯折角度互补。
其中，第一弯折部和第二弯折部的弯折角度范围为70度-110度。为了获得更一致的、在两个互相垂直的两个方向上的曝光一致性，优选第一弯折部和第二弯折部的弯折角度均为90度。由于薄膜晶体管中的弯折部的对称轴相对于栅线平行，因此不管是沿平行于栅线的方向进行曝光工艺的扫描，还是沿垂直于栅线的方向进行曝光工艺的扫描，此时均能保证薄膜晶体管在形成介于源极与漏极之间的沟槽区域的光刻胶具有相同的曝光性能，从而保证后续形成的沟槽区域具有相同的形状，从而保证相同的性能。这里，侧重在于第一弯折部和第二弯折部的弯折角度一致，而根据构图工艺的实际效果，可以灵活设置合理的介于源极与漏极之间的沟槽区域的弯折角度，这里不做限定。
通常情况下，图3和图4的薄膜晶体管中，第一弯折部和第二弯折部具有倒角，即第一弯折部的第一折角和第二折角的弯折部具有倒角；且，第二弯折部的第三折角和第四折角的弯折部具有倒角。优选的，在弯折部的折角部分形成一个较缓和的角度，以降低对构图工艺的要求。当然，在工艺条件允许的条件下，第一弯折部和第二弯折部也可以直接设置为尖角结构，这里不做限定。
本实施例阵列基板中的薄膜晶体管，相对现有技术中的薄膜晶体管的宽长比更大，因此性能更好。在图1中，薄膜晶体管的单个介于源极与漏极之间的沟槽的宽度为W，介于源极与漏极之间的沟槽长度为L，W与L的所在方向相互垂直；参考图6，图3中介于源极与漏极之间的单边沟槽的宽度为|W1+W2+W3+W4|(即在竖直方向上的绝对长度)，其中W<|W1+W2+W3+W4|，介于源极与漏极之间的沟槽长度为L1(即构成弯折部的平行线之间的垂直线)；同理，参考图7，图4中介于源极与漏极之间的沟槽的宽度为|W5+W6|(即在竖直方向上的绝对长度)，其中W<|W5+W6|，介于源极与漏极之间的沟槽长度为L2(即构成弯折部的平行线之间的垂直线)，由宽长比W/L可以得出本实施例中非显示区的薄膜晶体管的介于源极与漏极之间的沟槽的宽长比相对现有技术中非显示区的薄膜晶体管的介于源极与漏极之间的沟槽宽长比要大，而随着介于源极与漏极之间的沟槽宽长比的增大，薄膜晶体管的阈值电压Vth会减小，漏电流Id增大，开态电流Ion会增大，因此本实施例中非显示区的第一薄膜晶体管通过介于源极与漏极之间的沟槽的宽长比W/L的增大，提高了薄膜晶体管的开态电流Ion，使得薄膜晶体管的特性更好。
本实施例中的阵列基板，适用于典型的平板显示装置，例如LCD显示装置和OLED显示装置，通常情况下，LCD显示装置的每一像素区包括一个第二薄膜晶体管，而OLED显示装置的每一像素区包括由多个第二薄膜晶体管组成的一组驱动电路。而在非显示区的GOA区，二者均具有多个第一薄膜晶体管。
基于上述结构，该阵列基板中，由于非显示区和显示区的薄膜晶体管中的沟槽具有至少局部形状相同的弯折部，从而，在采用构图工艺形成薄膜晶体管的源极和漏极的曝光步骤中，不管是沿X方向还是沿Y方向进行扫描曝光，均能保证GOA区和像素区的薄膜晶体管的介于源极与漏极之间的沟槽区域具有相同的曝光属性，均能保证每一薄膜晶体管在形成介于源极与漏极之间的沟槽时作为掩膜的光刻胶具有相同的性质，换言之，即使得非显示区和显示区的薄膜晶体管中形成源漏电极的光刻胶的曝光会更均匀，从而可以避免出现由于曝光不佳引起的介于源极与漏极之间的沟槽光刻胶残留的问题；相应的，在后续刻蚀形成包括源极和漏极的图形以形成介于源极与漏极之间的沟槽区域的工艺中，避免因光刻胶残留而造成的介于源极与漏极之间的沟槽光刻胶残留，保证薄膜晶体管的性能，提高阵列基板产品的质量。
实施例2：
本实施例提供一种显示装置，包括实施例1中的阵列基板。
该显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
该显示装置由于采用上述的阵列基板，因此具有较好的显示品质。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (8)

1.一种阵列基板，划分为显示区和非显示区，所述非显示区设置有第一薄膜晶体管，所述显示区设置有第二薄膜晶体管，所述第一薄膜晶体管中对应着第一有源层的区域的第一源极与第一漏极之间形成第一沟槽，所述第二薄膜晶体管中对应着第二有源层的区域的第二源极与第二漏极之间形成第二沟槽，其特征在于，所述第一沟槽和所述第二沟槽具有至少局部形状相同的弯折部；
其中，所述第一沟槽具有至少一个第一弯折部，所述第二沟槽具有第二弯折部，所述第一弯折部和所述第二弯折部的弯折角度相同，或者，所述第一弯折部和所述第二弯折部的弯折角度互补；
每一所述第一弯折部包括镜像对称设置的第一部和第二部，至少一个所述第一弯折部的所述第一部和所述第二部交替排列；所述第二弯折部包括镜像对称设置的第三部和第四部，所述第一弯折部的镜像对称轴与所述第二弯折部的镜像对称轴平行。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一源极为U型结构、且所述U型结构的两侧边分别具有数量相同、形状相同的至少一个第一折角，所述第一漏极为***所述U型结构凹部、且具有与所述U型结构的一侧边的所述第一折角数量相同、形状相同的第二折角，所述第一折角与相对的所述第二折角之间的区域形成所述第一弯折部；
所述第二漏极具有外凸的第三折角，所述第二源极在与所述第三折角相对的部分具有与所述第三折角相匹配形状的内凹的第四折角，所述第三折角与相对的所述第四折角之间的区域形成所述第二弯折部。
3.根据权利要求2所述的阵列基板，其特征在于，每一所述第一折角由相邻的两条第一线段构成，每一所述第二折角由相邻的两条第二线段构成，构成所述第一折角的一条所述第一线段和与其相对的、构成所述第二折角的一条所述第二线段之间的区域形成所述第一部，构成所述第一折角的另一条所述第一线段和与其相对的、构成所述第二折角的另一条所述第二线段之间的区域形成所述第二部；
每一所述第三折角由相邻的两条第三线段构成，每一所述第四折角由相邻的两条第四线段构成，构成所述第三折角的一条所述第三线段和与其相对的、构成所述第四折角的一条所述第四线段之间的区域形成所述第三部，构成所述第三折角的一条所述第三线段和构成所述第四折角的一条所述第四线段之间的区域形成所述第四部。
4.根据权利要求2-3任一项所述的阵列基板，其特征在于，所述第一弯折部的所述第一折角和所述第二折角的弯折部具有倒角；且，所述第二弯折部的所述第三折角和所述第四折角的弯折部具有倒角。
5.根据权利要求1-3任一项所述的阵列基板，其特征在于，所述第一弯折部和所述第二弯折部的弯折角度范围为70度-110度。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一弯折部和所述第二弯折部的弯折角度均为90度。
7.根据权利要求1-3任一项所述的阵列基板，其特征在于，所述第一源极、所述第一漏极、所述第二源极和所述第二漏极采用相同的材料、且在同一构图工艺中形成。
8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的阵列基板。
CN201510393988.7A 2015-07-07 2015-07-07 阵列基板和显示装置 Active CN104916651B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510393988.7A CN104916651B (zh) 2015-07-07 2015-07-07 阵列基板和显示装置
US15/110,565 US9923040B2 (en) 2015-07-07 2016-01-05 Array substrate and display device
PCT/CN2016/070097 WO2017004969A1 (zh) 2015-07-07 2016-01-05 阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510393988.7A CN104916651B (zh) 2015-07-07 2015-07-07 阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN104916651A CN104916651A (zh) 2015-09-16
CN104916651B true CN104916651B (zh) 2018-06-15

Family

ID=54085582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510393988.7A Active CN104916651B (zh) 2015-07-07 2015-07-07 阵列基板和显示装置

Country Status (3)

Country Link
US (1) US9923040B2 (zh)
CN (1) CN104916651B (zh)
WO (1) WO2017004969A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916651B (zh) 2015-07-07 2018-06-15 京东方科技集团股份有限公司 阵列基板和显示装置
CN106129120A (zh) * 2016-07-20 2016-11-16 京东方科技集团股份有限公司 一种薄膜晶体管、像素单元及阵列基板、显示装置
CN106356408A (zh) * 2016-11-30 2017-01-25 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置
CN109003579B (zh) * 2018-07-12 2020-05-05 武汉华星光电半导体显示技术有限公司 像素结构
KR102613734B1 (ko) * 2018-12-24 2023-12-13 엘지디스플레이 주식회사 유기발광 표시장치
CN109613770A (zh) * 2018-12-29 2019-04-12 惠科股份有限公司 阵列基板及其制造方法
CN110459562B (zh) * 2019-07-30 2021-11-23 武汉华星光电半导体显示技术有限公司 可折叠显示面板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120052716A (ko) * 2010-11-16 2012-05-24 엘지디스플레이 주식회사 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법
CN102800692A (zh) * 2012-08-09 2012-11-28 深圳市华星光电技术有限公司 具有大通道宽度的薄膜晶体管构造及薄膜晶体管基板电路
CN104600124A (zh) * 2015-01-21 2015-05-06 重庆京东方光电科技有限公司 薄膜晶体管结构及其制备方法、阵列基板、掩膜板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767631B1 (ko) * 2001-06-19 2007-10-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법
JP4593094B2 (ja) * 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
CN1949080B (zh) * 2005-10-13 2010-05-12 群康科技(深圳)有限公司 薄膜晶体管的制造装置和制造方法
TWI459567B (zh) * 2012-06-08 2014-11-01 Au Optronics Corp 主動元件、驅動電路結構以及顯示面板
CN104916651B (zh) * 2015-07-07 2018-06-15 京东方科技集团股份有限公司 阵列基板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120052716A (ko) * 2010-11-16 2012-05-24 엘지디스플레이 주식회사 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법
CN102800692A (zh) * 2012-08-09 2012-11-28 深圳市华星光电技术有限公司 具有大通道宽度的薄膜晶体管构造及薄膜晶体管基板电路
CN104600124A (zh) * 2015-01-21 2015-05-06 重庆京东方光电科技有限公司 薄膜晶体管结构及其制备方法、阵列基板、掩膜板

Also Published As

Publication number Publication date
CN104916651A (zh) 2015-09-16
US9923040B2 (en) 2018-03-20
WO2017004969A1 (zh) 2017-01-12
US20170148858A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
CN104916651B (zh) 阵列基板和显示装置
US9419027B2 (en) Array substrate, method for fabricating the same and display device
US8268654B2 (en) Method for manufacturing LCD with reduced mask count
US9678400B2 (en) Array substrate for liquid crystal display and manufacturing method thereof
CN106932990B (zh) 显示面板、显示装置及显示面板的制作方法
US9397123B1 (en) Array substrate, manufacture method thereof, and display device
US11467456B2 (en) Array substrate, display panel and display apparatus
WO2020248701A1 (zh) 阵列基板、显示面板及显示装置
US10353251B2 (en) Display panel and manufacturing method thereof
US9535300B2 (en) Pixel structure and liquid crystal panel
US9853060B2 (en) Thin film transistor substrate and method of manufacturing the same
JP2015514321A (ja) Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置
WO2014169525A1 (zh) 阵列基板及其制备方法、显示装置
WO2016065798A1 (zh) 阵列基板及其制造方法、显示装置
WO2018068542A1 (zh) 阵列基板及显示装置
US10615182B2 (en) Thin film transistor device and a method for preparing the same, array substrate and display device
US7768015B2 (en) Pixel structure of display panel and method of making the same
US10367008B2 (en) Array substrate, display panel and display device
CN103904087A (zh) 薄膜晶体管阵列基板及其制造方法
US20190204700A1 (en) Display substrate and display device
WO2016155210A1 (zh) 阵列基板及显示装置
US8450135B2 (en) Pixel structure and manufacturing method thereof
US11515337B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
WO2015096449A1 (zh) 掩膜版组、像素单元及其制作方法、阵列基板以及显示装置
CN109634006B (zh) Tft阵列基板的制作方法及tft阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant