CN103887966A - 电荷泵的实现电路 - Google Patents

电荷泵的实现电路 Download PDF

Info

Publication number
CN103887966A
CN103887966A CN201410112015.7A CN201410112015A CN103887966A CN 103887966 A CN103887966 A CN 103887966A CN 201410112015 A CN201410112015 A CN 201410112015A CN 103887966 A CN103887966 A CN 103887966A
Authority
CN
China
Prior art keywords
circuit
current mirror
gain amplifier
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410112015.7A
Other languages
English (en)
Other versions
CN103887966B (zh
Inventor
宋利军
张玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410112015.7A priority Critical patent/CN103887966B/zh
Publication of CN103887966A publication Critical patent/CN103887966A/zh
Priority to PCT/CN2015/073742 priority patent/WO2015143980A1/zh
Application granted granted Critical
Publication of CN103887966B publication Critical patent/CN103887966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明实施例提供一种电荷泵的实现电路。该电路包括：第一电流镜、第二电流镜、第一开关电路、第二开关电路、连接电路、第一单位增益放大器、第二单位增益放大器和脉冲产生电路；其中，第一电流镜，用于将VCO输出的第一电压镜像为第一电流；第二电流镜，用于将VCO输出的第二电压镜像为第二电流；脉冲产生电路，用于根据参考时钟信号生成脉冲信号，脉冲信号用于控制所述第一开关电路和第二开关电路的开关状态；第一单位增益放大器和第二单位增益放大器，用于在参考时钟信号为低电平时，将第一电流镜的输出端的电压、第二电流镜的输出端的电压、LPF输入端的电压以及第一开关管的漏极电压保持相等，从而避免产生电荷注入效应，提高了PLL的性能。

Description

电荷泵的实现电路
技术领域
本发明实施例涉及通信技术，尤其涉及一种电荷泵的实现电路。
背景技术
如图1所示的半采样型锁相环（Phase Locked Loop，以下简称PLL）的工作步骤如下:首先进入图1中的锁频环（Frequency Locked Loop，以下简称FLL）模式，使PLL锁定在所需要的频率点，然后切换到核心环（CoreLoop），采用半采样型鉴相器（Sub Sampling Phase Detector，以下简称SSPD），使PLL锁定在需要的相位上。为了使半采样型锁相环具有较好的性能，则需要有一个较好的电荷泵（Charge Pump，以下简称CP）来实现电压到电流的转换。
现有的CP的实现结构可以如图2所示的结构，通过参考时钟（REF）采集输入进来的信号，并将采集的差分信号（Vsam+与Vsam-间的电压差信号）通过CP转换成电流Icp。当采样的差分信号幅度为零时，Iup＝Idn，那么Icp的电流为零；其中，Iup为图2中Vsam-通过对应的电流镜镜像过来的电流信号，Idn为图2中Vsam+通过对应的电流镜镜像过来的电流信号。当Icp的电流为零时，LPF的电压保持不变，从而使压控振荡器（Voltage controlled Oscillator，以下简称VCO）的振荡频率不变，PLL处于锁定状态。当REF为低电平时，CP输入信号是VCO的振荡信号（即Vsam+与Vsam-间的电压差信号），在一段时间内，脉冲信号Pul＝0，这样Icp左侧的开关电路中的第一路开关（左边）打开，第二路开关关闭；当REF=1，且Pul=1时，Icp左侧的开关电路中的第二路开关（右边）打开。
但是，现有技术中，当REF从低电平切换至高电平时，会有电荷经过Icp流入到低通滤波器（Low Pass Filter，以下简称LPF），即会产生电荷共享和电荷注入效应，使LPF上的电压产生周期性的纹波，导致LPF电压变化，从而影响PLL的性能。
发明内容
本发明实施例提供一种电荷泵的实现电路，用以避免现有技术中的电荷泵带来的电荷共享和电荷注入效应的问题。
第一方面，本发明提供一种电荷泵的实现电路，包括：第一电流镜、第二电流镜、第一开关电路、第二开关电路、连接电路、第一单位增益放大器、第二单位增益放大器和脉冲产生电路；
其中，所述第一电流镜的输出端和所述第二电流镜的输出端均连接所述第一开关电路的源极和所述第二开关电路的源极；所述第一单位增益放大器的第一端连接所述第一电流镜的输出端和所述第二电流镜的输出端，所述第一单位增益放大器的第二端连接所述连接电路；所述第二单位增益放大器的第一端连接所述低通滤波器LPF的输入端，所述第二单位增益放大器的第二端连接所述连接电路；所述LPF的输入端连接至所述第二开关电路的漏极；所述脉冲产生电路的输出端连接至所述第一开关电路的栅极和所述第二开关电路的栅极；
所述连接电路包括第一电容和第一开关管，用于连接所述第一增益放大器和所述第二增益放大器；
所述第一电流镜，用于将压控振荡器VCO输出的第一电压镜像为第一电流；
所述第二电流镜，用于将所述VCO输出的第二电压镜像为第二电流；
所述脉冲产生电路，用于根据参考时钟信号生成脉冲信号，所述脉冲信号用于控制所述第一开关电路和所述第二开关电路的开关状态；
所述第一单位增益放大器和所述第二单位增益放大器，用于在所述参考时钟信号为低电平时，将所述第一电流镜的输出端的电压、所述第二电流镜的输出端的电压、所述LPF输入端的电压以及所述第一开关管的漏极电压保持相等。
结合第一方面，在第一方面的第一种可能的实施方式中，所述第一单位增益放大器的第一端连接所述第一电流镜的输出端和所述第二电流镜的输出端，所述第一单位增益放大器的第二端连接所述连接电路，包括：
所述第一单位增益放大器的第一端通过第三开关电路连接至所述第一电流镜的输出端；
所述第一单位增益放大器的第一端通过第四开关电路连接至所述第二电流镜的输出端；
所述第一单位增益放大器的第二端连接至所述第一开关管的漏极。
结合第一方面，在第一方面的第二种可能的实施方式中，所述第二单位增益放大器的第二端连接所述连接电路，包括：
所述第二单位增益放大器的第二端连接至所述第一开关管的漏极。
结合第一方面，在第一方面的第三种可能的实施方式中，所述第一开关电路的漏极通过第二电容接地。
结合第一方面至第一方面的第三种可能的实施方式中的任一项，在第一方面的第四种可能的实施方式中，所述脉冲产生电路包括延时单元；所述延时单元，用于产生固定的延时时间；
则所述脉冲产生电路，具体用于根据所述延时单元所产生的所述固定的延时时间对所述参考时钟信号进行延时，并将延时后的参考时钟信号与延时前的参考时钟信号进行逻辑与运算后产生所述脉冲信号。
结合第一方面的第四种可能的实施方式，在第一方面的第五种可能的实施方式中，所述延时单元包括第三电流镜、第二开关管、第三开关管、第四开关管和第三电容；其中，
所述第三电流镜的输出端连接至所述第二开关管的源极；所述第二开关管的漏极与所述第三开关管的漏极相连接，所述第三电容的一端与所述第二开关管的漏极和所述第三开关管的漏极相连接，所述第三电容的另一端与所述第四开关管的源极连接；所述第二开关管的栅极和所述第三开关管的栅极连接至所述参考时钟的输出端；所述第三开关管的源极与第四开关管的漏极连接；所述第四开光管的栅极连接偏置电压输出端；
所述第三电流镜，用于将***的偏置电压镜像为第三电流，从所述第三电流镜的输出端输出。
本发明实施例提供的电荷泵的实现电路，通过第一单位增益放大器和第二单位增益放大器将第一电流镜的输出端的电压、第二电流镜的输出端的电压以及LPF的输入端的电压保持相等，使得脉冲信号由低电平转换为高电平，第二开关电路由关闭状态切换为打开状态时，不会有电荷流入到LPF中，避免产生电荷注入效应，提高了PLL的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的半采样型锁相环的结构示意图；
图2为现有技术中的电荷泵的实现电路图；
图3为本发明提供的电荷泵的实现电路实施例一的结构示意图；
图4为本发明提供的脉冲产生电路的结构示意图；
图5为本发明提供的延时单元的电路结构示意图。
附图说明：
10：第一电流镜；11：第二电流镜；12：第一开关电路；
13：第二开关电路；14：连接电路；15：第一单位增益放大器；
16：第二单位增益放大器；17：脉冲产生电路；18：低通滤波器；
19：压控振荡器；101：第一电流镜的输出端；
111：第二电流镜的输出端；151：第一单位增益放大器的第一端；
152：第一单位增益放大器的第二端；181：低通滤波器的输入端；
161：第二单位增益放大器的第一端；131：第二开关电路的漏极；
162：第二单位增益放大器的第二端；
171：脉冲产生电路的输出端；121：第一开关电路的栅极；
132：第二开关电路的栅极；141：第一电容；142：第一开关管；
30：第三开关电路；31：第四开关电路；
122：第一开关电路的源极；133：第二开关电路的源极；
123：第一开关电路的漏极；143：第二电容；
20：延时单元；201：第三电流镜；202：第二开关管；
203：第三开关管；204：第三电容；301：第三电流镜的输出端；
302：第二开关管的源极；303：第二开关管的漏极；
304：第三开关管的漏极；305：第三电容的一端；
306：第三电容的另一端；307：第二开关管的栅极；
308：第三开关管的栅极；309：参考时钟的输出端；
310：第三开关管的源极；311：第四开关管；
312：第四开关管的源极；313：第四开关管的漏极；
314：第四开光管的栅极；315：偏置电压输出端。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图3为本发明提供的电荷泵的实现电路实施例一的结构示意图。如图3所示，该电路包括：第一电流镜10、第二电流镜11、第一开关电路12、第二开关电路13、连接电路14、第一单位增益放大器15、第二单位增益放大器16和脉冲产生电路17。
其中，所述第一电流镜10的输出端101和所述第二电流镜11的输出端111均连接所述第一开关电路12的源极122和所述第二开关电路13的源极133；所述第一单位增益放大器15的第一端151连接所述第一电流镜10的输出端101和所述第二电流镜11的输出端111，所述第一单位增益放大器15的第二端152连接所述连接电路14；所述第二单位增益放大器16的第一端161连接LPF18的输入端181，所述第二单位增益放大器16的第二端162连接所述连接电路14；所述LPF18的输入端181连接至所述第二开关电路13的漏极131；所述脉冲产生电路17的输出端171连接至所述第一开关电路12的栅极121和所述第二开关电路13的栅极132；所述连接电路14包括第一电容141和第一开关管142，用于连接所述第一增益放大器15和所述第二增益放大器16；所述第一电流镜10，用于将VCO19输出的第一电压镜像为第一电流；所述第二电流镜11，用于将所述VCO19输出的第二电压镜像为第二电流；所述脉冲产生电路17，用于根据参考时钟信号生成产生脉冲信号，所述脉冲信号用于控制所述第一开关电路12和所述第二开关电路13的开关状态；所述第一单位增益放大器15和所述第二单位增益放大器16，用于在参考时钟信号为低电平时，将所述第一电流镜10的输出端101的电压、所述第二电流镜11的输出端111的电压、所述LPF18的输入端181的电压以及所述第一开关管142的漏极电压保持相等。
需要说明的是，图3中的第一电流镜10、第二电流镜11，第一开关电路12、第二开关电路13以及脉冲产生电路17的连接的方法可以有多种，例如可以参见图2所示的连接方式，本发明实施例只是一种简单示意，只要确保能够将VCO19输出的两路电压分别镜像为Iup或Idn，并输入到第一开关电路12和第二开关电路13，并且脉冲产生电路17产生的脉冲信号能够控制第一开关电路12和第二开关电路13的开关状态即可。另外，第一开关电路12和第二开关电路在图3中未示出，可以参照图2中所标出的第一开关电路和第二开关电路。
具体的，参见图3，VCO19输出第一电压和第二电压；这里的第一电压可以为Vsam+，也可以为Vsam-；第二电压可以为Vsam+，也可以为Vsam-。当第一电压为Vsam+时，第二电压为Vsam-；当第一电压为Vsam-时，第二电压为Vsam+。在本发明实施例中，假设第一电压为Vsam+，第二电压为Vsam-。第一电流镜10将第一电压镜像为Iup，第二电流镜11将第二电压镜像为Idn。这里的第一电流镜10的输出端101实际上为第一电流镜10的漏极，即Iup从第一电流镜10的漏极输出；相应的，Idn从第二电流镜11的漏极输出。
图3中所示的脉冲产生电路17仅是逻辑电路图，其具体实现方式可以参见图4所示（图4中的延时单元20在该实施例的后面会有描述）。脉冲产生电路17会根据参考时钟信号以及延时后的参考时钟信号进行逻辑与的操作后，形成脉冲信号（Pul），该脉冲信号可以控制第一开关电路12和第二开关电路13的打开或关闭状态。这里的第一开关电路12和第二开关电路13中的两个MOS管的连接方式可以参照现有技术。脉冲信号经脉冲产生电路17的输出端171输出至第一开关电路12的栅极121和第二开关电路13的栅极132，当该脉冲信号的电平为低电平时，第一开关电路12打开，第二开关电路13处于关闭状态，这时整个CP的输入信号即为VCO19的振荡信号，即第一电压和第二电压之间的电压差，并且该电压差处理不断变化的状态。即，第一电压和第二电压不相等，也不等于LPF18输入端的电压。也就是说，第一电流镜10的漏极电压、第二电流镜11的漏极电压以及LPF18的输入端181的电压三者互不相等。
现有技术中，因为第一电流镜10的漏极电压、第二电流镜11的漏极电压以及LPF18的输入端181的电压三者互不相等，在脉冲信号的电平为高电平时，第二开关电路13会由原来的关闭状态切换为打开状态。在第二开关电路13切换的瞬间，由于第一开关电路12打开时，第一电流镜10的漏极电压、第二电流镜11的漏极电压以及LPF18的输入端181的电压由于之前所存在电压差，因此，会有电荷流入到LPF18中，引起电荷共享或电荷注入效应，从而使得LPF18上产生周期性的纹波，影响PLL的性能。
但是，在本发明实施例中，由于第一电流镜10的输出端101（即第一电流镜10的漏极）和第二电流镜11的输出端111（即第二电流镜11的漏极）与第一单位增益放大器15的第一端151连接；第一单位增益放大器15的第二端152与连接电路14连接。由于第一单位增益放大器15的作用，使得第一单位增益放大器15的第一端151上的电压等于第一单位增益放大器15的第二端152的电压；又由于第一单位增益放大器15的第二端152与连接电路14连接，所以第一单位增益放大器15的第二端152的电压等于连接电路14中的第一开关管142的漏极电压；也就是说，第一单位增益放大器15的第一端151的电压与第一开关管142的漏极电压相等，并且，由于第一电流镜10的输出端101和第二电流镜11的输出端111与第一单位增益放大器15的第一端151连接，因此，第一电流镜10的输出端101的电压和第二电流镜11的输出端111的电压也就等于第一开关管142的漏极电压。
另一方面，LPF18的输入端181（即Icp所在的端口）与第二单位增益放大器16的第一端161连接，且第一单位增益放大器15和第二单位增益放大器16通过连接电路14相连，第二单位增益放大器16的第二端162与连接电路14连接。由于第二单位增益放大器16的作用，使得第二单位增益放大器16的第一端161上的电压等于第二单位增益放大器16的第二端162的电压；又由于第二单位增益放大器16的第二端162与连接电路14连接，所以第二单位增益放大器16的第二端162的电压等于连接电路14中的第一开关管142的漏极电压；也就是说，第二单位增益放大器16的第一端161的电压与第一开关管142的漏极电压相等，并且，由于第二单位增益放大器16的第一端161与LPF18的输入端181（即Icp所在的端口）连接，因此，LPF18的输入端181的电压也就等于第一开关管142的漏极电压
故，本发明实施例可以通过第一单位增益放大器15和第二单位增益放大器16将第一电流镜10的输出端101的电压、第二电流镜11的输出端111的电压和LPF18的输入端181的电压转换为相等的（即，使得这三者均等于第一开关管142的漏极电压），即这三者之间不存在电压差，从而在脉冲信号为高电平时，第二开关电路13由关闭状态切换为打开状态的瞬间，不会有电流流进LPF18，即不会有电荷注入到LPF18里面，因而保证了PLL的性能。
本发明实施例提供的电荷泵的实现电路，通过第一单位增益放大器和第二单位增益放大器将第一电流镜的输出端的电压、第二电流镜的输出端的电压以及LPF的输入端的电压保持相等，使得脉冲信号由低电平转换为高电平，第二开关电路由关闭状态切换为打开状态时，不会有电荷流入到LPF中，避免产生电荷注入效应，提高了PLL的性能。
进一步地，继续参照图3，上述第一单位增益放大器15的第一端151连接所述第一电流镜10的输出端101和第二电流镜11的输出端111，具体可以为：第一单位增益放大器15的第一端151可以通过第三开关电路30与第一电流镜10的输出端101连接，第一单位增益放大器15的第一端151可以通过第四开关电路31与第二电流镜11的输出端111连接，第一单位增益放大器15的第二端152连接所述连接电路14。
更进一步地，继续参照图3，上述第一单位增益放大器15的第二端152以及第二单位增益放大器16的第二端162均与连接电路14相连，具体可以为：第一单位增益放大器15的第二端152与连接电路14中第一开关管142的漏极连接，第二单位增益放大器16的第二端162连接至第一开关管142的漏极，从而实现第一单位增益放大器15与第二单位增益放大器16的连接。另外，上述第一开关电路12的漏极123通过第二电容143接地，第二电容在图3中未示出，可以参见图2所示的第二电容。
本发明实施例提供的电荷泵的实现电路，通过第一单位增益放大器和第二单位增益放大器将第一电流镜的输出端的电压、第二电流镜的输出端的电压以及LPF的输入端的电压保持相等，使得脉冲信号由低电平转换为高电平，第二开关电路由关闭状态切换为打开状态时，不会有电荷流入到LPF中，避免产生电荷注入效应，提高了PLL的性能。
上述图4所示的脉冲产生电路17中，脉冲信号的生成需要参考时钟信号与延时后的参考时钟信号进行逻辑与操作，现有技术中的脉冲产生电路17虽然也是采用图4的连接方式生成脉冲信号，但现有技术中参考时钟信号的延时是通过普通的反相器级联而成，在不同的工艺、不同的电压或不同的温度下，反相器的延时容易产生变化，因而使得产生的脉冲信号的宽度变化很大，从而会影响整个PLL的***参数的稳定性，进而影响PLL的性能。但是，在本发明实施例中，图4所示的延时单元20可以产生固定的延时时间，其并不随外界环境的变化而变化，则上述脉冲产生电路17，根据该延时单元20产生的固定的延时时间对参考时钟信号进行延时，并将延时后的参考时钟信号与延时前的参考时钟信号进行逻辑与运算后产生脉冲信号。该延时单元20的具体实现电路可以参见下述图5。
如图5所示，该延时单元20包括：第三电流镜201、第二开关管202、第三开关管203、第四开关管311和第三电容204；其中，所述第三电流镜201的输出端301连接至所述第二开关管202的源极302；所述第二开关管202的漏极303与所述第三开关管203的漏极304相连接，所述第三电容204的一端305与所述第二开关管202的漏极303和所述第三开关管203的漏极304相连接，所述第三电容204的另一端306与所述第四开关管311的源极312连接；所述第二开关管202的栅极307和所述第三开关管203的栅极308连接至所述参考时钟的输出端309；所述第三开关管203的源极310与第四开关管311的漏极313连接；所述第四开光管311的栅极314连接偏置电压输出端315；所述第三电流镜201，用于将***的偏置电压镜像为第三电流，从所述第三电流镜201的输出端301输出。
具体的，电路***会提供一固定的偏置电压，该偏置电压经第三电流镜201镜像为第三电流，从第三电流镜201的输出端301（即第三电流镜201的漏极）输出。此时，参考时钟的输出端309输出一参考时钟信号（即外部参考时钟），当该参考时钟信号为低电平时，第二开关管202打开（该第二开关管202为一PMOS管），第三电流经由第二开关管202为第三电容204充电；当参考时钟信号切换为高电平时，第三开关管203打开（该第三开关管203为一NMOS管），第三电容204为第三开关管203与第四开关管311进行放电（第四开关管311为第三电容204放电时提供恒定的电流）。该放电时间即为该延时单元20的延时时间。可选的，第二开关管202也可以为NMOS管，第三开关管203也可以PMOS管，只是参考时钟信号的电平也应进行相应的切换，即参考时钟信号的电平应该是先高后低。需要说明的是，图5中所示的两个延时单元20进行级联的情况。
由于上述偏置电压固定，因此，第三电流固定，故第三电容204在充电时的所保存的电荷量固定；又第四开关管311可以提供恒定的放电电流，因此，第三电容204进行放电的时间也就固定，从而该延时单元20的延时时间固定，进而使得脉冲产生电路17所产生的脉冲信号的宽度的变动范围减小，即减小了脉冲信号的宽度变化。
本发明实施例提供的电荷泵的实现电路，通过第一单位增益放大器和第二单位增益放大器将第一电流镜的输出端的电压、第二电流镜的输出端的电压以及LPF的输入端的电压保持相等，使得脉冲信号由低电平转换为高电平，第二开关电路由关闭状态切换为打开状态时，不会有电荷流入到LPF中，避免产生电荷注入效应；另外，通过延时单元产生固定的延时时间，使得脉冲产生电路输出的脉冲信号的宽度的变化减小，保证了PLL***的稳定，提升了PLL的性能。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种电荷泵的实现电路，其特征在于，包括：第一电流镜、第二电流镜、第一开关电路、第二开关电路、连接电路、第一单位增益放大器、第二单位增益放大器和脉冲产生电路；
其中，所述第一电流镜的输出端和所述第二电流镜的输出端均连接所述第一开关电路的源极和所述第二开关电路的源极；所述第一单位增益放大器的第一端连接所述第一电流镜的输出端和所述第二电流镜的输出端，所述第一单位增益放大器的第二端连接所述连接电路；所述第二单位增益放大器的第一端连接所述低通滤波器LPF的输入端，所述第二单位增益放大器的第二端连接所述连接电路；所述LPF的输入端连接至所述第二开关电路的漏极；所述脉冲产生电路的输出端连接至所述第一开关电路的栅极和所述第二开关电路的栅极；
所述连接电路包括第一电容和第一开关管，用于连接所述第一增益放大器和所述第二增益放大器；
所述第一电流镜，用于将压控振荡器VCO输出的第一电压镜像为第一电流；
所述第二电流镜，用于将所述VCO输出的第二电压镜像为第二电流；
所述脉冲产生电路，用于根据参考时钟信号生成脉冲信号，所述脉冲信号用于控制所述第一开关电路和所述第二开关电路的开关状态；
所述第一单位增益放大器和所述第二单位增益放大器，用于在所述参考时钟信号为低电平时，将所述第一电流镜的输出端的电压、所述第二电流镜的输出端的电压、所述LPF输入端的电压以及所述第一开关管的漏极电压保持相等。
2.根据权利要求1所述的电路，其特征在于，所述第一单位增益放大器的第一端连接所述第一电流镜的输出端和所述第二电流镜的输出端，所述第一单位增益放大器的第二端连接所述连接电路，包括：
所述第一单位增益放大器的第一端通过第三开关电路连接至所述第一电流镜的输出端；
所述第一单位增益放大器的第一端通过第四开关电路连接至所述第二电流镜的输出端；
所述第一单位增益放大器的第二端连接至所述第一开关管的漏极。
3.根据权利要求1所述的电路，其特征在于，所述第二单位增益放大器的第二端连接所述连接电路，包括：
所述第二单位增益放大器的第二端连接至所述第一开关管的漏极。
4.根据权利要求1所述的电路，其特征在于，所述第一开关电路的漏极通过第二电容接地。
5.根据权利要求1-4任一项所述的电路，其特征在于，所述脉冲产生电路包括延时单元；所述延时单元，用于产生固定的延时时间；
则所述脉冲产生电路，具体用于根据所述延时单元所产生的所述固定的延时时间对所述参考时钟信号进行延时，并将延时后的参考时钟信号与延时前的参考时钟信号进行逻辑与运算后产生所述脉冲信号。
6.根据权利要求5所述的电路，其特征在于，所述延时单元包括第三电流镜、第二开关管、第三开关管、第四开关管和第三电容；其中，
所述第三电流镜的输出端连接至所述第二开关管的源极；所述第二开关管的漏极与所述第三开关管的漏极相连接，所述第三电容的一端与所述第二开关管的漏极和所述第三开关管的漏极相连接，所述第三电容的另一端与所述第四开关管的源极连接；所述第二开关管的栅极和所述第三开关管的栅极连接至所述参考时钟的输出端；所述第三开关管的源极与第四开关管的漏极连接；所述第四开光管的栅极连接偏置电压输出端；
所述第三电流镜，用于将***的偏置电压镜像为第三电流，从所述第三电流镜的输出端输出。
CN201410112015.7A 2014-03-24 2014-03-24 电荷泵的实现电路 Active CN103887966B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410112015.7A CN103887966B (zh) 2014-03-24 2014-03-24 电荷泵的实现电路
PCT/CN2015/073742 WO2015143980A1 (zh) 2014-03-24 2015-03-06 电荷泵的实现电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410112015.7A CN103887966B (zh) 2014-03-24 2014-03-24 电荷泵的实现电路

Publications (2)

Publication Number Publication Date
CN103887966A true CN103887966A (zh) 2014-06-25
CN103887966B CN103887966B (zh) 2017-06-20

Family

ID=50956718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410112015.7A Active CN103887966B (zh) 2014-03-24 2014-03-24 电荷泵的实现电路

Country Status (2)

Country Link
CN (1) CN103887966B (zh)
WO (1) WO2015143980A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015143980A1 (zh) * 2014-03-24 2015-10-01 华为技术有限公司 电荷泵的实现电路
CN107534436A (zh) * 2015-04-23 2018-01-02 赛灵思公司 用于在集成电路中实施充电/放电开关的电路和方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112073065B (zh) * 2020-08-12 2023-03-14 西安电子科技大学 一种毫米波亚采样dds混频小数分频锁相环结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963025A (en) * 1997-12-19 1999-10-05 Stmicroelectronics, Inc. Switching voltage regulator having a charge pump circuit
US20030122626A1 (en) * 2002-01-03 2003-07-03 Alcatel Load pump with an extremely wide output voltage
CN101488710A (zh) * 2008-10-22 2009-07-22 成都国腾电子技术股份有限公司 一种电荷泵电路
CN202111620U (zh) * 2011-06-30 2012-01-11 四川和芯微电子股份有限公司 电荷泵电路
CN202167988U (zh) * 2011-06-10 2012-03-14 安凯(广州)微电子技术有限公司 一种用于锁相环的电荷泵电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274920A (ja) * 1998-03-26 1999-10-08 Nec Corp Ｐｌｌのチャージポンプ回路
JP3583646B2 (ja) * 1999-03-30 2004-11-04 株式会社ルネサステクノロジ 位相同期回路
US6611161B1 (en) * 2001-11-06 2003-08-26 National Semiconductor Corporation Charge pump circuit for a high speed phase locked loop
TW541801B (en) * 2002-05-23 2003-07-11 Ind Tech Res Inst Charge-pump circuit for suppressing current sharing
CN103887966B (zh) * 2014-03-24 2017-06-20 华为技术有限公司 电荷泵的实现电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963025A (en) * 1997-12-19 1999-10-05 Stmicroelectronics, Inc. Switching voltage regulator having a charge pump circuit
US20030122626A1 (en) * 2002-01-03 2003-07-03 Alcatel Load pump with an extremely wide output voltage
CN101488710A (zh) * 2008-10-22 2009-07-22 成都国腾电子技术股份有限公司 一种电荷泵电路
CN202167988U (zh) * 2011-06-10 2012-03-14 安凯(广州)微电子技术有限公司 一种用于锁相环的电荷泵电路
CN202111620U (zh) * 2011-06-30 2012-01-11 四川和芯微电子股份有限公司 电荷泵电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015143980A1 (zh) * 2014-03-24 2015-10-01 华为技术有限公司 电荷泵的实现电路
CN107534436A (zh) * 2015-04-23 2018-01-02 赛灵思公司 用于在集成电路中实施充电/放电开关的电路和方法

Also Published As

Publication number Publication date
WO2015143980A1 (zh) 2015-10-01
CN103887966B (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
CN101309079B (zh) 一种用于锁相环电路(pll)的电荷泵结构
CN110729997B (zh) 锁相环电路、数据恢复电路及锁相环电路的控制方法
CN101488710B (zh) 一种电荷泵电路
CN103346784B (zh) 一种用于锁相环的匹配型电荷泵电路
CN101895192A (zh) 一种可解决电荷分配和电流失配问题的电荷泵
CN104124968A (zh) 一种用于流水线型模数转换器的时钟占空比校准电路
CN101414784A (zh) 电荷泵
CN104270147B (zh) 一种环形振荡器
CN202167988U (zh) 一种用于锁相环的电荷泵电路
CN103887966A (zh) 电荷泵的实现电路
CN106506001B (zh) 一种应用于pll的高性能vco电路
CN102739043B (zh) 电荷泵电路
CN107769545A (zh) 一种用于pll中带电容漏电补偿的电荷泵电路
US8368443B1 (en) Differential charge pump circuit
CN107395166A (zh) 基于延迟锁相的时钟占空比稳定电路
CN107317580B (zh) 一种高稳定性振荡器电路及其实现方法
CN205657677U (zh) 一种可编程压控振荡器
CN105515576B (zh) 带有粗调与细调的环形压控振荡器及锁相环
CN105811969B (zh) 一种采用叠层电流管的高精度数控环形振荡器
CN105577171A (zh) 一种用于锁相环的电路结构
CN105337591A (zh) 基于usb设备实现时钟恢复的电路结构及方法
CN108123715A (zh) 倍频电路
CN204304986U (zh) 一种高速锁相环环路振荡器电路
CN104506189A (zh) 一种高速锁相环环路振荡器电路
CN206542391U (zh) 一种电荷泵

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant