CN206542391U - 一种电荷泵 - Google Patents
一种电荷泵 Download PDFInfo
- Publication number
- CN206542391U CN206542391U CN201720165200.1U CN201720165200U CN206542391U CN 206542391 U CN206542391 U CN 206542391U CN 201720165200 U CN201720165200 U CN 201720165200U CN 206542391 U CN206542391 U CN 206542391U
- Authority
- CN
- China
- Prior art keywords
- pmos
- circuit
- nmos tube
- grid
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
本实用新型公开了一种电荷泵，包括：基准电流源模块(410)、电压跟随器(420)以及电荷泵主体电路(430)。所述基准电流源模块(410)包括启动电路(411)和基准电流产生电路(412)。所述启动电路(411)用于控制所述基准电流产生电路(412)的启动与关断，所述基准电流产生电路(412)用于产生两路偏置电压信号VN和VM，并输出至所述电荷泵主体电路(430)。所述电压跟随器(420)，与所述电荷泵主体电路(430)连接，用于为电荷泵主体电路提供两路近似相等的电压信号VA和VB，从而消除电荷分配；所述电荷泵主体电路(430)，用于产生充放电电流，包括充电电路和放电电路，从而减小了充放电电流失配，避免了电荷共享效应。
Description
技术领域
本实用新型涉及集成电路技术领域，尤其涉及一种电荷泵。
背景技术
近些年来，在各种锁相环结构中，电荷泵锁相环(Phase-Locked Loop，PLL)应用最为广泛，其捕获范围大，锁定时可以达到零相位差。图1为一种电荷泵锁相环的结构示意图，包括鉴频鉴相器(Phase Frequency Detector,PFD)101和N分频器(Divider)105、电荷泵(Charge Pump,CP)102、环路滤波器(Loop Filter,LPF)103和压控振荡器(VoltageControlled Oscillator,VCO)104。其中电荷泵102是锁相环电路中的重要模块，能将鉴频鉴相器101输出的数字电平转化为模拟信号。而电荷泵在电路实现时，往往存在充放电电流失配以及电荷共享等非理想效应，导致输出电压Uout产生抖动。
可见，现有技术中存在电荷泵充放电电流失配以及电荷共享效应，使得输出电压产生抖动的问题。
实用新型内容
本实用新型针对现有技术中存在的，电荷泵充放电电流失配以及电荷共享效应，使得输出电压产生抖动的技术问题，提供了一种电荷泵，能够有效减小电荷泵充放电电流失配以及避免电荷共享效应。
本实用新型提供了一种电荷泵，包括：基准电流源模块、电压跟随器以及电荷泵主体电路；
所述基准电流源模块，包括启动电路和基准电流产生电路，所述启动电路用于控制所述基准电流产生电路的启动与关断，所述基准电流产生电路用于产生两路偏置电压信号VN和VM，并输出至所述电荷泵主体电路；
所述电压跟随器，与所述电荷泵主体电路相连接，用于为电荷泵主体电路提供两路近似相等的电压信号VA和VB，从而消除电荷分配；
所述电荷泵主体电路，用于产生充放电电流，包括充电电路和放电电路，所述充电电路用于利用充电控制信号UP，对输出节点进行充电，所述放电电路用于利用放电控制信号DN，对输出节点进行放电。
可选的，所述启动电路包括：第一PMOS管、第一电容、第二PMOS管以及第三PMOS管；
所述第一PMOS管源级连接至电源电压Vdd，其漏级连接所述第一电容的一端，并与所述第二PMOS管的栅极相连，所述第一电容的另一端接地；所述第二PMOS管的源级连接电源电压Vdd；所述第三PMOS管的栅极连接所述第二PMOS管的栅极，其漏级接地。
可选的，所述基准电流产生电路包括第四PMOS管、第五PMOS管(MP5)、第一NMOS管、第二NMOS管以及第一电阻R1；
所述第四PMOS管的源级连接电源电压Vdd，其栅级与所述第一PMOS管的栅极、所述第三PMOS管的源级相连，其漏级连接所述第二PMOS管的漏级；所述第一NMOS管采用二极管接法，其栅极与其漏级相连，并连接至所述第四PMOS管的漏级，其源级与地相连；所述第五PMOS管采用二极管接法，其栅极与漏级相连，并连接至第四PMOS管的栅极，其源级与电源电压Vdd相连；所述第二NMOS管的栅极与所述第一NMOS管的栅极相连，其漏级连接至所述第五PMOS管的漏级，其源级与所述第一电阻的一端相连；所述第一电阻的另一端与地相连。
可选的，所述电压跟随器包括：第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管以及第五NMOS管；
所述第六PMOS管的源级连接电源电压Vdd；所述第七PMOS管的源级与电源电压Vdd相连，其栅极与漏级相连，并连接至所述第六PMOS管的栅极；
述第三NMOS管的漏级与栅极相连，并连接至所述第六PMOS管的漏极，并向所述电荷泵主体电路输出电压信号VB；所述第四NMOS管的漏级连接至所述第七PMOS管的漏级，其源级与所述第三NMOS管的源级相连，其栅极向所述电荷泵主体电路输出电压信号VA；所述第五NMOS管的栅极连接至所述基准电流产生电路产生的偏置电压信号VM，其漏级连接所述第三NMOS管的源级，其源级接地。
可选的，所述充电电路包括：第八PMOS管、第九PMOS管和第十PMOS管；所述第八PMOS管作为充电电流源，其栅极连接所述基准电流产生电路产生的偏置电压信号VN，其源级连接至电源Vdd；所述第九PMOS管和所述第十PMOS管，作为充电开关，所述第九PMOS管的栅极连接充电控制信号UP的反向逻辑，其源级连接所述第八PMOS管的漏级，其漏级连接所述电压跟随器产生的电压信号VB；所述第十PMOS管的栅极连接充电控制信号UP，其源级连接所述第八PMOS管的漏级，其漏级接至电荷泵的输出节点；
所述放电电路包括：第七NMOS管、第八NMOS管和第六NMOS管；所述第七NMOS管和第八NMOS管作为放电开关，第七NMOS管的栅极连接放电控制信号DN，其漏级与所述第九PMOS管的漏级相连；第八NMOS管的栅极连接放电控制信号DN的反向逻辑，其漏级接至电荷泵的输出节点，其源级连接所述第七NMOS管的源级；第六NMOS管，作为放电电流源，其栅极连接所述基准电流产生电路产生的偏置电压信号VM，其源级接地，其漏级连接所述第七NMOS管的源级。
可选的，用于锁相环电路，其中：所述输出节点作为所述锁相环电路中环路滤波器的输入；所述充电控制信号UP来自于所述锁相环电路中的鉴频鉴相器输出的充电标示信号；所述放电控制信号DN来自于所述锁相环电路中的鉴频鉴相器输出的放电标示信号。
本实用新型中提供的一个或多个技术方案，至少具有如下技术效果或优点：
由于在本实用新型中，电荷泵包括：基准电流源模块、电压跟随器以及电荷泵主体电路；所述基准电流源模块，包括启动电路和基准电流产生电路，所述启动电路用于控制所述基准电流产生电路的启动与关断，所述基准电流产生电路用于产生两路偏置电压信号VN和VM，并输出至所述电荷泵主体电路；所述电压跟随器，与所述电荷泵主体电路相连接，用于为电荷泵主体电路提供两路近似相等的电压信号VA和VB，从而消除电荷分配；所述电荷泵主体电路，用于产生充放电电流，包括充电电路和放电电路，所述充电电路用于利用充电控制信号UP，对输出节点进行充电，所述放电电路用于利用放电控制信号DN，对输出节点进行放电。有效地解决了针对现有技术中存在的，电荷泵充放电电流失配以及电荷共享效应，使得输出电压产生抖动的技术问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其它的附图。
图1为本实用新型背景技术提供的一种电荷泵锁相环的结构示意图；
图2为本实用新型实施例提供的一种电荷泵的结构示意图；
图3为本实用新型实施例提供的一种电荷泵的电路图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型实施例提供了一种电荷泵，请参照图3，该电荷泵包括：基准电流源模块410、电压跟随器420以及电荷泵主体电路430。
其中，基准电流源模块410包括启动电路411和基准电流产生电路412，启动电路411用于控制所述基准电流产生电路的启动与关断，所述基准电流产生电路410用于产生两路偏置电压信号VN和VM，并输出至电荷泵主体电路430。
启动电路411包括：第一PMOS管MP1、第一电容C1、第二PMOS管MP2以及第三PMOS管MP3；所述第一PMOS管MP1源级连接至电源电压Vdd，其漏级连接所述第一电容C1的一端，并与所述第二PMOS管MP2的栅极相连，所述第一电容C1的另一端接地；所述第二PMOS管MP2的源级连接电源电压Vdd；所述第三PMOS管MP3的栅极连接所述第二PMOS管MP2的栅极，其漏级接地。
基准电流产生电路412包括：第四PMOS管MP4、第五PMOS管MP5、第一NMOS管MN1、第二NMOS管MN2以及第一电阻R1；所述第四PMOS管MP4的源级连接电源电压Vdd，其栅级与所述第五PMOS管MP5的栅极、所述第一PMOS管MP1的栅极、所述第三PMOS管MP3的源级相连，其漏级连接所述第二PMOS管MP2的漏级；所述第一NMOS管MN1采用二极管接法，其栅极与其漏级相连，并连接至所述第四PMOS管MP4的漏级，其源级与地相连；所述第五PMOS管MP5采用二极管接法，其栅极与其漏级相连，并连接至第四PMOS管MP4的栅极，其源级与电源电压Vdd相连；所述第二NMOS管MN2的栅极与所述第一NMOS管MN1的栅极相连，其漏级连接至所述第五PMOS管MP5的漏级，其源级与所述第一电阻R1的一端相连；所述第一电阻R1的另一端与地相连。
在具体实施过程中，启动电路用于控制所述基准电流产生电路412的启动与关断。具体而言，当上电时默认所述第一电容C1上的电荷为0，此时，所述第二PMOS管MP2与所述第三PMOS管MP3导通，拉低了N点电位电压，升高了M点电位电压，使得所述第四PMOS管MP4的栅压下降，所述第一NMOS管MN1的栅压升高，基准电流产生电路412进入工作状态，同时所述第一PMOS管MP1的栅压下降，在电源电压Vdd的作用下导通，进而给所述第一电容C1充电，使其上级板电压逐渐升高，当所述第一电容C1充电到电源电压Vdd时，所述第一PMOS管MP1、所述第二PMOS管MP2和所述第三PMOS管MP3断开，启动电路断开。
进一步的，当启动电路411导通后，基准电流产生电路412进入工作状态，产生两路偏置电压信号VN和VM，一一对应输出至所述电荷泵主体电路430中第八PMOS管MP8与第六NMOS管MN6的栅端，提供其导通所需的偏置电压。
在具体实施过程中，仍请参考图3，电压跟随器420包括：第六PMOS管MP6、第七PMOS管MP7、第三NMOS管MN3、第四NMOS管MN4以及第五NMOS管MN5；所述第六PMOS管MP6的源级连接电源电压Vdd；所述第七PMOS管MP7的源级与电源电压Vdd相连，其栅极与漏级相连，并连接至所述第六PMOS管MP6的栅极；所述第三NMOS管MN3的漏级与栅极相连，并连接至所述第六PMOS管MP6的漏极，并向所述电荷泵主体电路430输出电压信号VB；所述第四NMOS管MN4的漏级连接至所述第七PMOS管MP7的漏级，其源级与所述第三NMOS管MN3的源级相连，其栅极向所述电荷泵主体电路430输出电压信号VA；所述第五NMOS管MN5的漏级连接至所述基准电流产生电路412产生的偏置电压信号VM，其源级接地。
电压跟随器420与所述电荷泵主体电路430模块相连接，给电荷泵主体电路430提供两路近似相等的电压信号VA和VB，并输出至所述电荷泵主体电路，从而消除电荷分配。具体而言，电压信号VA用于给电荷泵主体电路中的第十PMOS管MP10以及第八NMOS管MN8提供漏级电压，电压信号VB用于给电荷泵主体电路中的第九PMOS管MP9以及第七NMOS管MN7提供漏级电压，以保证电荷泵主体电路430中的充电电流源Imp与放电电流源Imn在任何工作状态下，均有导流之路，进而保证了节点N1的电压与节点N2的电压相对稳定，从而有效的减小了节点N1、N2与输出电压Vout之间的电荷共享。
进一步地，仍请参考图3，电荷泵主体电路430用于产生充放电电流，包括充电电路和放电电路，充电电路用于利用充电控制信号UP，对输出节点进行充电；放电电路，用于利用放电控制信号DN，对输出节点进行放电。
其中，所述充电电路包括：第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10；所述第八PMOS管MP8作为充电电流源，其栅极连接所述基准电流产生电路412产生的偏置电压信号VN，其源级连接至电源Vdd；所述第九PMOS管MP9和所述第十PMOS管MP10，作为充电开关，所述第九PMOS管MP9的栅极连接充电控制信号UP的反向逻辑，其源级连接所述第八PMOS管MP8的漏级，其漏级连接所述电压跟随器420产生的电压信号VB；所述第十PMOS管MP10的栅极连接充电控制信号UP，其源级连接所述第八PMOS管MP8的漏级，其漏级接至电荷泵的输出节点。
所述放电电路包括：第七NMOS管MN7、第八NMOS管MN8和第六NMOS管MN6；所述第七NMOS管MN7和第八NMOS管MN8作为放电开关，第七NMOS管MN7的栅极连接放电控制信号DN，其漏级与所述第九PMOS管MP9的漏级相连；第八NMOS管MN8的栅极连接放电控制信号DN的反向逻辑，其漏级接至电荷泵的输出节点，其源级连接所述第七NMOS管MN7的源级；第六NMOS管MN6，作为放电电流源，其栅极连接所述基准电流产生电路412产生的偏置电压信号VM，其源级接地，其漏级连接所述第七NMOS管MN7的源级。
需要指出的是，电荷泵主体电路430包括四个差分信号输入端，分别为充电控制信号UP及其反向逻辑放电控制信号DN及其反向逻辑所述充电控制信号UP来自于所述锁相环电路中的鉴频鉴相器输出的充电标示信号，所述放电控制信号DN来自于所述锁相环电路中的鉴频鉴相器输出的放电标示信号；进一步地，电荷泵主体电路430还包括一个信号输出节点，示例性的，如图3所示，该信号输出节点标注为A，输出节点A作为所述锁相环电路中环路滤波器的输入。
电荷泵主体电路430用于利用充电控制信号UP和放电控制信号DN对输出节点充放电进行电压控制，实现对环路滤波器进行充放电。在具体实施过程中，充电电路用于利用充电控制信号UP，对输出节点进行充电；放电电路用于利用放电控制信号DN，对输出节点进行放电。具体而言，请参照图3，当UP信号为低电平、DN信号为高电平时，在充电电路中，所述第十PMOS管MP10导通，所述第九PMOS管MP9关断，在放电电路中，所述第七NMOS管MN7导通，和所述第八NMOS管MN8关断，充电电流源Imp流过所述第十PMOS管MP10支路，对环路滤波器进行充电，输出电压Vout升高。
当UP信号为高电平、DN信号为低电平时，在充电电路中，所述第十PMOS管MP10关断，所述第九PMOS管MP9导通，在放电电路中，所述第七NMOS管MN7关断，和所述第八NMOS管MN8导通，放电电流源Imn流过所述第八NMOS管MN8支路，对环路滤波器进行放电，输出电压Vout降低。
当UP信号和DN信号同时为低电平时，在充电电路中，所述第十PMOS管MP10导通，所述第九PMOS管MP9关断，在放电电路中，所述第七NMOS管MN7关断，和所述第八NMOS管MN8导通，充电电流源Imp流过所述第十PMOS管MP10、所述第八NMOS管MN8以及放电电流源Imn支路，此时，满足关系式Imp＝Iup＝Idn＝Imn，即流过充电支路与流过放电支路的电流相等，故流入环路滤波器的电流为0，即电荷泵充放电电流失配为零，电荷泵输出电压Vout将保持不变。
当UP信号和DN信号同时为高电平时，在充电电路中，所述第十PMOS管MP10关断，所述第九PMOS管MP9导通，在放电电路中，所述第七NMOS管MN7导通，和所述第八NMOS管MN8关断，此时，充电电流源Imp流过所述第九PMOS管MP9、所述第七NMOS管MN7以及放电电流源Imn支路，电荷泵主体电路中的充放电支路断开，电荷泵充放电电流失配为零，电荷泵输出电压Vout将保持不变
可见，一方面，在电荷泵充放电支路导通与关断切换时，无论在哪种工作状态，由于电压跟随器420提供了两路近似相等的电压信号VA和VB，保证了充电电流源与放电电流源均有导流之路，实现充放电电流源始终处于导通状态，避免了第八PMOS管MP8和第六NMOS管MN6在饱和区与截止区之间的切换，也即避免了流过第八PMOS管MP8的电流在0与Imp之间剧烈跳变，保持了节点N1的电压相对稳定性，同时也避免了流过第六NMOS管MN6的电流在0与Imn之间剧烈跳变，保持了节点N2的电压相对稳定性，减小了节点N1、N2与输出节点Vout的之间的电荷共享；另一方面，所述电压跟随器420使得节点N1和N2的电压与电荷泵主体电路430的输出电压Vout近似相等，故节点N1和N2上的杂散电容与环路滤波器之间也不会产生电荷分配现象。从而有效的减小了电荷泵充放电电流失配，避免了电荷分配效应。
尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。
显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
Claims (6)
1.一种电荷泵，其特征在于，包括：基准电流源模块(410)、电压跟随器(420)以及电荷泵主体电路(430)；
所述基准电流源模块(410)包括启动电路(411)和基准电流产生电路(412)，所述启动电路(411)用于控制所述基准电流产生电路(412)的启动与关断，所述基准电流产生电路(412)用于产生两路偏置电压信号VN和VM，并输出至所述电荷泵主体电路(430)；
所述电压跟随器(420)，与所述电荷泵主体电路(430)相连接，用于为电荷泵主体电路提供两路近似相等的电压信号VA和VB，从而消除电荷分配；
所述电荷泵主体电路(430)，用于产生充放电电流，包括充电电路和放电电路，所述充电电路用于利用充电控制信号UP，对输出节点进行充电，所述放电电路用于利用放电控制信号DN，对输出节点进行放电。
2.如权利要求1所述的一种电荷泵，其特征在于，所述启动电路(411)包括：第一PMOS管(MP1)、第一电容(C1)、第二PMOS管(MP2)以及第三PMOS管(MP3)；
所述第一PMOS管(MP1)的源级连接至电源电压Vdd，其漏级连接所述第一电容(C1)的一端，并与所述第二PMOS管(MP2)的栅极相连，所述第一电容(C1)的另一端接地；所述第二PMOS管(MP2)的源级连接电源电压Vdd；所述第三PMOS管(MP3)的栅极连接所述第二PMOS管(MP2)的栅极，其漏级接地。
3.如权利要求2所述的一种电荷泵，其特征在于，所述基准电流产生电路(412)包括：第四PMOS管(MP4)、第五PMOS管(MP5)、第一NMOS管(MN1)、第二NMOS管(MN2)以及第一电阻R1；
所述第四PMOS管(MP4)的源级连接电源电压Vdd，其栅级与所述第一PMOS管(MP1)的栅极、所述第三PMOS管(MP3)的源级相连，其漏级连接所述第二PMOS管(MP2)的漏级；所述第一NMOS管(MN1)采用二极管接法，其栅极与其漏级相连，并连接至所述第四PMOS管(MP4)的漏级，其源级与地相连；所述第五PMOS管(MP5)采用二极管接法，其栅极与漏级相连，并连接至第四PMOS管(MP4)的栅极，其源级与电源电压Vdd相连；所述第二NMOS管(MN2)的栅极与所述第一NMOS管(MN1)的栅极相连，其漏级连接至所述第五PMOS管(MP5)的漏级，其源级与所述第一电阻(R1)的一端相连；所述第一电阻(R1)的另一端与地相连。
4.如权利要求1所述的一种电荷泵，其特征在于，所述电压跟随器(420)包括：第六PMOS管(MP6)、第七PMOS管(MP7)、第三NMOS管(MN3)、第四NMOS管(MN4)以及第五NMOS管(MN5)；
所述第六PMOS管(MP6)的源级连接电源电压Vdd；所述第七PMOS管(MP7)的源级与电源电压Vdd相连，其栅极与漏级相连，并连接至所述第六PMOS管(MP6)的栅极；所述第三NMOS管(MN3)的漏级与栅极相连，并连接至所述第六PMOS管(MP6)的漏极，并向所述电荷泵主体电路(430)输出电压信号VB；所述第四NMOS管(MN4)的漏级连接至所述第七PMOS管(MP7)的漏级，其源级与所述第三NMOS管(MN3)的源级相连，其栅极向所述电荷泵主体电路(430)输出电压信号VA；所述第五NMOS管(MN5)的栅极连接至所述基准电流产生电路(412)产生的偏置电压信号VM，其漏级连接所述第三NMOS管(MN3)的源级，其源级接地。
5.如权利要求1所述的一种电荷泵，其特征在于，所述充电电路包括：第八PMOS管(MP8)、第九PMOS管(MP9)和第十PMOS管(MP10)；
所述第八PMOS管(MP8)作为充电电流源，其栅极连接所述基准电流产生电路(412)产生的偏置电压信号VN，其源级连接至电源Vdd；所述第九PMOS管(MP9)和所述第十PMOS管(MP10)，作为充电开关，所述第九PMOS管(MP9)的栅极连接充电控制信号UP的反向逻辑，其源级连接所述第八PMOS管(MP8)的漏级，其漏级连接所述电压跟随器(420)产生的电压信号VB；所述第十PMOS管(MP10)的栅极连接充电控制信号UP，其源级连接所述第八PMOS管(MP8)的漏级，其漏级接至电荷泵的输出节点；
所述放电电路包括：第七NMOS管(MN7)、第八NMOS管(MN8)和第六NMOS管(MN6)；
所述第七NMOS管(MN7)和第八NMOS管(MN8)作为放电开关，第七NMOS管(MN7)的栅极连接放电控制信号DN，其漏级与所述第九PMOS管(MP9)的漏级相连；第八NMOS管(MN8)的栅极连接放电控制信号DN的反向逻辑，其漏级接至电荷泵的输出节点，其源级连接所述第七NMOS管(MN7)的源级；第六NMOS管(MN6)，作为放电电流源，其栅极连接所述基准电流产生电路(412)产生的偏置电压信号VM，其源级接地，其漏级连接所述第七NMOS管(MN7)的源级。
6.如权利要求1至5任一项所述的一种电荷泵，其特征在于，所述电荷泵用于锁相环电路，其中：
所述输出节点作为所述锁相环电路中环路滤波器的输入；
所述充电控制信号UP来自于所述锁相环电路中的鉴频鉴相器输出的充电标示信号；
所述放电控制信号DN来自于所述锁相环电路中的鉴频鉴相器输出的放电标示信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720165200.1U CN206542391U (zh) | 2017-02-23 | 2017-02-23 | 一种电荷泵 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720165200.1U CN206542391U (zh) | 2017-02-23 | 2017-02-23 | 一种电荷泵 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206542391U true CN206542391U (zh) | 2017-10-03 |
Family
ID=59949059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720165200.1U Active CN206542391U (zh) | 2017-02-23 | 2017-02-23 | 一种电荷泵 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206542391U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109991526A (zh) * | 2017-12-30 | 2019-07-09 | 杭州广立微电子有限公司 | 不同电压偏置下的电容测试方法及其测试芯片、*** |
-
2017
- 2017-02-23 CN CN201720165200.1U patent/CN206542391U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109991526A (zh) * | 2017-12-30 | 2019-07-09 | 杭州广立微电子有限公司 | 不同电压偏置下的电容测试方法及其测试芯片、*** |
| CN109991526B (zh) * | 2017-12-30 | 2024-05-03 | 杭州广立微电子股份有限公司 | 不同电压偏置下的电容测试方法及其测试芯片、*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104993817B (zh) | 一种用于电荷泵锁相环的快速启动电路 | |
| US8258836B2 (en) | Locked loops, bias generators, charge pumps and methods for generating control voltages | |
| CN101309079A (zh) | 一种用于锁相环电路(pll)的电荷泵结构 | |
| CN101895192A (zh) | 一种可解决电荷分配和电流失配问题的电荷泵 | |
| CN104821825A (zh) | 一种宽调谐范围环形压控振荡器 | |
| CN103929174A (zh) | 一种锁相环电路 | |
| CN107896108A (zh) | 用于锁相环的电荷泵电路 | |
| CN206542391U (zh) | 一种电荷泵 | |
| CN101610082B (zh) | 应用于锁相环中的源极开关型电荷泵 | |
| CN114301451A (zh) | 锁相环电路、控制方法、电荷泵及芯片 | |
| Xiangning et al. | CMOS phase frequency detector and charge pump for wireless sensor networks | |
| CN109286369A (zh) | 一种压控振荡器、集成芯片及电子设备 | |
| CN102347762B (zh) | 锁相环电路的锁定检测电路 | |
| CN109547018A (zh) | 一种具有抗辐照功能的多偏置压控振荡器 | |
| CN102739043B (zh) | 电荷泵电路 | |
| CN105119596B (zh) | 基于抗单粒子瞬态辐射效应的锁相环用压控振荡器延时单元 | |
| CN103887966A (zh) | 电荷泵的实现电路 | |
| CN206481287U (zh) | 电荷泵电路和锁相环 | |
| CN108471307A (zh) | 电荷泵电路 | |
| CN104734493B (zh) | 电荷泵 | |
| CN106961273A (zh) | 基于稳态防漏电保护和电流沉控制技术的电荷泵电路 | |
| CN103731102A (zh) | 一种振荡电路 | |
| CN107565961A (zh) | 用于延迟锁相环的单端负反馈电荷泵 | |
| EP0986178A2 (en) | Frequency synthesizer | |
| US6163226A (en) | Current-controlled p-channel transistor-based ring oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 511458 Nansha District, Guangzhou, Guangdong Province, No. 2 Huanshi Avenue South, Software South Building 3003, Guangzhou Nansha Information Technology Park Patentee after: Guangzhou Xinshiwu Technology Co., Ltd. Address before: 511458 Nansha District, Guangzhou, Guangdong Province, No. 2 Huanshi Avenue South, Software South Building 3003, Guangzhou Nansha Information Technology Park Patentee before: Guangzhou World Heritage Mdt InfoTech Ltd |
|
| CP01 | Change in the name or title of a patent holder |