一种电荷泵电路
技术领域
本发明涉电子技术领域,尤其是锁相环使用的电荷泵电路。
背景技术
传统的很多数字信号传输,处理以及数模混合电路都需要精确的时钟信号,锁相环正是一种广泛的用来根据参考时钟产生精准时钟信号的电路,频率合成器以及倍频器以及时钟恢复电路等都是利用锁相环来控制频率的例子。
图1是一个典型的锁相环回路,其中包含了鉴相器101,电荷泵102,环路滤波器104,压控振荡器106以及分频器107。其中鉴相器101用来比较输入参考时钟信号fref和来自分频器107输出时钟信号fb的值,根据两个输入信号之间相位差输出一个上拉信号UP或者下拉信号DN,当fb滞后于参考时钟的相位的时候,鉴相器101输出提高输出频率的脉冲UP,当来自分频器的输出信号fb超前于参考时钟相位时候,鉴相器101输出用于降低输出频率的脉冲DN。并输入到电荷泵电路102,电荷泵102根据鉴相器101输出的上拉和下拉检测信号UP和DN,释放或者积累滤波器电容中的电荷。环路滤波器104把电荷泵的输出脉冲信号转换成直流模拟控制信号输出。最后,压控振荡器106根据模拟控制电压的大小产生出相应的频率的稳定时钟经过分频器107分频后送入鉴相器101的另一个输入端。
鉴相器,电荷泵,环路滤波器和分频器组成的锁相环路中,通过设计分频器的分频倍数,可以得到输入频率相关的任意倍频率。
图2为现有的电荷泵电路,电源VDD连接到pmos管11的源极,pmos管11的漏极连接到恒流源13,nmos管14的漏极连接到恒流源12,nmos管14源极接地。恒流源12和13的交点接lpf。由于pmos管11在节点e存在寄生电容c11,pmos管21的栅极输入脉冲由低变高的时候,e点电位会由滤波器输出电压到电源电压VDD。同样的,对于第二个nmos开关管14开启和关断的时候,f点的电压在零电压和滤波器输出电压之间变化,寄生电容c11和c22将注入电荷,同时电荷被滤波器电容c1共享,而且由于寄生电容c23的存在,脉冲信号up将会耦合到输出端。耦合效应和电荷共享会导致很大的***误差。
虽然可以利用单位增益放大器来固定节点e或者f和输出节点间的电位,但是由于运放的使用会增大版图的面积以及带来不稳定的问题。同时对运放的要求也很高,比如快速响应等。
图3中,采用共源共栅结构的电流镜的恒流源增加了输出电阻,减小了电压波动带来的电流的影响。但是由于寄生电容C1,C2的存在,在开关关断的时候,c1仍然会把节点A充电为VDD,c2会把节点B放电为VSS,电容电荷共享效应依然存在。
发明内容
本发明的目的是提供一种高性能,具有抑制电荷共享效应的低杂散电荷泵电路。
本发明的电荷泵电路,包括输入高摆幅共源共栅电流镜,输出高摆幅共源共栅电流镜,抑制电荷共享电路;其中输出高摆幅共源共栅电流镜中的上拉输出共源共栅电流镜、上拉抑制电荷共享电路、上拉开关管组成上拉电路,上拉电路提供上拉电流提高电荷泵输出电压;下拉输出共源共栅电流镜、下拉抑制电荷共享电路、和下拉开关管共同组成了下拉电路,下拉电路提供下拉电流减小电荷泵输出电压,其中上拉抑制电荷共享电路包括一个第一控制电路,下拉抑制电荷共享电路包括一个第一控制电路。
为了进一步改善性能,该电荷泵电路的上拉抑制电荷共享电路进一步包括一个第二控制电路,下拉抑制电荷共享电路进一步包括一个第二控制电路。
由于输出采用共源共栅电流镜结构,增加了输出电流镜的电阻,减小了输出电压的变化对于电流的影响还隔绝了开关管的噪声对于输出电压的影响,同时抑制了电荷共享效应以及耦合效应。
附图说明
本发明将通过例子并参照附图的方式说明,其中:
图1是一般PLL框图;
图2是传统的电荷泵的电路图;
图3为另一种传统电荷泵电路图;
图4为本发明电荷泵的示意图;
图5为本发明的电荷泵电路在输出电压不同的输出电流波形图
具体实施方式
根据本发明的电荷泵电路包括输入高摆幅共源共栅电流镜,输出高摆幅共源共栅电流镜,抑制电荷共享电路,其中输出高摆幅共源共栅电流镜中的上拉输出共源共栅电流镜以及下拉输出共源共栅电流镜与抑制电荷共享电路、上拉开关管、下拉开关管共同组成了上拉以及下拉电路。上拉电路提供上拉电流提高电荷泵输出电压。下拉电路提供下拉电流减小电荷泵输出电压。输出高摆幅共源共栅电流镜提高输出电阻,更匹配电流且使输出电流对输出电压的敏感度减小到最低。电荷共享抑制电路包括第一控制电路和第二控制电路,都能减小电荷共享效应对电荷泵电路带来的影响。
4是根据本发明原理的第一实施例示意图。包括输入高摆幅共源共栅电流镜55和输出高摆幅共源共栅电流镜54,抑制电荷共享电路113和213。其中上拉电路由mos管101、121、102、108和107组成,下拉电路由mos管222、201、202、208和207组成,上拉电路有一个抑制电荷共享电路的第一控制电路113,下拉电路有一个抑制电荷共享电路的第一控制电路213,电路113由nmos管108和107组成,电路213由pmos管208和207组成。上拉开关管102漏极接由pmos管101和121组成的上拉输出共源共栅电流镜63,上拉开关管102源极接电源。下拉开关管202漏极接由nmos管222和201组成的下拉输出共源共栅电流镜64,下拉开关管202源极接地。pmos管121的源极和nmos管222的漏极一起接输出Vo。
当输入UP脉冲信号都处于高电平,DN脉冲信号都处在低电平的时候,开关mos管102、202均处于截止状态,上下拉电路均被关断,因此没有电流流向低通滤波器。这时,对于上拉输出共源共栅电流镜63即图中的pmos管101与121,由于电路113的作用nmos管107导通,配合nmos管108将pmos开关管102和pmos管101的相交节点D电压拉成低电位。对于下拉输出共源共栅电流镜即图中的nmos管201和222,pmos管208导通,和nmos管207一起将nmos开关管202与nmos管201的交点处E的电位拉到高电位。
当输入up脉冲信号处于低电平的时候,对于上拉电路来说,pmos开关管102导通,此时由108、107组成的电路113截止,D点电位变成电源电压。在pmos开关管102从截止向导通的转换过程中,该管沟道建立所需要的电荷由108截止所放出的电荷来补充,而不会对电流镜输出支路产生影响。同样的,对于下拉电路,nmos开关管202导通,电路213中的pmos管208、207截止,E点电位变到低电位。nmos开关管202从截止向导通转换时建立沟道所需要的电荷由pmos管207截止所放出的电荷来补充,这将大大减小由于寄生电容产生的共享电荷效应所带来的***误差。同时,pmos管207以及nmos管108的使用都会减小上拉脉冲信号和下拉脉冲信号对于节点D和E点的耦合效应。进而减小脉冲信号对偏置电压的影响。从而影响输出电流,使得输出电流的抖动变小,减小PLL输出信号的杂散。
图5为本发明的第二实施例。
为了进一步减小输出杂散,抑制输出电流的抖动,本实施例增加了抑制电荷共享电路的第二控制电路,第二控制电路包括109和209,其中109包括pmos管108和107,209包括nmos管208、207,由nmos管104和105组成的抑制电荷共享电路的第一控制电路104,由pmos管205和206组成的抑制电荷共享电路的第一控制电路204,两个串联的pmos管108和107的栅极分别连接于共源共栅电流镜中101和121的栅极,同时108的源极连接up信号经过两级反向38后的输出。107漏极接地。而级联nmos管208和207的栅极分别连接共源共栅电流镜222和201的栅极,208的漏极接电源vdd,而207的源极接dn信号经过两级反相39后的输出。
当up信号为低电位时候,由pmos管108、107组成的抑制电荷共享第二控制电路109是截止的,当up信号由低变为高时,108、107都导通抵消掉E点的变化对上拉输出共源共栅电流镜63中两个pmos管101和121栅极上偏置电压的耦合效应。同样的,对于由nmos管207、208所组成的抑制电荷共享第二控制电路209,当dn信号为高电位的时候是截止的,当dn信号由高变低时,两个nmos管207和208均导通抵消D点的变化对于共源共栅电流镜201中两个nmos管201和222栅极上的偏置电压的耦合效应。
如上所讲:本发明在使用器件数较少的情况下,输出采用共源共栅电流镜结构,如图4中的54以及图5中的511,增加了输出电流镜的电阻,减小了输出电压的变化对于电流的影响还隔绝了开关管的噪声对于输出电压的影响,同时抑制了电荷共享效应以及耦合效应。
本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合,以及披露的任一新的方法或过程的步骤或任何新的组合。
尽管本发明结合优选实施例方式进行描述,但本领域技术人员应当理解,在不背离本法的精神和范围的前提下,可以通过使用已知的等同方式对本发明进行改变。前面对优选实施方式的描述应当认为是示例性描述而不是限制本发明的范围,本发明的范围由所附的权利要求书限定。