CN107534436A - 用于在集成电路中实施充电/放电开关的电路和方法 - Google Patents

用于在集成电路中实施充电/放电开关的电路和方法 Download PDF

Info

Publication number
CN107534436A
CN107534436A CN201680023583.7A CN201680023583A CN107534436A CN 107534436 A CN107534436 A CN 107534436A CN 201680023583 A CN201680023583 A CN 201680023583A CN 107534436 A CN107534436 A CN 107534436A
Authority
CN
China
Prior art keywords
discharge
path
charge
transistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680023583.7A
Other languages
English (en)
Other versions
CN107534436B (zh
Inventor
I·C·西卡尔
J·K·詹宁斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN107534436A publication Critical patent/CN107534436A/zh
Application granted granted Critical
Publication of CN107534436B publication Critical patent/CN107534436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

描述了一种用于在集成电路中实施充电/放电开关的电路。该电路包括被耦接到第一节点(204)电源偏置路径(203)，电源偏置路径向第一节点提供充电偏置电流；被连接在第一节点和电容(202)的第一端(202)之间的充电晶体管(206)；被耦接在第一节点和接地电位(GND)之间的充电开关(250)，充电开关使能电容通过第一节点充电；被连接在电容第一端和第二节点之间的放电晶体管(231)；被耦接在第二节点(236)和参考电压之间的放电开关(270)，放电开关使能电容通过第二节点放电；以及被耦接在第二节点和接地电位的接地偏置路径(232)，接地偏置路径向第二节点提供放电偏置电流。同时还描述了一种在集成电路中实施充电/放电开关的电路的方法。

Description

用于在集成电路中实施充电/放电开关的电路和方法
技术领域
本发明主要涉及集成电路装置，特别涉及用于在集成电路装置中实施充电/放电开关的电路和方法。
背景技术
电容器在包括集成电路装置在内的许多电子装置中都是重要的元件。电容器的许多应用要求对电容器进行充电和放电。然而充电和放电会导致在电路中出现问题。使能电容器的充电和放电的传统电路依赖于接收/源器件(sink/source device)(例如偏置晶体管)来控制流向电容器或从电容器流出的电流量。开关通过决定电流的充电和放电信号而被数字化控制。
传统电路已经使用充电和放电路径来对电容器进行充电和放电，路径包括偏置器件来控制电流的大小，共源共栅器件(cascode device)来提供良好的电源抑制和增益，以及开关来执行该切换。由于偏置器件是通过该方案的切换而被截止和导通的，在此转换过程中会产生大的毛刺(glitch)。一些传统的电路在充电和放电路径上并联了匹配的虚设路径(dummy path)，以在不改变偏置器件状态的情况下在“截止”状态下分流电流，从而减少毛刺。然而，当充电模式切换到放电模式时，仍可能存在与开关的寄生电容相关的电荷被注入到电容器的端节点，反之亦然。电荷注入取决于开关尺寸的大小，而开关尺寸的大小则反过来决定了电容器的端节点引起的毛刺大小。虽然把这些开关器件的尺寸做小可以减少毛刺的大小，但这样对尺寸的减小是以损失偏置和共源共栅器件的裕度(headroom)为代价的，这是因为开关的电阻增加了，从而它们在***中需要更多的电压降。随着晶体管尺寸的不断减小，电压供应水平的进一步下降，共源共栅器件随着电压裕度的减小而变的越来越难以实施。
因此，用于在集成电路中实施充电/放电开关的改进的电路和方法是有好处的。
发明内容
描述了一种用于在集成电路中实施充电/放电开关的电路。该电路包括被耦接到第一节点的电源偏置路径，其中该电源偏置路径向第一节点提供充电偏置电流；被连接在第一节点和电容器的第一端之间的充电晶体管；被耦接在第一节点和接地电位之间的充电开关，其中该充电开关通过第一节点使能对电容器进行充电；被连接在电容器的第一端和第二节点之间的放电晶体管；被耦接在第二节点和参考电压之间的放电开关，其中放电开关通过第二节点使能对电容器进行放电；以及被耦接在第二节点和接地之间的接地偏置路径，其中接地偏置路径向第二节点提供放电电流。
根据另一个实施方案，用于在集成电路中实施充电/放电开关的电路包括电容器；充电电路，该充电电路包括：被耦接到第一节点的电源偏置路径，其中该电源偏置路径向第一节点提供充电偏置电流；被连接在第一节点和电容器的第一端之间的充电晶体管；被耦接在第一节点和接地电位之间的充电开关；以及放电电路，该放电电路包括：被连接在电容器的第一端和第二节点之间的放电晶体管；被耦接在第二节点和参考电压之间的放电开关，其中该放电开关通过第二节点使能对电容器进行放电；以及被耦接在第二节点和接地之间的接地偏置路径，其中该接地偏置路径向第二节点提供放电偏置电流；其中，充电电路和放电电路使能在充电模式和放电模式实现该电路，并且通过晶体管的放电路径在通过充电晶体管的充电路径被截止之前被导通。
还描述了一种在集成电路中实施充电/放电开关的方法，该方法包括提供用于对电容器进行充电的充电路径；提供与该充电路径相分离的充电开关，以通过充电路径使能对电容器进行充电；提供用于对电容器进行放电的放电路径；以及提供与所述放电路径相分离的放电开关，以通过所述放电路径使能对电容器进行放电。
其他特征将通过如下附图的详细描述和权利要求中来确认。
附图说明
图1是具有基于电容器的电路的集成电路的框图；
图2是用于在集成电路中实施充电/放电开关的电路的框图；
图3示出了图2中充电/放电开关的充电操作；
图4示出了图2中充电/放电开关的放电操作；
图5是示出了在集成电路中实施充电/放电开关的方法的流程图；
图6是示出了另一种在集成电路中实施充电/放电开关的方法的流程图；
图7是示出了集成电路中的充电/放电开关的操作方法的流程图；
图8是实施了充电/放电开关的锁相环的框图；
图9是实施了图2中实施充电/放电开关的电流输出数模转换器(DAC)的框图；
图10是实施了图2中实施充电/放电开关的驰张振荡器(relaxation oscillator)的框图；以及
图11是示出了图10中弛张振荡器的操作的时序图。
具体实施方式
描述了在集成电路中实施充电/放电开关的电路和方法。充电/放电开关被实施在具有一个或多个可以被充电或放电的电容器的电路中，例如锁相环(PLL)的环路滤波器(loop filter)、电流输出数模转换电路(DAC)或弛张振荡器。所述电路和方法消除了在充电和放电模式切换过程中在电容器采样节点引起的固有毛刺，并且提高了模拟性能。
更特别地，为了减少在电容器节点的毛刺并保证足够的电压裕度，开关从充电路径中的主电流路径中被移除了，而仅仅出现在充电/放电电路的虚设路径中。通过从主电流路径中移除开关器件，将有可能确保偏置器件不需要要求额外的电压裕度约束(headroomconstraint)，并将充电注入效应从电容器的节点消除。因此，所有的开关都被置于与充电或放电相关联的虚设侧上，从而毛刺被移到距离电容器敏感节点的一个晶体管之外。因此开关可以用全摆信号(full swing signal)驱动，这样就允许使用更小尺寸的晶体管，从而减少电荷注入。也就是说，当虚设开关闭合时，虚设路径为电流提供较低电阻路径，从而影响切换，并且充电或放电路径的虚设共源共栅始终处于最大程度的导通状态。这种方法的优点是***的电压裕度不依赖于开关并且***中产生的毛刺从电容器的节点被移走。此外，通过实施一晶体管，该晶体管不仅在电流流动时执行共源共栅功能，而且在关断电流路径时执行切换功能，节省了电压裕度并提高了开关的质量。
虽然说明书中包含了定义了被认为是新颖的本发明的一个或多个实施例的特征的权利要求，但应当相信电路和方法可以通过与附图相结合的描述来被更好的理解。虽然各种电路和方法被公开，但需要被理解的是，电路和方法仅仅是本发明布局的示例，其可以以各种形式实现。因此，在本说明书中公开的特定的结构和功能细节不应被视为限制，但仅仅作为一种权利要求的基础和作为一种用于教导本领域技术人员在任何适当的具体结构中多样地采用发明的布局的具有代表性的基础。此外，此处使用的术语和短语并无限制之意，而是提供关于电路和方法的可理解的描述。
首先看图1，示出了具有基于电容器的电路的集成电路101的框图。特别地，输入/输出端口102被耦接到与基于电容器的电路106相连接的控制电路104，举例而言，控制电路106可以具有锁相环电路108，驰张振荡器110和电流输出DAC电路112。后文参照图2，更详细地描述了用于实施充电/放电开关的电路和方法，并且参照图8-10，更详细地描述了锁相环电路108、驰张振荡器110和电流输出DAC电路112中充电/放电开关的应用。控制电路104同样可以被耦接到其它电路114和存储器116。在下文所更详细描述的电路和方法可以被实施在单块集成电路裸片中，或是被实施在多芯片的模块中。
现在看图2，示出了用于在集成电路中实施充电/放电开关的电路的框图。用于实施充电/放电开关的电路201被耦接到电容器202并使能对该电容器进行充电和放电。如下文所更详细描述的，使能在电路201的充电和放电模式之间切换操作并不需要在电路的充电或放电路径中晶体管，而是通过在虚设路径中实施能够使能在充电和放电模式之间切换的开关晶体管来实现的。尽管虚设路径保证了偏置电流永远流通并使得偏置器件的节点不变(constant)从而减少毛刺，但是依然可以通过操作虚设路径来有效地控制切换。
电源偏置路径203被耦接到节点204，并且在充电模式中，使能通过在节点204和节点208之间耦接的晶体管206向电容器202提供电流。换言之，用于在充电和放电模式之间进行切换的晶体管位于与充电和放电路径相分离的虚设路径中。可以通过实施下述器件而实施充电/放电开关：被耦接到第一节点的电源偏置路径，其中该电源偏置路径向第一节点提供了充电偏置电流；在第一节点和电容器第一端之间连接的充电晶体管；以及在第一端和接地电位之间耦接的充电开关，其中该充电开关通过第一节点使能对电容器进行充电。对于放电模式，可以通过实施以下器件而实施充电/放电开关：在电容器第一端和第二节点之间连接的放电晶体管；在第二节点和参考电压之间耦接的放电开关，其中该放电开关通过第二节点使能对电容器进行放电；以及在第二节点和接地之间耦接的接地偏置路径，其中该接地偏置路径向第二节点提供放电偏置电流。电容器202被耦接在节点208和接地(GND)电位之间，其中电容器202的第一端212被耦接到节点208，第二端214被耦接到接地。晶体管206和电源偏置路径203是在充电模式中对电容器进行充电的充电路径的一部分。
电源偏置路径203包括P沟道晶体管218，该P沟道晶体管具有被耦接到图中示为VCC的电源参考电压的源极220和被耦接到节点204的漏极222，并向电容器提供了充电偏置电流。电源偏置电压VPbias被耦接到栅极224。电源偏置电压通常是一个固定值，如下文所更详细描述地，其被用于驱动电流在充电模式中流经充电路径或是在放电模式中流经虚设路径。晶体管206是P沟道共源共栅晶体管，其具有被耦接到节点204的源极206和被耦接到节点208的漏极228。栅极230被耦接以接收控制电压VPcasc从而通常保持导通，并使得电流能够在充电模式中对电容器202进行充电，而在放电模式中汲取较少的电流，其中电流通过虚设放电路径被驱向接地。举例而言，当启动放电模式时，通常只有漏电流会流经晶体管206。
用于电容器202的放电路径同样通过从节点208经过晶体管231到接地的路径来提供，放电路径包括共源共栅N沟道晶体管和向第二节点提供放电偏置电流的接地偏置路径232。晶体管231包括被耦接到节点208的漏极233和被耦接到接地偏置路径232的节点236的源极234。晶体管231的栅极238受控制电压VNcasc控制。接地偏置路径232包括具有晶体管240，其具有被耦接到节点236的漏极242和被耦接到接地的源极246。接地偏置电压VNbias被耦接到栅极246。VNcasc信号是固定值，其中晶体管231基本保持导通，不过可能会在充电模式中汲取少许电流，在充电模式中，电流被驱动流经由放电虚设路径提供的接地偏置路径。接地偏置电压VNbias通常是固定值，如下文所更详细描述地，其被用于驱动电流流经放电路径或是放电虚设路径。
除了此处描述的用于对电容器202进行充电或放电的路径，同样还提供了用于在放电模式中从充电路径转移电荷以及在充电模式中从放电路径转移电荷的虚设路径。更加特别地，在放电模式中，来自电源偏置路径203的电流通过具有充电开关250的虚设路径而被转移。充电开关250包括与第二晶体管254串联耦接的第一晶体管252，图中被示为P沟道晶体管。如下文所将更详细描述的，晶体管252和254比共源共栅晶体管206更小(即具有更小的栅极宽度)以减小切换过程中在电容器的节点处产生的毛刺。晶体管206不仅工作为共源共栅晶体管，而且起到开关的作用，其中晶体管206源极的电压受充电开关250的控制，以使能或禁用通过晶体管206的充电路径。也就是说，开关250控制着晶体管206源极的电压以使得晶体管206导通或截止。第一晶体管252包括被耦接到节点204的源极256，其栅极258被耦接以接收接地信号，因此晶体管252一直保持导通。尽管晶体管252是可选的，然而晶体管252的优势在于它使能了对流经充电开关250的电流进行有效的切换。晶体管252的漏极260被耦接到晶体管254的源极262，栅极264处的充电信号控制了晶体管254并通过晶体管254的漏极266提供了通向接地点(GND)的路径。当开关250的晶体管252和254导通时，第一节点204的电压在放电模式时被拉低以截止晶体管206。虽然实施相比晶体管206而言更小的晶体管252和254能够减少电容器的毛刺，但是较小的晶体管具有较小的切换能力，因为晶体管的驱动强度由晶体管的尺寸乘以栅源电压(Vgs)和晶体管阈值电压(Vt)的差值的平方来确定。然而，晶体管252和254的较大的Vgs补偿了其较小的尺寸，使其能够压过较大的充电晶体管206并在放电过程中将节点204的电压拉低。
在图3所示的充电模式中，被耦接到晶体管254的栅极的高电平充电信号会使晶体管截止，消除了电流流经开关250的路径，并且因此驱动由源极偏置电流路径203提供的电流通过晶体管206以对电容器202进行充电(图中示为由交替的点和破折线指示的路径)。从图3中可以看到，用于使能对电容器202进行充电的晶体管(开启通向电容器的电流路径)并不是被提供于有电流流经以向充电器充电的路径中。也就是说，在充电模式中接收高电平充电信号的晶体管254切断了通过充电开关250的电流路径，从而使能电流流经晶体管206以对电容器充电。由于充电路径中的晶体管206已经导通，任何由于导通晶体管以使能对晶体管充电而在节点208处产生的毛刺都被消除了。也就是说，晶体管254(负责使能对电容器进行充电)是充电开关250的一部分，但不在包括了电源偏置路径203和晶体管206的充电路径中。因此由晶体管的切换而导致的充电模式和放电模式之间发生改变从而产生的毛刺不会对节点208产生影响。因此，充电路径是通过切断分离路径以使得电流流经充电路径，而不是通过导通充电路径的晶体管来使能通向节点208的充电路径来使能的。
为了防止在充电模式中，电容通过晶体管231和240而被放电，具有放电开关270的虚设放电路径提供了被接地偏置路径232汲取的电流。更加特别地，高电平充电信号(使能充电模式)会使晶体管272导通，并为电流提供了通过晶体管274流经接地偏置路径232的路径(图3中用交替的破折线和双点示出)。虽然晶体管274是可选的，然而晶体管274的优势在于它使能了对流经充电开关270的电流进行更有效地切换。也就是说，晶体管272的漏极被耦接到参考电压VCC，源极278被耦接到晶体管274，并且该晶体管的栅极280被耦接以接收充电信号。晶体管272的源极270还被耦接到晶体管274的漏极282，晶体管274还具有被耦接到接地偏置路径232的源极284和被耦接到参考电压Vcc的栅极256。因此，电流不会从电容器202被汲取而阻止电容在充电模式中被充电。也就是说，虚设路径的放电开关270将晶体管231的源极234拉到足够高以使晶体管231截止。晶体管272和274可以比晶体管231更小(即具有更小的栅极宽度)以减小在切换过程中在电容器202上产生的毛刺。因此，晶体管231不仅工作为共源共栅晶体管，同时还工作为开关，其中晶体管231的源极234受放电开关270的控制以使能或禁用通过晶体管231的放电路径。也就是说，放电开关270使得节点236被拉高以在充电过程中截止晶体管231。还需要注意的是，对晶体管的用以防止电容器202在充电模式中放电的切换(即对晶体管272的切换)同样是与放电路径(也就是具有晶体管231和晶体管240的路径)相分离的。因此，任何对晶体管272的用以防止电容器在充电模式中放电的切换操作都不会在节点208处产生任何毛刺。较小的晶体管272和274上的较大的Vgs补偿了它们的较小的尺寸，使得它们能够在充电过程中，压过较大的放电晶体管231并将节点236拉高。
图4中示出了用于实施图2中充电/放电开关的电路的放电操作。在放电模式中，接地信号是低电位，使得晶体管254导通并且提供了从电源偏置电压203通过充电开关250到接地的路径(图中通过具有交替的破折线和点的线示出)。因此，较少的电流会流经晶体管206来对电容器充电。低电位的充电信号还关断晶体管272，并通过晶体管231和240为电容器使能放电路径(图中通过具有交替的破折线和双点的线示出)。也就是说，充电开关250将晶体管206的源极226拉到足够低以截止晶体管206。更特别地，由于晶体管252和254比晶体管206更小，节点204处的电压在放电过程中会被拉到足够低以截止晶体管206。与充电模式类似地，在放电模式中被切换以使能通过晶体管231的电流路径的晶体管272并不在该电流路径中，因此不会在节点208产生毛刺。因此，在虚设路径中实施的开关250和270在对用于电容器的充电/放电电路进行切换的过程中为电容器有利地提供了电流以减少或消除毛刺，并使能了对充电/放电开关的切换操作，从而取代了充电和放电路径中专门的晶体管。
现在看图5，流程图示出了在集成电路中实施充电/放电开关的方法。特别地，框502中提供了用于为电容器充电的充电路径。举例来说，充电路径可以包括晶体管218和晶体管206。框504中提供了诸如与充电路径相分离的充电开关250这样的充电开关，以使能通过充电路径对电容器进行充电。框506中提供了放电路径用于对电容器进行放电，举例而言，该放电路径可以包括晶体管240和晶体管231。框508中提供了诸如与放电路径相分离的放电开关270这样的放电开关，以使能通过放电路径对电容器进行放电。充电路径和充电开关、放电路径和放电开关可以如图1-4所描述的那样被实施。进一步地，充电路径和充电开关可以根据图6中框602-606被实施，放电路径和放电开关可以根据框608-612被实施。
因此，通过将专用的切换晶体管从用于充电和放电的主路径中移除能够显著地减小毛刺。这是通过使能充电和放电路径中的单个晶体管使其既可以在电流被切换流向主路径时工作为共源共栅晶体管，也可以工作为开关晶体管来实现的。也就是说，除了在充电(为晶体管206)或是放电(为晶体管231)过程中提供共源共栅操作之外，当通过控制充电路径中的晶体管的源极以使电流被切换流向虚设路径时，该晶体管表现的像“断开的”开关。虚设路径中的器件的配置，之后被改进以重在使得这种切换与共源共栅器件联合工作。虚设路径中的从信号路径中被移走的开关器件的尺寸和位置，使得信号路径中的毛刺大大减小。相较于传统的电路中的包括开关晶体管在内的3个器件，现在的信号路径中只有2个器件(例如偏置晶体管和共源共栅晶体管)，因此现在电压裕度只需要满足2个器件，从而提升了精确性。
现在看图6，流程图示出了另一种在集成电路中实施充电/放电开关的方法。特别地，在框602中，电源偏置路径被耦接到第一节点，其中电源偏置电压向第一节点提供了偏置电流。框604中，充电晶体管被连接在第一节点和电容器的第一端之间。框606中，充电开关被耦接到第一节点。因此，任何在电容器节点处产生的毛刺都可以通过在分离的路径中放置使能对电容器进行充电的开关而不是放置提供电流以对电容器进行充电的晶体管来减少。
在框608中，放电晶体管被耦接到电容器的第一端和第二节点。在框610中，放电开关被耦接到第二节点。在框612中，接地偏置路径被耦接在第二节点和接地之间，其中接地偏置路径使能了对电容器进行放电。如同对电容器充电一样，任何在电容器节点产生的毛刺都可以通过在分离的路径中放置使能对电容器进行放电的开关而不是放置汲取电流以对电容器进行放电的晶体管来减少。
现在看图7，流程图示出了在集成电路中操作充电/放电开关的方法。框702中实施了使能对电容器进行充电和放电的电路。举例而言，使能对电容器进行充电和放电的电路可以根据图1和图2来实施。框704中，充电信号被耦接到与保持导通的第二晶体管串联的充电开关的第一晶体管，充电信号切断了从第一节点到接地之间的路径以使能对电容器进行充电。框706中，放电信号被耦接到与保持导通的第四晶体管串联的第三晶体管，放电信号切断了从第二节点到参考电压之间的路径以使能对电容器进行放电。举例而言，在框708中，将与充电信号不同的，分离的放电信号耦接到放电开关，而不是施加充电信号以耦接到充电开关和放电开关，其中，在第一控制信号使能充电开关被闭合之前(即通过充电路径使能对电容器进行充电)，放电信号使能放电开关被关断(即通过放电路径来使能对电容器进行放电)。在框710中，在充电模式操作和放电模式操作之间提供了重合的时间，其中，在通过充电晶体管的充电路径被切断之前，通过放电晶体管的放电路径已经导通了。
图5-7的方法中的多种不同的元件能够通过使用如图1-4所描述的电路或者其他合适的电路来实施。虽然描述了方法中特定的元件，但需要理解的是，方法中的其他元件或是与列举在图5-7中的元件相关的其他细节，都可以根据图1-4和8-10中公开的内容而被实施。
现在看图8，框图中示出了实施充电/放电开关的锁相环(PLL)800。PLL 800以基于电荷泵(charge pump)的PLL为例，这是一种通过解耦各种设计参数(诸如环路带宽、阻尼系数和锁相范围等)从而有助于灵活的设计折中的PLL设计实施方案。锁相环800包括接收参考信号Fref和反馈信号Ffeedback的相位/频率检测器802以及被耦接到产生输出信号Fout的谐振器(resonator)电路812的环路滤波器804(具有将电阻器806和电容器808串联之后再与电容器810并联的布局结构)。谐振器电路812包括振荡器电路814和温度补偿电路816，所述温度补偿电路的输出被耦接到分频器(frequency divider)818。电路201通过选择性地将充电电流施加到电容器和使能对电容器进行放电，来如上文所述那样使能对电容器进行充电和放电。通过实施电路201来使能对电容器808进行充电和放电，PLL能够获得提升的性能。
现在看图9，示出了实施图2中充电/放电开关的电流输出数模转换器(DAC)900的框图。多个电流级，其中每个电流级都包括被耦接在电源电压(Vsupply)和电路201之间的电流源902，使能了对电流源902的切换以调整用于给与电阻器906并联耦接的电容器904充电的Iout电流。通过实施电路201以使能对电容器906进行充电和放电来实施电流输出DAC，从而能够提升DAC的性能。
现在看图10，示出了实施图2中充电/放电开关的驰张振荡器1000的框图。特别地，驰张振荡器1000包括第一电流源1002和第二电流源1004，其中第一电流源1002受第一开关1006控制，第二电流源1004受第二开关1008控制。第一和第二开关控制了电容器1010的充电和放电，其中电流源1002和1004以及开关1006和1008可以通过电路201来实施，以实施被耦接到电容器的充电/放电开关。电容器的一端被耦接到第一比较器1012和第二比较器1014的输入。更特别地，电容器1010被耦接到第一比较器1012的正极输入1016，第一参考电压(Vrefhi)被耦接到负极输入1018。电容器1010还被耦接到第二比较器1014的负极输入1020，第二参考电压(Vreflo)被耦接到正极输入1022。第一输出1024和第二输出1026被耦接到锁存了比较器输出的逻辑电路1028，其中输出1030被耦接以控制第一开关1006，并且输出1032被耦接以控制第二开关1008。也就是说，随着电容器上的电荷增加并且其电压等于参考电压Vrefhi，输出1030处产生的信号被用于闭合开关1006从而停止对电容器的充电，输出1032产生的信号被用于关断开关1008以开始放电。如上文所述的，开关1008可以在开关1004被闭合之前先被关断以开始放电。类似地，当电容器上的电荷减少并且其电压等于参考电压Vreflo时，输出1030产生的信号被用于关断开关1004，输出1032产生的信号被用于闭合开关1008并使能对电容器进行充电。
驰张振荡器基于通过恒定电流源对电容器进行充电和放电。如与图10中电路相关联的图11中的时序图所示，电流源1002和1004被接通和断开以使能对电容器1010进行充电和放电，从而使能逻辑电路1028在输出1030处产生方波，其中：
tosc＝2*tc+4*td；
tc＝C*dV/Iref；
dV＝Vrefhi–Vreflo；以及
td＝tcomparator+tlatch+tswitches.
通过消除任何由于对使能电容器充电和放电的开关进行切换而产生的毛刺可以改善弛张振荡器的工作。
以下是另外一些实施例。
在一个实施例中，提供了用于在集成电路中实施充电/放电开关的电路。该电路可以包括：被耦接到第一节点的电源偏置路径，其中该电源偏置路径向第一节点提供了充电偏置电流；被连接在第一节点和电容器的第一端之间的充电晶体管；被耦接在第一节点和接地电位之间的充电开关，其中该充电开关通过第一节点使能对电容器进行充电；被连接在电容器的第一端和第二节点之间的放电晶体管；被耦接在第二节点和参考电压之间的放电开关，其中该放电开关通过第二节点使能对电容器进行放电；被耦接在第二节点和接地之间的接地偏置路径，其中接地偏置路径向第二节点提供放电偏置路径。
在一些这样的电路中，充电开关可以被提供在电流路径中，该电流路径可以与使能对电容器进行充电的路径相分离。
在一些这样的电路中，充电开关可以包括第一晶体管，该第一晶体管被耦接以接收充电信号，所述充电信号用于禁用从第一节点到接地电位的路径并使能对电容器进行充电。
在一些这样的电路中，充电开关可以包括第二晶体管，该第二晶体管与第一晶体管串联耦接并保持导通。
在一些这样的电路中，放电开关可以被提供在电流路径中，该电流路径可以与使能对电容器进行放电的路径相分离。
在一些这样的电路中，放电开关可以包括第一晶体管，该第一晶体管被耦接以接收放电信号，所述放电信号用于禁用从第二节点到电源电压的路径并使能对电容器进行放电。
在一些这样的电路中，放电开关可以包括第二晶体管，该第二晶体管与第一晶体管串联耦接并保持导通。
在另一个实施例中，提供了用于在集成电路中实施充电/放电开关的电路。该电路可以包括：电容器；充电电路，该充电电路包括：被耦接到第一节点的电源偏置路径，其中该电源偏置路径可以向第一节点提供充电偏置电流；被连接在第一节点和电容器第一端之间的充电晶体管；以及被耦接在第一节点和接地电位之间的充电开关，其中充电开关可以通过第一节点使能对电容器进行充电；以及放电电路，该放电电路可以包括：被连接在电容器第一端和第二节点之间的放电晶体管；被耦接在第二节点和参考电压之间的放电开关，其中该放电开关通过第二节点使能了对电容器进行放电；以及被耦接在第二节点和接地之间的接地偏置路径，其中该接地偏置路径可以向第二节点提供放电偏置电流；其中充电电路和放电电路使能了对电路实施充电模式和放电模式，通过晶体管的放电路径可以在通过充电晶体管的充电路径被切断之前被接通，以使能放电模式。
在一些这样的电路中，充电开关可以被提供在电流路径中，该电流路径可以与使能对电容器进行充电的充电路径相分离。
在一些这样的电路中，充电开关可以包括被耦接以接收充电信号的第一晶体管，和与第一晶体管串联耦接并保持导通的第二晶体管，该充电信号禁用从第一节点到接地之间的路径以使能对电容器进行充电。
在一些这样的电路中，放电开关可以被提供在电流路径中，该电流路径可以与使能对电容器进行放电的放电路径相分离。
在一些这样的电路中，放电开关可以包括被耦接以接收放电信号的第一晶体管，和与第一晶体管串联耦接并保持导通的第二晶体管，该放电信号禁用从第二节点到电源电压之间的路径并使能对电容器进行放电。
在一些这样的电路中，电容器可以被实施在基于电容器的电路中，该电路可以是PLL电路、弛缓振荡器电路或DAC电路。
在另一个实施例中，提供了在集成电路中实施充电/放电开关的方法。这样的在集成电路中实施充电/放电开关的方法可包括：提供用于为电容器充电的充电路径；提供与充电路径相分离的充电开关，以通过充电路径使能对电容器进行充电；提供用于为电容器放电的放电路径；以及提供与放电路径相分离的放电开关，以通过放电路径使能对电容器进行放电。
在一些这样的方法中，提供充电开关可以包括：在放电模式中提供电流路径，该电流路径可以与在充电模式中使能对电容器进行充电的充电路径相分离。
一些这样的方法可以进一步包括将充电信号耦接到充电开关中被串联耦接到保持导通的第二晶体管的第一晶体管，充电信号禁用从充电路径到接地的路径以通过充电路径使能对电容器进行充电。
在一些这样的方法中，提供放电开关可以包括：通过放电开关提供电流路径，该电流路径可以与使能对电容器进行放电的放电路径相分离。
一些这样的方法可以进一步包括将放电信号耦接到放电开关中与保持导通的第二晶体管串联耦接的第一晶体管，放电信号关断从放电路径到参考电压的路径并通过放电路径使能对电容器进行放电。
一些这样的方法可以进一步包括将充电信号耦接到充电开关并将放电信号耦接到放电开关，其中在充电信号使能充电开关关断之前，放电信号使能放电开关闭合。
一些这样的方法可以进一步包括在充电模式的操作和放电模式的操作之间提供重合时间，其中通过放电晶体管的放电路径可以在通过充电晶体管的充电路径被切断之前被接通。
因此，应当被理解的是，文中描述了用于在集成电路中实施充电/放电开关的新电路和新方法。对于本领域的技术人员来说，应当被理解的是，将会看到存在结合本文所公开发明的众多可选方案和备选方案。本发明不应当受前述实施方案的限制，而仅仅受限制于所附权利要求。

Claims (14)

1.一种用于在集成电路中实施充电/放电开关的电路，其特征在于，所述电路包括:
被耦接到第一节点的电源偏置路径，其中所述电源偏置路径向所述第一节点提供充电偏置电流；
被连接在所述第一节点和电容器的第一端之间的充电晶体管；
被耦接在所述第一节点和接地电位之间的充电开关，其中所述充电开关通过所述第一节点使能对所述电容器进行充电；
被连接在所述电容器的第一端和第二节点之间的放电晶体管；
被耦接在所述第二节点和参考电压之间的放电开关，其中所述放电开关通过所述第二节点使能对所述电容器进行放电；以及
被耦接在所述第二节点和接地之间的接地偏置路径，其中所述接地偏置路径向所述第二节点提供放电偏置电流。
2.根据权利要求1所述的电路，其特征在于，所述充电开关被提供在电流路径中，所述电路路径与使能对所述电容器进行充电的充电路径相分离。
3.根据权利要求1或权利要求2所述的电路，其特征在于，所述充电开关包括第一晶体管，所述第一晶体管被耦接以接收充电信号，所述充电信号用于禁用从所述第一节点到所述接地电位的路径并使能对所述电容器进行充电。
4.根据权利要求1-3中任意一项所述的电路，其特征在于，所述充电开关包括第二晶体管，所述第二晶体管与所述第一晶体管串联耦接并保持导通。
5.根据权利要求1-4中任意一项所述的电路，其特征在于，所述放电开关被提供在电流路径中，所述电流路径与使能对所述电容器进行放电的路径相分离。
6.根据权利要求1-5中的任意一项所述的电路，其特征在于，所述放电开关包括第一晶体管，所述第一晶体管被耦接以接收放电信号，所述放电信号用于禁用从所述第二节点到电源电压的路径并使能对所述电容器进行放电。
7.根据权利要求6所述的电路，其特征在于，所述放电开关包括第二晶体管，所述第二晶体管与所述第一晶体管串联耦接并保持导通。
8.一种在集成电路中实施充电/放电开关的方法，所述方法包括：
提供用于对电容器进行充电的充电路径；
提供与所述充电路径相分离的充电开关，以通过所述充电路径使能对所述电容器进行充电；
提供用于对电容器进行放电的放电路径；以及
提供与所述放电路径相分离的放电开关，以通过所述放电路径使能对所述电容器进行放电。
9.根据权利要求8所述的方法，其特征在于，提供充电开关包括在放电模式中提供电流路径，所述电流路径与在充电模式中使能对所述电容器进行充电的所述充电路径相分离。
10.根据权利要求8或权利要求9所述的方法，其特征在于，所述方法还包括将充电信号耦接到所述充电开关的第一晶体管，所述第一晶体管与保持导通的第二晶体管串联耦接，所述充电信号禁用从所述充电路径到接地的路径，从而通过所述充电路径使能对所述电容器进行充电。
11.根据权利要求8-10中任意一项所述的方法，其特征在于，提供放电开关包括通过所述放电开关提供电流路径，所述电流路径与使能对所述电容器进行放电的所述放电路径相分离。
12.根据权利要求8-11中任意一项所述的方法，其特征在于，所述方法还包括将放电信号耦接到所述放电开关的第一晶体管，所述第一晶体管与保持导通的第二晶体管串联耦接，所述放电信号禁用从所述放电路径到参考电压的路径，从而通过所述放电路径使能对所述电容器进行放电。
13.根据权利要求8-12中任意一项所述的方法，其特征在于，所述方法还包括将充电信号耦接到所述充电开关以及将放电信号耦接到所述放电开关，其中在所述充电信号使能所述充电开关被关断之前，所述放电信号使能所述放电开关被闭合。
14.根据权利要求8-13中任意一项所述的方法，其特征在于，所述方法还包括在充电模式的操作和放电模式的操作之间提供重合的时间，其中在通过充电晶体管的所述充电路径被切断之前，通过放电晶体管的所述放电路径被接通。
CN201680023583.7A 2015-04-23 2016-03-22 用于在集成电路中实施充电/放电开关的电路和方法 Active CN107534436B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/694,862 2015-04-23
US14/694,862 US9184623B1 (en) 2015-04-23 2015-04-23 Circuits for and methods of implementing a charge/discharge switch in an integrated circuit
PCT/US2016/023542 WO2016171827A1 (en) 2015-04-23 2016-03-22 Circuits for and methods of implementing a charge/discharge switch in an integrated circuit

Publications (2)

Publication Number Publication Date
CN107534436A true CN107534436A (zh) 2018-01-02
CN107534436B CN107534436B (zh) 2021-08-06

Family

ID=54363576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680023583.7A Active CN107534436B (zh) 2015-04-23 2016-03-22 用于在集成电路中实施充电/放电开关的电路和方法

Country Status (6)

Country Link
US (1) US9184623B1 (zh)
EP (1) EP3286825B1 (zh)
JP (1) JP6793129B2 (zh)
KR (1) KR102541961B1 (zh)
CN (1) CN107534436B (zh)
WO (1) WO2016171827A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783988A (zh) * 2019-11-08 2020-02-11 深圳微步信息股份有限公司 充电电路及电子装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017467A (ja) * 2015-06-30 2017-01-19 株式会社東芝 積分器、ａｄ変換器、及び放射線検出装置
US10749429B2 (en) 2017-02-28 2020-08-18 Linear Technology Llc Methods and systems of reducing charge pump substrate noise
JP2020142535A (ja) * 2017-06-28 2020-09-10 日立オートモティブシステムズ株式会社 サスペンション制御装置
JP2020142534A (ja) * 2017-06-28 2020-09-10 日立オートモティブシステムズ株式会社 サスペンション制御装置
US11041211B2 (en) 2018-02-22 2021-06-22 Xilinx, Inc. Power distribution for active-on-active die stack with reduced resistance
US10340794B1 (en) * 2018-06-21 2019-07-02 Linear Technology Llc Reverse capacitor voltage balancing for high current high voltage charge pump circuits

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6462022A (en) * 1987-09-01 1989-03-08 Nec Corp Charge pump circuit
TW427072B (en) * 1998-07-28 2001-03-21 Topro Technology Inc Phase lock loop and charge pump circuit
CN101340144A (zh) * 2007-07-06 2009-01-07 恩益禧电子股份有限公司 升压电路和升压方法
CN103065668A (zh) * 2012-12-24 2013-04-24 上海宏力半导体制造有限公司 存储器及其读取方法
CN103166631A (zh) * 2011-12-15 2013-06-19 瑞萨电子株式会社 Pll电路
CN103887966A (zh) * 2014-03-24 2014-06-25 华为技术有限公司 电荷泵的实现电路
CN103947117A (zh) * 2011-11-10 2014-07-23 高通股份有限公司 稳定电荷泵节点电压电平的***和方法
US20140245051A1 (en) * 2013-02-26 2014-08-28 Sumitomo Electric Industries, Ltd. Driver circuit powered by two power supplies sequentially activated

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477320A (en) * 1987-09-18 1989-03-23 Nec Corp Charging pump circuit
US5453680A (en) * 1994-01-28 1995-09-26 Texas Instruments Incorporated Charge pump circuit and method
EP0841753A3 (en) * 1996-11-07 1999-12-15 Nortel Networks Corporation Charge pump circuit
US6154162A (en) * 1999-01-06 2000-11-28 Centillium Communications, Inc. Dual-stage switched-capacitor DAC with scrambled MSB's
EP1229657A1 (en) * 2001-02-02 2002-08-07 Alcatel Charge pump
JP2002330067A (ja) * 2001-05-01 2002-11-15 Sony Corp チャージポンプ回路および位相同期ループ回路
GB2425416B (en) * 2005-04-19 2009-10-14 Wolfson Microelectronics Plc Improved switched capacitor DAC
US8599144B2 (en) * 2006-07-31 2013-12-03 Cypress Semiconductor Corporation Grounded button for capacitive sensor
US20080088594A1 (en) * 2006-10-12 2008-04-17 Hua Liu Two-substrate layer touchpad capacitive sensing device
US8368286B2 (en) * 2008-02-15 2013-02-05 Noliac A/S Resonant power converter comprising a matched piezoelectric transformer
US20090231003A1 (en) * 2008-03-13 2009-09-17 Mediatek Inc. Voltage controlled oscillator and pll and filter using the same
US7609190B1 (en) * 2008-04-22 2009-10-27 Advanced Micro Devices, Inc. Device and method for testing of digital-to-analog converter
JP2010186828A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 電源回路及び光受信回路
US9171518B2 (en) * 2010-04-23 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Two-stage DAC achitecture for LCD source driver utilizing one-bit pipe DAC
US9203307B2 (en) * 2012-10-31 2015-12-01 Cree, Inc. Power converter with bias voltage regulation circuit
US9756699B2 (en) * 2013-08-30 2017-09-05 Avago Technologies General Ip (Singapore) Pte. Ltd Low-power data acquisition system and sensor interface
US9306543B2 (en) * 2014-01-07 2016-04-05 Freescale Semiconductor, Inc. Temperature-compensated high accuracy clock

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6462022A (en) * 1987-09-01 1989-03-08 Nec Corp Charge pump circuit
TW427072B (en) * 1998-07-28 2001-03-21 Topro Technology Inc Phase lock loop and charge pump circuit
CN101340144A (zh) * 2007-07-06 2009-01-07 恩益禧电子股份有限公司 升压电路和升压方法
CN103947117A (zh) * 2011-11-10 2014-07-23 高通股份有限公司 稳定电荷泵节点电压电平的***和方法
CN103166631A (zh) * 2011-12-15 2013-06-19 瑞萨电子株式会社 Pll电路
CN103065668A (zh) * 2012-12-24 2013-04-24 上海宏力半导体制造有限公司 存储器及其读取方法
US20140245051A1 (en) * 2013-02-26 2014-08-28 Sumitomo Electric Industries, Ltd. Driver circuit powered by two power supplies sequentially activated
CN103887966A (zh) * 2014-03-24 2014-06-25 华为技术有限公司 电荷泵的实现电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783988A (zh) * 2019-11-08 2020-02-11 深圳微步信息股份有限公司 充电电路及电子装置

Also Published As

Publication number Publication date
JP6793129B2 (ja) 2020-12-02
EP3286825B1 (en) 2019-11-20
JP2018516504A (ja) 2018-06-21
CN107534436B (zh) 2021-08-06
KR20170139574A (ko) 2017-12-19
KR102541961B1 (ko) 2023-06-08
EP3286825A1 (en) 2018-02-28
US9184623B1 (en) 2015-11-10
WO2016171827A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
CN107534436A (zh) 用于在集成电路中实施充电/放电开关的电路和方法
US9762120B2 (en) Circuit for clamping current in a charge pump
CN104980135B (zh) 用于驱动射频开关的***和方法
US8217693B2 (en) Charge pump with reduced current mismatch
CN104201880B (zh) 用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路
CN102959631B (zh) 用户保护供电节点免受静电放电影响的方法、设备和***
US8212596B2 (en) PLL circuit
CN107947539A (zh) 开关电源驱动供电电路及开关电源
CN107317568A (zh) 消除比较器失调电压的振荡器
CN106462174A (zh) 用以最小化切换噪声干扰的方法和装置
EP2290821B1 (en) Charge pump circuit and PLL circuit using the same
US6469554B1 (en) Charge pump
CN114487900A (zh) 开关电容转换器的短路检测装置及控制方法
US5543668A (en) Charge stacking on-chip high-voltage generator and method
CN105871184B (zh) 一种超高精度过功率补偿电路
US6346851B1 (en) Low-pass filter with improved high frequency attenuation
CN101567690A (zh) 用低电压输入驱动的快速响应锁相回路充电泵
JP2003234651A (ja) 位相同期ループ回路
US20100253311A1 (en) Charge recycling a 1 of n ndl gate with a time varying power supply
KR20170104164A (ko) 개선된 시간 응답 특성을 가지는 레벨 시프터 회로 및 그 제어 방법
US7791224B2 (en) Method and apparatus for providing a voltage to a circuit
RU2009149330A (ru) Регулируемое входное приемное устройство для высокоскоростного интерфейса с низким уровнем мощности
US20040164781A1 (en) Low power, area-efficient circuit to provide clock synchronization
US10855261B2 (en) Level shifter with deterministic output during power-up sequence
US8461906B2 (en) Cell-based integrated circuit and a method of operating a thyristor circuit in a standard cell of a cell-based integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant