CN110729997B - 锁相环电路、数据恢复电路及锁相环电路的控制方法 - Google Patents

锁相环电路、数据恢复电路及锁相环电路的控制方法 Download PDF

Info

Publication number
CN110729997B
CN110729997B CN201910798526.1A CN201910798526A CN110729997B CN 110729997 B CN110729997 B CN 110729997B CN 201910798526 A CN201910798526 A CN 201910798526A CN 110729997 B CN110729997 B CN 110729997B
Authority
CN
China
Prior art keywords
voltage
signal
node
phase
mos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910798526.1A
Other languages
English (en)
Other versions
CN110729997A (zh
Inventor
张兵照
刘永旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201910798526.1A priority Critical patent/CN110729997B/zh
Publication of CN110729997A publication Critical patent/CN110729997A/zh
Application granted granted Critical
Publication of CN110729997B publication Critical patent/CN110729997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种锁相环电路，该锁相环电路包括鉴频鉴相器、电荷泵、环路低通滤波器、第一电压电流转换单元、第二电压电流转换单元、电流控制振荡器、分频器、比较器和模式控制器，其中，环路低通滤波器还包括开关S1、开关S2和开关S3，模式控制器用于控制对开关S1，S2和S3的导通或断开。该锁相环电路可以提高提供给第一电压电流转换单元的第二控制电压信号VC2的上升速度，使得第二控制电压信号VC2能够在较短的时间内达到提供给第二电压电流转换单元的第一控制电压信号VC1的电压值，进而提高锁相环电路建立速度和实现锁相环电路快速响应。

Description

锁相环电路、数据恢复电路及锁相环电路的控制方法
技术领域
本发明涉及锁相环电路，尤其涉及一种锁相环电路、数据恢复电路及锁相环电路的控制方法。
背景技术
图1描述了一种双环路锁相环电路的结构示意图，该双环路锁相环电路包括鉴频鉴相器、电荷泵、环路低通滤波器、第一电压电流转换单元、第二电压电流转换单元、电流控制振荡器和分频器，其中，环路低通滤波器包括第一滤波单元和第二滤波单元，第一滤波单元中由电阻R1和电容C1组成的电路具有较大的时间常数，并且远大于第二滤波单元中由电阻R2和电容C2所组成的电路所具有的时间常数，第一电压电流转换单元相比第二电压电流转换单元具有较大的电压电流转换增益，第一电压电流转换单元和第一滤波单元形成粗调电路，用于粗调节锁相环输出信号频率接近目标频率；第二电压电流转换单元和第二滤波单元形成细调电路，用于细调节锁相环输出信号频率至目标频率；电流控制振荡器，用于产生频率为目标频率的锁相环输出信号；分频器用于将锁相环输出的频率进行分频。由于第一滤波单元中由电阻R1和电容C1组成的电路具有较大的时间常数，导致双锁相环环路锁定时间长，反应速度慢。
发明内容
在本发明实施例提供一种锁相环电路，可以提高锁相环环路建立速度和实现锁相环环路快速响应。
第一方面，本发明提供一种锁相环电路，所述锁相环电路包括：
鉴频鉴相器，用于接收参考源信号和分频器输出的反馈信号，并且产生第一误差信号；
电荷泵，耦接于所述鉴频鉴相器，用于根据所述鉴频鉴相器输出的第一误差信号产生第一电压信号；
环路低通滤波器，包括第一滤波单元、第二滤波单元、第三节点和第四节点，第一滤波单元，用于滤除所述电荷泵输出的第一电压信号中的高频分量并产生第一控制电压信号VC1以提供给第二电压电流转换单元，第二滤波单元，用于滤除所述电荷泵输出的第一电压信号中的高频分量并产生第二控制电压信号VC2以提供给第一电压电流转换单元，其中，第一滤波单元包括第一电阻R1和第一电容C1，R1和C1串联，第二滤波单元包括第二电阻R2和第二电容C2，R2和C2串联，第三节点为取出第一控制电压信号VC1的节点，第四节点为取出第二控制电压信号VC2的节点；
所述环路低通滤波器还包括开关S1、开关S2和开关S3，S1一端耦接于R1和C1之间的第一节点，另一端耦接于R2和C2之间的第二节点，S2两端分别耦接于第二节点和第四节点，S3两端分别耦接于第三节点和第四节点；
所述模式控制器，耦接于所述环路低通滤波器，用于在所述锁相环环路带宽小于带宽阈值时，控制所述环路低通滤波器中S2导通和S3断开，并且控制S1交替处于导通或断开；
第一电压电流转换单元和第二电压电流转换单元，分别用于将接收的所述第二控制电压信号VC2和所述第一控制电压信号VC1转换为电流信号以得到两个电流信号并且将所述两个电流信号输入给电流控制振荡器；
所述电流控制振荡器，用于根据所述两个电流信号生成频率为目标频率的锁相环输出信号；
所述分频器，一端耦接于所述电流控制振荡器，另一端耦接于所述鉴频鉴相器，用于将所述电流控制振荡器输出的锁相环输出信号的频率进行分频，并将分频后的信号作为分频反馈信号发送给所述鉴频鉴相器。
结合第一方面，在第一方面的第一种实现方式中，所述锁相环还包括：
比较器，耦接于第一节点、第二节点和所述模式控制器，用于接收第一节点处的电压VM1和第二节点处的电压VM2，根据VM1和VM2的差模电压确定输出信号，并且将输出信号发送给所述模式控制器；
相应地，所述模式控制器，具体用于：
根据所述比较器的输出信号控制S1交替处于导通或断开。
结合第一方面的第一种实现方式，在第一方面的第二种实现方式中，所述比较器具体用于：
将VM1和VM2的差模电压和第一电压阈值进行比较；
在VM1和VM2的差模电压大于第一电压阈值时，生成第一电平信号作为输出信号发送给所述模式控制器；
在VM1和VM2的差模电压不大于第一电压阈值时，生成第二电平信号作为输出信号发送给所述模式控制器；
所述模式控制器具体用于：
在接收第一电平信号时，控制开关S1导通；
在接收第二电平信号时，控制开关S1断开。
结合第一方面的第二种实现方式，在第一方面的第三种实现方式中，所述比较器包括：
共模电平生成器，用于接收第一节点处的电压VM和第二节点处的电压VM2，并生成VM1和VM2的共模电平；
判断器，其一端与选择器连接，另一端与所述共模电平生成器连接，用于将所述共模电平生成器生成的共模电平和第二电压阈值进行比较，在所述共模电平小于第二电压阈值时，输出第一指示信号给所述选择器，在VCM大于第二电压阈值时，输出第二指示信号给所述选择器；
所述选择器，用于接收所述判断器输出的第一指示信号并且根据第一指示信号选择接收第一比较器生成的第一输出信号作为所述比较器的输出信号，或者，用于接收所述判断器输出的第二指示信号并且根据第二指示信号选择接收第二比较器生成的第二输出信号作为所述比较器的输出信号；
所述第一比较器，在第一节点处的电压VM1和第二节点处的电压VM2的共模电平小于第二电压阈值时，用于生成第一电平信号或第二电平信号作为第一输出信号；
所述第二比较器，在第一节点处的电压VM1和第二节点处的电压VM2的共模电平大于第二电压阈值时，用于生成第一电平信号或第二电平信号作为第二输出信号。
结合第一方面的第三种实现方式，在第一方面的第四种实现方式中，所述第一比较器包括：
P型金属氧化物半导体PMOS输入跨导级，用于将第一节点处的电压VM1和第二节点处的电压VM2分别转换为电流信号以得到两个电流信号，并且将所述两个电流信号发送给N型金属氧化物半导体NMOS输出级；
所述NMOS输出级，用于将接收的两个电流信号分别转换为电压信号以得到两个电压信号，并且将两个电压信号的差模电压和第一电压阈值进行比较，当两个电压信号的差模电压大于第一电压阈值时，生成第一电平信号作为第一输出信号；当两个电压信号的差模电压不大于第一电压阈值时，生成第二电平信号作为第一输出信号；
所述第二比较器包括：
NMOS输入跨导级，用于将第一节点处的电压VM1和第二节点处的电压VM2分别转换为电流信号以得到两个电流信号，并且将转换后的两个电流信号发送给PMOS输出级；
所述PMOS输出级，用于将接收的两个电流信号分别转换为电压信号以得到两个电压信号，并且将两个电压信号的差模电压和第一电压阈值进行比较，当两个电压信号的差模电压大于第一电压阈值时，生成第一电平信号作为第二输出信号；当两个电压信号的差模电压不大于第一电压阈值时，生成第二电平信号作为第二输出信号。
结合第一方面或第一方面的第一或第二或第三或第四种实现方式，在第一方面的第五种实现方式中，所述模式控制器还用于：
在所述锁相环环路带宽不小于所述带宽阈值时，控制所述环路低通滤波器中S1导通、S2断开和S3导通。
结合第一方面或第一方面的第一或第二或第三或第四或第五种实现方式，在第一方面的第六种实现方式中，所述第一电压电流转换单元包括第一MOS管，所述第二电压电流转换单元包括第二MOS管，其中，第二MOS管的尺寸小于第一MOS管的尺寸；
第二MOS管的栅极接收输入电压VC1，第二MOS管的源级连接所述电流控制振荡器，第二MOS管的漏级接电源电压；
第一MOS管的栅极接收输入电压VC2，第一MOS管的源级连接所述电流控制振荡器，第一MOS管的漏级接所述电源电压。
结合第一方面或第一方面的第一或第二或第三或第四或第五种实现方式，在第一方面的第七种实现方式中，所述锁相环电路还包括跨导单元低通滤波器，用于滤波电源电压上的高频噪声；
所述第一电压电流转换单元包括第一MOS管和第三MOS管，所述第二电压电流转换单元包括第二MOS管和第四MOS管，其中，第二MOS管的尺寸小于第一MOS管的尺寸，第四MOS管的尺寸小于第三MOS管的尺寸；
第二MOS管的栅极接收输入电压VC1，第二MOS管的源级连接所述电流控制振荡器，第二MOS管的漏级与第四MOS管的源极连接；
第四MOS管的栅极与所述跨导低通滤波器连接，第四MOS管的源级与第二MOS管的漏极连接，第四MOS管的漏级接电源电压；
第一MOS管的栅极接收输入电压VC2，第一MOS管的源级接所述电流控制振荡器，第一MOS管的漏级与第三MOS管的源极连接；
第三MOS管的栅极与所述跨导低通滤波器连接，第三MOS管的源级与第一MOS管的漏极连接，第三MOS管的漏级接所述电源电压。
结合第一方面的第七种实现方式，在第一方面的第八种实现方式中，所述跨导单元低通滤波器包括电阻Rs1和电容Cs1，电阻Rs1一端接电源电压，电阻Rs1的一端连接电阻Rs1的另一端，电阻Rs1的另一端接滤波电容Cs1。
结合第一方面或第一方面的第一或第二或第三或第四或第五或第六或第七或第八种实现方式，在第一方面的第九种实现方式中，所述第一滤波单元中由电阻和电容组成的电路的时间常数大于所述第二滤波单元中由电阻和电容组成的电路的时间常数。
第二方面，本发明提供一种数据恢复电路，其包括前述第一方面或第一方面的任一所述的锁相环电路、频率侦测器、鉴相器和数据选择器，
所述频率侦测器，耦接于所述数据选择器，用于检测所述锁相环电路中参考源信号和反馈信号的频率是否一致，如果不一致，输出第一控制指令给所述数据选择器，如果一致，输出第二控制指令给数据选择器；
所述数据选择器，耦接于所述鉴相器、所述频率侦测器和所述锁相环电路中鉴频鉴相器和电荷泵，用于根据所述频率侦测器发出的第一控制指令选择所述鉴频鉴相器和所述电荷泵连接，或者，用于根据所述频率侦测器发出的第二控制指令选择所述鉴相器和电荷泵连接；
所述鉴相器，耦接于所述数据选择器和所述锁相环电路中电流控制振荡器，用于对接收到的链路数据信号和在所述锁相环电路锁定时所述电流控制振荡器输出的第一反馈信号进行比较并生成第二误差信号，并且，在所述电流控制振荡器锁定所述链路数据信号时，根据所述电流控制振荡器输出的第二反馈信号恢复出所述链路数据信号中的数据信号，其中，第二误差信号包括所述链路数据信号和所述第一反馈信号的相位误差。
第三方面，本发明提供一种锁相环电路的控制方法，所述控制方法包括：
生成第一控制电压信号VC1以提供给所述锁相环电路中第二电压电流转换单元以及生成第二控制电压信号VC2以提供给所述锁相环电路中第一电压电流转换单元；
在所述锁相环环路带宽小于带宽阈值时，控制所述锁相环电路中环路低通滤波器中S2导通和S3断开，并且控制S1交替处于导通或断开，其中，所述环路低通滤波器包括第一滤波单元、第二滤波单元、第三节点、第四节点、开关S1、开关S2和开关S3，第一滤波单元包括第一电阻R1和第一电容C1，R1和C1串联，第二滤波单元包括第二电阻R2和第二电容C2，R2和C2串联，第三节点为取出VC1的节点，第四节点为取出VC2的节点，S1一端耦接于R1和C1之间的第一节点，另一端耦接于R2和C2之间的第二节点，S2两端分别耦接于第二节点和第四节点，S3两端分别耦接于第三节点和第四节点。
结合第三方面，在第三方面的第一种实现方式中，所述控制S1交替处于导通或断开包括：
将第一节点处的电压VM1和第二节点处的电压VM2的差模电压的值和第一电压阈值进行比较；
在VM1和VM2的差模电压的值大于第一电压阈值时，控制开关S1导通；
在VM1和VM2的差模电压的值不大于第一电压阈值时，控制开关S1断开。
结合第三方面或第三方面的第一种实现方式，在第三方面的第二种实现方式中，所述控制方法还包括：
在所述锁相环环路带宽不小于所述带宽阈值时，控制所述环路低通滤波器中S1导通、S2断开和S3导通。
本发明实施例提供的锁相环电路中，环路低通滤波器中包括开关S1，S2和S3，在锁相环环路实现锁定的过程中，模式控制器通过控制S1交替处于导通或断开可以提高第一滤波单元中第一电阻R1和第一电容C1之间第一节点的电压VM2的上升速度，从而提高提供给第一电压电流转换单元的第二控制电压信号VC2的上升速度，使得第二控制电压信号VC2能够在较短的时间内达到提供给第二电压电流转换单元的第一控制电压信号VC1的电压值，进而提高锁相环电路建立速度和实现锁相环电路快速响应。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中双环路锁相环电路结构示意图；
图2为本发明实施例提供的锁相环电路结构示意图；
图3A为本发明一个实施例提供的包含第一和第二电压电流转换单元的电路结构示意图；
图3B为为本发明另一个实施例提供的包含第一和第二电压电流转换单元的电路结构示意图；
图4为图2所描述的锁相环电路中比较器的结构示意图；
图5为图4所描述的比较器中第一比较器的结构示意图；
图6为图4所描述的比较器中第二比较器的结构示意图；
图7为本发明实施例提供的数据恢复电路的结构示意图；
图8为本发明实施例提供的一种锁相环电路的控制方法的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2描述了本发明实施例提供的一种锁相环电路的结构示意图，该锁相环电路包括：
鉴频鉴相器(Phase Frequency Detector，PFD)21，用于接收参考源信号和分频器输出的反馈信号，并且产生第一误差信号，其中，第一误差信号包括参考源信号和反馈信号的频率误差和相位误差；
电荷泵(Charge Pump，CP)22，耦接于鉴频鉴相器21，用于根据鉴频鉴相器21输出的第一误差信号产生第一电压信号，并且将该第一电压信号发送给环路低通滤波器(LowPass Filter，LPF)23；
环路低通滤波器23，包括第一滤波单元、第二滤波单元、第三节点和第四节点，第一滤波单元，用于滤除电荷泵22输出的第一电压信号中的高频分量并产生第一控制电压信号VC1以提供给第二电压电流转换单元27，第二滤波单元，用于滤除电荷泵22输出的第一电压信号中的高频分量并产生第二控制电压信号VC2以提供给第一电压电流转换单元26，其中，第一滤波单元包括第一电阻R1和第一电容C1，R1和C1串联，第二滤波单元包括第二电阻R2和第二电容C2，R2和C2串联，第三节点为取出第一控制电压信号VC1的节点，第四节点为取出第二控制电压信号VC2的节点；
环路低通滤波器23还包括开关S1、开关S2和开关S3，S1一端耦接于第一电阻R1和第一电容C1之间的第一节点，另一端耦接于第二电阻R2和第二电容C2之间的第二节点，S2两端分别耦接于第二节点和第四节点，S3两端分别耦接于第三节点和第四节点。
第一电压电流转换单元26，用于将第二控制电压信号VC2转换为第一电流信号，并且将第一电流信号输入给电流控制振荡器(Current Controlled Oscillator，CCO)28；
第二电压电流转换单元27，用于将第一控制电压信号VC1转换为第二电流信号，并且将第二电流信号输入给电流控制振荡器28；
电流控制振荡器28，用于根据接收的第一电流信号和第二电流信号生成频率为目标频率的锁相环输出信号，并且将锁相环输出信号发送给分频器29；
分频器29，一端耦接于电流控制振荡器28，另一端耦接于鉴频鉴相器21，用于将电流控制振荡器28输出的锁相环输出信号的频率进行分频后发送给鉴频鉴相器21。
本发明为了克服背景技术中双环路锁相环电路的缺点，通过提升第二控制电压信号VC2的电压值的上升速度来解决该缺点，具体地，本发明在环路低通滤波器中引入开关S1、S2和S3，并且通过控制开关S1、S2和S3的导通或断开来提升VC2的上升速度，以使得第二控制电压信号VC2的电压值能够在较短的时间内达到第一控制电压信号VC1的电压值。
下面具体描述如何控制开关S1、S2和S3的导通或断开来提升VC2的上升速度。
模式控制器24，耦接于比较器25和环路低通滤波器23，用于控制S1、S2和S3的导通或断开，具体地，模式控制器24耦接于环路低通滤波器25中的开关S1、S2和S3，用于控制S1、S2和S3的导通或断开。在锁相环环路带宽不同的情况下，模式控制器24对于S1、S2和S3的导通或断开提供不同的控制策略，具体如下：
1)在锁相环环路带宽小于带宽阈值(小环路带宽)时，其中，带宽阈值为经验值，如1MHz。
模式控制器24，用于控制S2导通和S3断开，并且控制开关S1交替处于导通或断开；
在本发明的一个实施例中，在模式控制器24控制开关S1交替处于导通或断开的实现方式中，在该锁相环电路中引入比较器25，模式控制器根据比较器25的输出信号控制S1交替处于导通或断开；
比较器25，耦接于第一节点、第二节点和模式控制器24，用于接收第一节点处的电压VM1和第二节点处的电压VM2，根据VM1和VM2的差模电压确定输出信号，并且将输出信号发送给所述模式控制器；示例地，比较器25的输入端包含正输入端和负输入端，正输入端耦接于第一节点，负输入端耦接于第二节点；
具体的，比较器25将VM1和VM2的差模电压和第一电压阈值进行比较，在VM1和VM2的差模电压大于第一电压阈值时，比较器25生成第一电平信号作为输出信号发送给模式控制器24；在VM1和VM2的差模电压不大于第一电压阈值时，比较器25生成第二电平信号作为输出信号发送给模式控制器24；其中，第一电压阈值可以根据比较器25内部的电流源和电阻确定，本发明对此不做限定。
对应地，模式控制器24根据比较器25的输出信号控制S1交替处于导通或关断具体包括：
在比较器25的输出信号为第一电平信号时，模式控制器24控制开关S1导通；
在比较器25的输出信号为第二电平信号时，模式控制器24控制开关S1断开；示例地，第一电平信号可以为高电平信号，第二电平信号可以为低电平信号，或者反之，本发明对此不做限制。。
需要说明的是，在比较器25的输出信号为第一电平信号时，模式控制器24控制开关S1导通会持续一段时间T1，在T1时间段内，电容C1上电荷充到电容C2上，进而VM1减小，VM2增大，直至VM1和VM2的差模电压不大于第一电压阈值时，比较器25的输出信号会自适应调整到第二电平信号，则模式控制器24控制开关S1断开持续一段时间T2，在T2时间段内，VM1电压值的上升速度远快于VM2的电压值，直至VM1和VM2的差模电压再次大于第一电压阈值，开关S1再次导通，上述过程不断重复出现，因此，开关S1交替处于导通或断开。
2)在该锁相环的环路带宽不小于带宽阈值(大环路带宽)时，
模式控制器24，用于控制环路低通滤波器23中S1导通、S2断开和S3导通；
此种情况，该锁相环环路为单锁相环环路，且由于该锁相环的环路带宽较大，该锁相环环路可以快速响应。
需要说明的是，锁相环环路带宽越大，锁相环对参考源信号的频率变化抑制越差，锁相环环路的锁定时间越小；锁相环环路带宽越小，锁相环对参考源信号的频率变化抑制越好，锁相环环路的锁定时间越大，实际中，锁相环会在大的环路带宽和小的环路带宽之间进行切换；另外，本发明中，模式控制器可以直接接收外部器件(如处理器)发送的锁相环环路带宽信息，本发明对于模式控制器如何获取环路带宽信息不做限制。
本发明在锁相环环路中引入比较器，在锁相环环路运作的开始阶段，由于环路低通滤波器中电阻R2远小于电阻R1且开关S1断开，电压VM1上升的速度远快于电压VM2上升的速度，为了提升VM2的上升速度，在比较器确定VM1和VM2的差模电压大于电压阈值时，比较器向模式控制器发送第一电平信号，模式控制器根据该第一电平信号控制开关S1导通一段时间T1，使得在T1时间内电容C2上的电荷充到电容C1，实现VM2增大；在比较器确定VM1和VM2的阈值不大于电压阈值时，比较器向模式控制器发送第二电平信号，模式控制器根据该第二电平信号控制S1断开。由于电阻R2远小于电阻R1且S1断开，VM1上升的速度仍然快于VM2，比较器和模式控制器继续重复执行上述处理过程。
因此，在锁相环环路锁定的过程中，模式控制器通过控制S1交替处于导通或断开可以提高第一滤波单元中第一电阻R1和第一电容R1之间第一节点的电压VM2的上升速度，从而提高提供给第一电压电流转换单元的第二控制电压信号VC2的上升速度，使得第二控制电压信号VC2能够在较短的时间内达到提供给第二电压电流转换单元的第一控制电压信号VC1的电压值，进而提高锁相环电路建立速度和实现锁相环电路快速响应。
图3A描述了本发明一个实施例提供的包含第二电压电流转换单元27和第一电压电流转换单元26的结构；
该第一电压电流转换单元26包括第一MOS管M1，该第二电压电流转换单元27包括第二MOS管M2，其中，由于M2的尺寸小于M1的尺寸，因此，第二电压电流转换的增益低，第一电压电流单元的增益高。
M2的栅极与输入电压VC1连接，M2的源级接电流控制振荡器28，M2的漏级与电源电压VDD连接，其中，电源电压VDD为第一电压电流转换单元和第二电压电流转换单元提供能量；
M1的栅极与输入电压VC2连接，M1的源级接电流控制振荡器28，M1的漏级与电源电压VDD连接；
在图3A描述的第一电压电流转换单元26和第二电压电流转换单元27中，由于电源电压VDD上的噪声通过M1和M2耦合到电流控制振荡器28中，因此第一电压电流转换单元和第二电压电流转换单元的电源抑制比(Power Supply Rejection Ratio，PSRR)较低，为提高第一电压电流转换单元和第二电压电流转换单元的电源抑制比，本发明还可以采用如下图3B对应的实施例所述的第二电压电流转换单元27和第一电压电流转换单元26。
图3B描述了本发明另一个实施例提供的包含第二电压电流转换单元27和第一电压电流转换单元26的结构，在此种第一电压电流转换单元26和第二电压电流转换单元27结构下，在锁相环环路中还需要增加跨导单元低通滤波器30，该跨导单元低通滤波器30和环路低通滤波器23是两个不同的滤波器，本发明为描述方便，在图2对应的锁相环结构中没有包括跨导单元低通滤波器30，只是将跨导单元低通滤波器30、第二电压电流转换单元27、第一电压电流转换单元26和电流振荡控制器28组成的局部示意图在图3B中示例。
跨导单元低通滤波器30，用于滤除电源电压VDD上的高频噪声，从而实现抑制电源噪声的功能，具体地，跨导单元低通滤波器30包括电阻Rs1和电容Cs1，电阻Rs1一端接电源电压VDD，电阻Rs1另一端接滤波电容Cs1；
该第一电压电流转换单元包括第一MOS管M1和第三MOS管M3，该第二电压电流转换单元27包括第二MOS管M2和第四MOS管M4，其中，M2的尺寸小于M1的尺寸，M4的尺寸小于M3的尺寸，因此，第二电压电流转换的增益低，第一电压电流单元的增益高。
M2的栅极与输入电压VC1连接，M2的源级接电流控制振荡器28，M2的漏级与M4的源极连接；
M4的栅极与跨导低通滤波器30连接，M4的源级与M2的漏极连接，M4的漏级与电源电压VDD连接；
M1的栅极与输入电压VC2连接，M1的源级接电流控制振荡器28，M1的漏级与M3的源极连接；
M3的栅极与跨导低通滤波器30连接，M3的源级与M1的漏极连接，M3的漏级与电源电压VDD连接；
由于在M2和电源电压VDD之间增加了M4，在M1和电源电压VDD之间增加了M3，M4栅极和M3栅极都连接至跨导低通滤波器30，且该跨导低通滤波器30可以滤除电源电压上的高频噪声，因此，M4和M3可以抑制电源电压VDD上的噪声对M2和M1的干扰，从而提高第二电压电流转换单元27和第一电压电流转换单元26的电源抑制比。
图4描述了本发明实施例提供的比较器25的结构，比较器25包括第一比较器251，第二比较器252，共模电平生成器253，判断器254，和选择器255。
共模电平生成器253，用于接收输入第一节点处的电压VM1和第二节点处的电压VM2，并生成VM1和VM2的共模电平(Voltage of Common Mode，VCM)，其中，VCM＝0.5*VM1+0.5*VM2；
判断器254，其一端与选择器255连接，另一端与共模电平生成器253连接，用于将共模电平生成器253生成的共模电平VCM和第二电压阈值进行比较，其中，第二电压阈值是一个经验阈值，一般可以取比较器25电源电压的一半；
在共模电压VCM小于第二电压阈值(VCM较小)时，判断器254输出第一指示信号给选择器255以指示选择器255选择接收第一比较器251输出的第一输出信号Vout1作为比较器25的输出信号；
在共模电压VCM大于第二电压阈值(VCM较大)时，判断器254输出第二指示信号给选择器255以指示选择器255选择接收第二比较器252输出的第二输出信号Vout2作为比较器25的输出信号；
在共模电压VCM等于第二电压阈值，判断器254可以输出第三指示信号给选择器255以指示选择器255选择第一比较器251的第一输出信号Vout1和第二比较器252的第二输出信号Vout2中的任一输出信号作为比较器25的输出信号。
选择器255，用于接收判断器254输出的第一指示信号并且根据第一指示信号选择接收第一比较器251输出的第一输出信号Vout1作为比较器25的输出信号Vout，或者，用于接收判断器254输出的第二指示信号并且根据第二指示信号选择接收第二比较器252输出的第二输出信号Vout2作为比较器25的输出信号Vout；
第一比较器251，用于接收第一节点处的电压VM1和第二节点处的电压VM2，在VM1和VM2的共模电压VCM小于第二电压阈值时，用于生成第一电平信号或第二电平信号作为第一输出信号，即第一比较器251在VM1和VM2的共模电压VCM小于第二电压阈值时才能正常工作。
第二比较器252，用于接收第一节点处的电压VM1和第二节点处的电压VM2，在VM1和VM2的共模电压VCM大于第二电压阈值时，生成第一电平信号或第二电平信号作为第二输出信号，即第一比较器251在VM1和VM2的共模电压VCM大于第二电压阈值时才能正常工作。
需要说明的是，第一比较器251和第二比较器252在第一节点处的电压VM1和第二节点处的电压VM2的共模电压VCM等于第二电压阈值时都可以正常工作。
进一步，第一比较器251的具体结构如图5所示。
第一比较器251包括P型金属氧化物半导体(P Mental Oxide Semiconductor，PMOS)输入跨导级和N型金属氧化物半导体(N Mental Oxide Semiconductor，NMOS)输出级。
其中，PMOS输入跨导级，用于将第一节点处的电压VM1和第二节点处的电压VM2分别转换为电流信号以得到两个电流信号，并且将该两个电流信号发送给NMOS输出级；示例的，PMOS输入跨导级可以包括多个电阻和多个MOS管组成，本发明对于PMOS输入跨导级的结构不做限定。
NMOS输出级，用于将接收的两个电流信号分别转换为电压信号以得到两个电压信号，并且将两个电压信号的差模电压和第一电压阈值进行比较，当两个电压信号的差模电压大于第一电压阈值时，生成第一电平信号作为第一输出信号Vout1；当两个电压信号的差模电压不大于第一电压阈值时，生成第二电平信号作为第一输出信号Vout1；示例的，NMOS输出级可以包括多个电阻和多个MOS管组成，本发明对于NMOS输出级的结构不做限定。
进一步，第二比较器252的具体结构如图6所示。
第二比较器包括NMOS输入跨导级和PMOS输入级。
其中，NMOS输入跨导级，用于将第一节点处的电压VM1和第二节点处的电压VM2分别转换为电流信号以得到两个电流信号，并且将转换后的两个电流信号发送给PMOS输出级；示例的，NMOS输入跨导级可以包括多个电阻和多个MOS管组成，本发明对于NMOS输入跨导级的结构不做限定。
PMOS输出级，用于将接收的两个电流信号分别转换为电压信号以得到两个电压信号，并且将两个电压信号的差模电压和第一电压阈值进行比较，当两个电压信号的差模电压大于第一电压阈值时，生成第一电平信号作为第二输出信号Vout2；当两个电压信号的差模电压不大于第一电压阈值时，生成第二电平信号作为第二输出信号Vout2；示例的，PMOS输出级可以包括多个电阻和多个MOS管组成，本发明对于PMOS输出级的结构不做限定。
图7描述了本发明实施例提供的一种数据恢复电路结构，该数据恢复电路利用图2对应实施例描述的锁相环电路来实现数据恢复，该数据恢复电路包括本发明实施例提供的锁相环电路、频率侦测器、鉴相器和数据选择器，如下对该数据恢复电路的结构做进一步描述。
具体地，该数据恢复电路包括：鉴频鉴相器21、鉴相器71、数据选择器72、电荷泵22、环路低通滤波器23、第一电压电流转换单元26、第二电压电流转换单元27、电流控制振荡器28、分频器29、模式控制器24、比较器25和频率侦测器73。
鉴频鉴相器21，耦接于数据选择器72，用于对接收到的参考源信号和锁相环环路输出的反馈信号进行比较并生成第一误差信号，其中，第一误差信号包括参考源信号和反馈信号的频率误差和相位误差；
鉴相器71，耦接于电流控制振荡器28和数据选择器72，用于对接收到的链路数据信号和在该锁相环电路锁定时电流控制振荡器28输出的第一反馈信号进行比较并生成第二误差信号，其中，第二误差信号包括链路数据信号和电流控制振荡器28输出的第一反馈信号的相位误差；并且，在电流振荡控制器28锁定该链路数据信号时，根据电流控制振荡器28输出的第二反馈信号恢复出链路数据信号中的数据信号。
具体地，在该数据恢复电路中，当数据选择器72选择鉴相器71和电荷泵22连接时，表明此时电流控制振荡器28输出的第一反馈信号的频率和参考源信号的频率相同，即完成锁相环锁相，鉴相器71对接收到的链路数据信号和电流控制振荡器28输出的第一反馈信号进行比较并生成第二误差信号，第二误差信号包含链路数据信号和电流控制振荡器28输出的第一反馈信号的相位误差，电荷泵22根据第二误差信号生成相应的电压差信号，环路低通路滤波器23完成对该电压差信号的高频和噪声信号去除功能，电压差信号通过第一电压电流转换单元26和第二电压电流转换单元27转换为电流信号，并且该电流信号作用在电流控制振荡器28上促使其输出信号的频率与链路数据信号频率靠拢直至频差消除以实现电流振荡控制器28再次锁定该链路数据信号；
频率侦测器73，耦接于数据选择器72，用于检测参考源信号和反馈信号的频率是否一致，如果不一致，输出第一控制指令给数据选择器72，第一控制指令用于指示数据选择器72选择鉴频鉴相器21和电荷泵22连接；如果一致，输出第二控制指令给数据选择器72，第二控制指令用于指示数据选择器72选择鉴相器71和电荷泵22连接；数据选择器72，耦接于鉴频鉴相器21、鉴相器71、电荷泵22和频率侦测器73，用于根据频率侦测器73发出的第一控制指令选择鉴频鉴相器21和电荷泵22连接，或者，根据频率侦测器73发出的第二控制指令选择鉴相器71和电荷泵22连接；
电荷泵22，耦接于数据选择器72，用于接收鉴频鉴相器21输出的第一误差信号，或者，用于接收鉴相器71输出的第二误差信号，根据第一误差信号或第二误差信号产生相应的电压信号，并且将产生的电压信号发送给环路低通滤波器23。
环路低通滤波器23、模式控制器24、比较器25、第一电压电流转换单元26、第二电压电流转换单元27、电流控制振荡器28和分频器29的功能与图2所示的相对应的器件的功能一致，因此可以参考图2对应实施例中关于上述器件的相关描述，本发明为描述方便，在此不对上述这些器件的功能进行具体描述。
需要说明的是，本实施例提供的数据恢复电路是在图2对应的锁相环电路的基础上形成，具体地，当数据选择器72选择鉴频鉴相器21和电荷泵22连接时，数据恢复电路主要由鉴频鉴相器21、数据选择器72、电荷泵22、环路低通滤波器23、模式控制器24、比较器25、第一电压电流转换单元26、第二电压电流转换单元27、电流控制振荡器28、分频器29和频率侦测器73所组成，此时数据恢复电路主要用于实现锁相环的功能，与图2对应实施例中所描述的锁相环电路实现过程相同，并且鉴相器71在锁相环过程中不工作；当该锁相环电路锁定相位时，即频率侦测器73检测出锁相环电路工作过程中参考源信号和反馈信号的频率一致时，数据选择器72选择鉴相器71和电荷泵22连接，数据恢复电路中由鉴相器71、数据选择器72、电荷泵22、环路低通滤波器23、模式控制器24、比较器25、第一电压电流转换单元26、第二电压电流转换单元27和电流控制振荡器28所组成的电路实现对链路数据信号中数据信息的恢复，鉴频鉴相器21在对链路数据信号的数据恢复过程中不工作。
进一步，当数据恢复电路实现对链路数据信号中数据信息的恢复时，由于由鉴相器71、数据选择器72、电荷泵22、环路低通滤波器23、模式控制器24、比较器25、第一电压电流转换单元26、第二电压电流转换单元27和电流控制振荡器28所组成的电路的环路带宽较小，模式控制器24控制环路低通滤波器中S2导通和S3断开，并且，由于此时环路低通滤波器中电压VM1和VM2大小接近，比较器25确定VM1和VM2的差模电压不大于第一电压阈值，生成第二电平信号，并且将第二电平信号作为输出信号发送给模式控制器24，模式控制器24根据比较器25输出的第二电平信号控制环路低通滤波器23中S1断开，因此，在数据恢复过程中模式控制器24控制S2导通，S1和S3断开，由此可知，在锁相环锁定过程中，开关S1存在开通或断开两种状态，在数据恢复过程中，开关S1只有一种断开状态。
图8描述了本发明一个实施例提供的锁相环电路的控制方法，该控制方法应用的锁相环电路为本发明前述实施例中描述的锁相环电流，本实施例为描述方便，不再对该锁相环的结构进行具体描述，具体可以参考前述实施例中锁相环结构的相关描述。
本实施例中，锁相环电路的控制方法包括：
S11、生成第一控制电压信号VC1以提供给该锁相环电路中第二电压电流转换单元以及生成第二控制电压信号VC2以提供给所述锁相环电路中第一电压电流转换单元；
S12、在该锁相环环路带宽小于带宽阈值时，控制该锁相环电路中环路低通滤波器中S2导通和S3断开，并且控制S1交替处于导通或断开；
其中，该环路低通滤波器包括第一滤波单元、第二滤波单元、第三节点、第四节点、开关S1、开关S2和开关S3，第一滤波单元包括第一电阻R1和第一电容C1，R1和C1串联，第二滤波单元包括第二电阻R2和第二电容C2，R2和C2串联，第三节点为取出VC1的节点，第四节点为取出VC2的节点，S1一端耦接于R1和C1之间的第一节点，另一端耦接于R2和C2之间的第二节点，S2两端分别耦接于第二节点和第四节点，S3两端分别耦接于第三节点和第四节点，具体可以参见前述实施例中对于锁相环结构的相关描述。
进一步，控制S1交替处于导通或断开包括：
将第一节点处的电压VM1和第二节点处的电压VM2的差模电压的值和第一电压阈值进行比较；
在VM1和VM2的差模电压的值大于第一电压阈值时，控制开关S1导通；
在VM1和VM2的差模电压的值不大于第一电压阈值时，控制开关S1断开。
进一步，该锁相环电路的控制方法还包括：
在该锁相环环路带宽不小于带宽阈值时，控制该环路低通滤波器中S1导通、S2断开和S3导通。
需要说明的是，本实施例中只是描述了锁相环电路中涉及控制的方法步骤，在实际锁相环的锁定过程中，上述方法步骤会和锁相环锁定过程中所固有的方法步骤结合，本实施例中并没有对锁相环锁定过程中所固有的方法步骤做描述，本实施例对于锁相环实现过程除上述控制方法之外的其他步骤不做限制。
本发明实施例提供的锁相环电路的控制方法中，环路低通滤波器中包括开关S1，S2和S3，在锁相环环路实现锁定的过程中，模式控制器通过控制S1交替处于导通或断开可以提高第一滤波单元中第一电阻R1和第一电容R1之间第一节点的电压VM2的上升速度，从而提高提供给第一电压电流转换单元的第二控制电压信号VC2的上升速度，使得第二控制电压信号VC2能够在较短的时间内达到提供给第二电压电流转换单元的第一控制电压信号VC1的电压值，进而提高锁相环电路建立速度和实现锁相环电路快速响应。
在本申请所提供的几个实施例中，应该理解到，所揭露的***，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
应理解，尽管本发明中使用术语“第一”、“第二”等来描述多种元件、组件和/或部分，然而这些元件、组件和/或部分不应受限于这些术语，这些术语仅用于区分一个元件、组件或部分与另一元件、组件或部分。
应理解，本实施例中涉及的用词“连接”或“耦接”可以是间接相连，其既可以表示单元或部件之间的直接通过导线相连，也可以表示通过其他模块或部件相连。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (23)

1.一种锁相环电路，其特征在于，包括：
鉴频鉴相器，用于接收参考源信号和分频器输出的反馈信号，并且产生第一误差信号；
电荷泵，耦接于所述鉴频鉴相器，用于根据所述鉴频鉴相器输出的第一误差信号产生第一电压信号；
环路低通滤波器，包括第一滤波单元、第二滤波单元、第三节点和第四节点，所述第一滤波单元，用于滤除所述电荷泵输出的第一电压信号中的高频分量并产生第一控制电压信号VC1以提供给第二电压电流转换单元，所述第二滤波单元，用于滤除所述第一电压信号中的高频分量并产生第二控制电压信号VC2以提供给第一电压电流转换单元，其中，所述第一滤波单元包括第一电阻R1和第一电容C1，所述第一电阻R1和所述第一电容C1串联，所述第二滤波单元包括第二电阻R2和第二电容C2，所述第二电阻R2和所述第二电容C2串联，所述第三节点为取出第一控制电压信号VC1的节点，所述第四节点为取出第二控制电压信号VC2的节点；
所述环路低通滤波器还包括开关S1、开关S2和开关S3，所述开关S1一端耦接于所述第一电阻R1和所述第一电容C1之间的第一节点，另一端耦接于所述第二电阻R2和所述第二电容C2之间的第二节点，所述开关S2两端分别耦接于所述第二节点和所述第四节点，S3两端分别耦接于所述第三节点和所述第四节点；
第一电压电流转换单元，用于将所述第二控制电压信号VC2转换为第一电流信号；
第二电压电流转换单元，用于将所述第一控制电压信号VC1转换为第二电流信号；
电流控制振荡器，用于根据所述第一电流信号和所述第二电流信号生成频率为目标频率的锁相环输出信号；
所述分频器，一端耦接于所述电流控制振荡器，另一端耦接于所述鉴频鉴相器，用于将所述电流控制振荡器输出的锁相环输出信号的频率进行分频，并将分频后的信号作为分频反馈信号发送给所述鉴频鉴相器。
2.如权利要求1所述的锁相环电路，其特征在于，还包括：模式控制器，耦接于所述环路低通滤波器，用于控制所述S1、所述S2和所述S3导通或断开。
3.如权利要求2所述的锁相环电路，其特征在于，所述模式控制器，具体用于：
控制所述S2导通和所述S3断开，并且控制所述S1交替处于导通或断开；或者，所述模式控制器，具体用于：
控制所述S1导通，所述S2断开和所述S3导通。
4.如权利要求2或3所述的锁相环电路，其特征在于，所述模式控制器，具体用于：
在所述锁相环环路带宽小于带宽阈值时，控制所述开关S2导通和所述开关S3断开，并且控制所述开关S1交替处于导通或断开；
在所述锁相环环路带宽不小于所述带宽阈值时，控制所述开关S1导通，所述开关S2断开和所述开关S3导通。
5.如权利要求2或3所述的锁相环电路，其特征在于，还包括：
比较器，耦接于所述第一节点、所述第二节点和所述模式控制器，用于接收所述第一节点处的电压VM1和所述第二节点处的电压VM2，根据VM1和VM2的差模电压确定输出信号，并且将所述输出信号发送给所述模式控制器；
所述模式控制器，具体用于：
根据所述比较器的所述输出信号控制所述开关S1交替处于导通或断开。
6.如权利要求5所述的锁相环电路，其特征在于，所述比较器具体用于：
将VM1和VM2的差模电压和第一电压阈值进行比较；
在VM1和VM2的差模电压大于第一电压阈值时，生成第一电平信号作为输出信号发送给所述模式控制器；
在VM1和VM2的差模电压不大于第一电压阈值时，生成第二电平信号作为输出信号发送给所述模式控制器；
所述模式控制器具体用于：
在接收所述第一电平信号时，控制开关S1导通；
在接收所述第二电平信号时，控制开关S1断开。
7.如权利要求6所述的锁相环电路，其特征在于，所述比较器包括：
共模电平生成器，用于接收所述第一节点处的电压VM1和所述第二节点处的电压VM2，并生成VM1和VM2的共模电平；
判断器，其一端与选择器连接，另一端与所述共模电平生成器连接，用于将所述共模电平生成器生成的共模电平和第二电压阈值进行比较，在所述共模电平小于第二电压阈值时，输出第一指示信号给所述选择器，在VCM大于第二电压阈值时，输出第二指示信号给所述选择器；
所述选择器，用于接收所述判断器输出的第一指示信号并且根据第一指示信号选择接收第一比较器生成的第一输出信号作为所述比较器的输出信号，或者，用于接收所述判断器输出的第二指示信号并且根据第二指示信号选择接收第二比较器生成的第二输出信号作为所述比较器的输出信号；
所述第一比较器，在所述第一节点处的电压VM1和所述第二节点处的电压VM2的共模电平小于第二电压阈值时，用于生成所述第一电平信号或所述第二电平信号作为第一输出信号；
所述第二比较器，在所述第一节点处的电压VM1和所述第二节点处的电压VM2的共模电平大于第二电压阈值时，用于生成所述第一电平信号或所述第二电平信号作为第二输出信号。
8.如权利要求7所述的锁相环电路，其特征在于，
所述第一比较器包括：
P型金属氧化物半导体PMOS输入跨导级，用于将第一节点处的电压VM1和第二节点处的电压VM2分别转换为电流信号以得到两个电流信号，并且将所述两个电流信号发送给N型金属氧化物半导体NMOS输出级；
所述NMOS输出级，用于将接收的两个电流信号分别转换为电压信号以得到两个电压信号，并且将两个电压信号的差模电压和第一电压阈值进行比较，当两个电压信号的差模电压大于第一电压阈值时，生成第一电平信号作为第一输出信号；当两个电压信号的差模电压不大于第一电压阈值时，生成第二电平信号作为第一输出信号；
所述第二比较器包括：
NMOS输入跨导级，用于将第一节点处的电压VM1和第二节点处的电压VM2分别转换为电流信号以得到两个电流信号，并且将转换后的两个电流信号发送给PMOS输出级；
所述PMOS输出级，用于将接收的两个电流信号分别转换为电压信号以得到两个电压信号，并且将两个电压信号的差模电压和第一电压阈值进行比较，当两个电压信号的差模电压大于第一电压阈值时，生成第一电平信号作为第二输出信号；当两个电压信号的差模电压不大于第一电压阈值时，生成第二电平信号作为第二输出信号。
9.如权利要求1-3、6-8任一所述的锁相环电路，其特征在于，
所述第一电压电流转换单元包括第一MOS管，所述第二电压电流转换单元包括第二MOS管，其中，第二MOS管的尺寸小于第一MOS管的尺寸；
第二MOS管的栅极接收输入电压VC1，第二MOS管的源级连接所述电流控制振荡器，第二MOS管的漏级接电源电压；
第一MOS管的栅极接收输入电压VC2，第一MOS管的源级连接所述电流控制振荡器，第一MOS管的漏级接所述电源电压。
10.如权利要求1-3、6-8任一所述的锁相环电路，其特征在于，所述锁相环电路还包括跨导单元低通滤波器，用于滤波电源电压上的高频噪声；
所述第一电压电流转换单元包括第一MOS管和第三MOS管，所述第二电压电流转换单元包括第二MOS管和第四MOS管，其中，第二MOS管的尺寸小于第一MOS管的尺寸，第四MOS管的尺寸小于第三MOS管的尺寸；
第二MOS管的栅极接收输入电压VC1，第二MOS管的源级连接所述电流控制振荡器，第二MOS管的漏级与第四MOS管的源极连接；
第四MOS管的栅极与所述跨导单元低通滤波器连接，第四MOS管的源级与第二MOS管的漏极连接，第四MOS管的漏级接电源电压；
第一MOS管的栅极接收输入电压VC2，第一MOS管的源级接所述电流控制振荡器，第一MOS管的漏级与第三MOS管的源极连接；
第三MOS管的栅极与所述跨导单元低通滤波器连接，第三MOS管的源级与第一MOS管的漏极连接，第三MOS管的漏级接所述电源电压。
11.如权利要求1-3、6-8任一所述的锁相环电路，其特征在于，所述第一滤波单元中由电阻和电容组成的电路的时间常数大于所述第二滤波单元中由电阻和电容组成的电路的时间常数。
12.一种数据恢复电路，其特征在于，包括如权利要求1-11任一所述的锁相环电路、频率侦测器、鉴相器和数据选择器，
所述频率侦测器，耦接于所述数据选择器，用于检测所述锁相环电路中参考源信号和反馈信号的频率是否一致，如果不一致，输出第一控制指令给所述数据选择器，如果一致，输出第二控制指令给数据选择器；
所述数据选择器，耦接于所述鉴相器、所述频率侦测器和所述锁相环电路中鉴频鉴相器和电荷泵，用于根据所述频率侦测器发出的第一控制指令选择所述鉴频鉴相器和所述电荷泵连接，或者，用于根据所述频率侦测器发出的第二控制指令选择所述鉴相器和电荷泵连接；
所述鉴相器，耦接于所述数据选择器和所述锁相环电路中电流控制振荡器，用于对接收到的链路数据信号和在所述锁相环电路锁定时所述电流控制振荡器输出的第一反馈信号进行比较并生成第二误差信号，并且，在所述电流控制振荡器锁定所述链路数据信号时，根据所述电流控制振荡器输出的第二反馈信号恢复出所述链路数据信号中的数据信号，其中，第二误差信号包括所述链路数据信号和所述第一反馈信号的相位误差。
13.一种集成电路，其特征在于，包括环路低通滤波器，所述环路低通滤波器包括：
第一滤波单元，用于滤除第一电压信号中的高频分量并产生第一控制电压信号VC1；
第二滤波单元，用于滤除所述第一电压信号中的高频分量并产生第二控制电压信号VC2；其中，所述第一滤波单元包括第一电阻R1和第一电容C1，R1和C1串联，所述第二滤波单元包括第二电阻R2和第二电容C2，R2和C2串联；
第三节点和第四节点，所述第三节点为取出所述第一控制电压信号VC1的节点，所述第四节点，为取出所述第二控制电压信号VC2的节点；
开关S1、开关S2和开关S3，所述开关S1一端耦接于所述第一电阻R1和所述第一电容C1之间的第一节点，另一端耦接于所述第二电阻R2和所述第二电容C2之间的第二节点，S2两端分别耦接于所述第二节点和所述第四节点，S3两端分别耦接于所述第三节点和所述第四节点。
14.如权利要求13所述的集成电路，其特征在于，还包括：模式控制器，耦接于所述环路低通滤波器，用于控制所述S1、所述S2和所述S3的导通或断开。
15.如权利要求14所述的集成电路，其特征在于，还包括：
比较器，耦接于所述第一节点、所述第二节点和所述模式控制器，用于接收所述第一节点处的电压VM1和所述第二节点处的电压VM2，根据VM1和VM2的差模电压确定输出信号，并且将所述输出信号发送给所述模式控制器；
所述模式控制器，具体用于：
根据所述比较器的所述输出信号控制所述开关S1交替处于导通或断开。
16.如权利要求15所述的集成电路，其特征在于，所述比较器包括：
共模电平生成器，用于接收所述第一节点处的电压VM1和所述第二节点处的电压VM2，并生成VM1和VM2的共模电平；
判断器，其一端与选择器连接，另一端与所述共模电平生成器连接，用于将所述共模电平生成器生成的共模电平和第二电压阈值进行比较，在所述共模电平小于第二电压阈值时，输出第一指示信号给所述选择器，在VCM大于第二电压阈值时，输出第二指示信号给所述选择器；
所述选择器，用于接收所述判断器输出的第一指示信号并且根据第一指示信号选择接收第一比较器生成的第一输出信号作为所述比较器的输出信号，或者，用于接收所述判断器输出的第二指示信号并且根据第二指示信号选择接收第二比较器生成的第二输出信号作为所述比较器的输出信号；
所述第一比较器，在所述第一节点处的电压VM1和所述第二节点处的电压VM2的共模电平小于第二电压阈值时，用于生成第一电平信号或第二电平信号作为第一输出信号；
所述第二比较器，在所述第一节点处的电压VM1和所述第二节点处的电压VM2的共模电平大于第二电压阈值时，用于生成所述第一电平信号或所述第二电平信号作为第二输出信号。
17.如权利要求16所述的集成电路，其特征在于，
所述第一比较器包括：
P型金属氧化物半导体PMOS输入跨导级，用于将第一节点处的电压VM1和第二节点处的电压VM2分别转换为电流信号以得到两个电流信号，并且将所述两个电流信号发送给N型金属氧化物半导体NMOS输出级；
所述NMOS输出级，用于将接收的两个电流信号分别转换为电压信号以得到两个电压信号，并且将两个电压信号的差模电压和第一电压阈值进行比较，当两个电压信号的差模电压大于第一电压阈值时，生成第一电平信号作为第一输出信号；当两个电压信号的差模电压不大于第一电压阈值时，生成第二电平信号作为第一输出信号；
所述第二比较器包括：
NMOS输入跨导级，用于将第一节点处的电压VM1和第二节点处的电压VM2分别转换为电流信号以得到两个电流信号，并且将转换后的两个电流信号发送给PMOS输出级；
所述PMOS输出级，用于将接收的两个电流信号分别转换为电压信号以得到两个电压信号，并且将两个电压信号的差模电压和第一电压阈值进行比较，当两个电压信号的差模电压大于第一电压阈值时，生成第一电平信号作为第二输出信号；当两个电压信号的差模电压不大于第一电压阈值时，生成第二电平信号作为第二输出信号。
18.如权利要求14至17任一项所述的集成电路，其特征在于，所述集成电路为锁相环环路，所述模式控制器，具体用于：
在所述锁相环环路带宽小于带宽阈值时，控制所述开关S2导通和所述开关S3断开，并且控制所述开关S1交替处于导通或断开；
在所述锁相环环路带宽不小于所述带宽阈值时，控制所述开关S1导通，所述开关S2断开和所述开关S3导通。
19.如权利要求13至17任一项所述的集成电路，其特征在于，还包括：
第一电压电流转换单元，用于将所述第二控制电压信号VC2转换为第一电流信号；
第二电压电流转换单元，用于将所述第一控制电压信号VC1转换为第二电流信号；
电流控制振荡器，用于根据所述第一电流信号和所述第二电流信号生成频率为目标频率的输出信号。
20.如权利要求19所述的集成电路，其特征在于，还包括：跨导单元低通滤波器，用于滤波电源电压上的高频噪声；
所述第一电压电流转换单元包括第一MOS管和第三MOS管，所述第二电压电流转换单元包括第二MOS管和第四MOS管，其中，第二MOS管的尺寸小于第一MOS管的尺寸，第四MOS管的尺寸小于第三MOS管的尺寸；
第二MOS管的栅极接收输入电压VC1，第二MOS管的源级连接所述电流控制振荡器，第二MOS管的漏级与第四MOS管的源极连接；
第四MOS管的栅极与所述跨导单元低通滤波器连接，第四MOS管的源级与第二MOS管的漏极连接，第四MOS管的漏级接电源电压；
第一MOS管的栅极接收输入电压VC2，第一MOS管的源级接所述电流控制振荡器，第一MOS管的漏级与第三MOS管的源极连接；
第三MOS管的栅极与所述跨导单元低通滤波器连接，第三MOS管的源级与第一MOS管的漏极连接，第三MOS管的漏级接所述电源电压。
21.一种锁相环电路的控制方法，其特征在于，所述方法应用于锁相环电路，所述锁相环电路包括环路低通滤波器，所述环路低通滤波器包括：第一滤波单元、第二滤波单元、第三节点、第四节点、开关S1、开关S2和开关S3，所述方法包括：
鉴频鉴相器接收参考源信号和分频器输出的反馈信号，并且产生第一误差信号；
电荷泵根据所述鉴频鉴相器输出的第一误差信号产生第一电压信号；
所述第一滤波单元滤除第一电压信号中的高频分量并产生第一控制电压信号VC1；
所述第二滤波单元滤除所述第一电压信号中的高频分量并产生第二控制电压信号VC2；
第一电压电流转换单元将所述第二控制电压信号VC2转换为第一电流信号；
第二电压电流转换单元将所述第一控制电压信号VC1转换为第二电流信号；
电流控制振荡器根据所述第一电流信号和所述第二电流信号生成频率为目标频率的锁相环输出信号；
其中，所述第一滤波单元包括第一电阻R1和第一电容C1，R1和C1串联，所述第二滤波单元包括第二电阻R2和第二电容C2，R2和C2串联，所述第三节点为取出第一控制电压信号VC1的节点，所述第四节点为取出第二控制电压信号VC2的节点；所述开关S1一端耦接于所述第一电阻R1和所述第一电容C1之间的第一节点，另一端耦接于所述第二电阻R2和所述第二电容C2之间的第二节点，S2两端分别耦接于所述第二节点和所述第四节点，S3两端分别耦接于所述第三节点和所述第四节点。
22.如权利要求21所述的控制方法，其特征在于，所述方法还包括：
在所述锁相环环路带宽小于带宽阈值时，控制所述S2导通和所述S3断开，并且控制所述S1交替处于导通或断开；
在所述锁相环环路带宽不小于所述带宽阈值时，控制所述S1导通，所述S2断开和所述S3导通。
23.如权利要求22所述的控制方法，其特征在于，
所述控制S1交替处于导通或断开包括：
将第一节点处的电压VM1和第二节点处的电压VM2的差模电压的值和第一电压阈值进行比较；
在VM1和VM2的差模电压的值大于第一电压阈值时，控制开关S1导通；
在VM1和VM2的差模电压的值不大于第一电压阈值时，控制开关S1断开。
CN201910798526.1A 2015-09-16 2015-09-16 锁相环电路、数据恢复电路及锁相环电路的控制方法 Active CN110729997B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910798526.1A CN110729997B (zh) 2015-09-16 2015-09-16 锁相环电路、数据恢复电路及锁相环电路的控制方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510591719.1A CN106549665B (zh) 2015-09-16 2015-09-16 锁相环电路、数据恢复电路及锁相环电路的控制方法
CN201910798526.1A CN110729997B (zh) 2015-09-16 2015-09-16 锁相环电路、数据恢复电路及锁相环电路的控制方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510591719.1A Division CN106549665B (zh) 2015-09-16 2015-09-16 锁相环电路、数据恢复电路及锁相环电路的控制方法

Publications (2)

Publication Number Publication Date
CN110729997A CN110729997A (zh) 2020-01-24
CN110729997B true CN110729997B (zh) 2023-10-20

Family

ID=58259979

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910798526.1A Active CN110729997B (zh) 2015-09-16 2015-09-16 锁相环电路、数据恢复电路及锁相环电路的控制方法
CN201510591719.1A Active CN106549665B (zh) 2015-09-16 2015-09-16 锁相环电路、数据恢复电路及锁相环电路的控制方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510591719.1A Active CN106549665B (zh) 2015-09-16 2015-09-16 锁相环电路、数据恢复电路及锁相环电路的控制方法

Country Status (2)

Country Link
US (1) US9654115B2 (zh)
CN (2) CN110729997B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10439793B2 (en) * 2017-05-03 2019-10-08 Global Unichip Corporation Device and method for recovering clock and data
CN109218237B (zh) * 2017-07-07 2021-02-19 扬智科技股份有限公司 实体层电路、时钟恢复电路与其频偏纠正方法
CN107508597A (zh) * 2017-08-07 2017-12-22 湖南国科微电子股份有限公司 双环路滤波的锁相环电路
CN109828629B (zh) * 2017-11-23 2020-10-09 北京紫光展锐通信技术有限公司 一种vco电路
US10811981B2 (en) * 2018-01-25 2020-10-20 Nxp B.V. Apparatus and method for a dual output resonant converter to ensure full power range for both outputs
TWI668965B (zh) * 2018-06-05 2019-08-11 円星科技股份有限公司 時脈產生電路及時脈產生方法
TWI727274B (zh) * 2019-03-05 2021-05-11 瑞昱半導體股份有限公司 時脈產生電路以及產生時脈訊號的方法
US11575498B2 (en) 2021-06-22 2023-02-07 Himax Technologies Limited Clock and data recovery circuits
TWI821789B (zh) * 2021-11-16 2023-11-11 雷穎科技股份有限公司 具鎖相迴路機制之低通濾波系統
CN116743157B (zh) * 2023-07-14 2024-05-24 芯耀辉科技有限公司 一种锁相环电路及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944910A (zh) * 2009-07-07 2011-01-12 晨星软件研发(深圳)有限公司 双锁相环电路及其控制方法
US8125254B1 (en) * 2009-11-05 2012-02-28 Altera Corporation Techniques for configuring multi-path feedback loops

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252561A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
US6784728B2 (en) * 2002-07-31 2004-08-31 Northrop Grumman Corporation Low noise switched low pass filter with benign transients
US8674754B2 (en) * 2007-02-09 2014-03-18 Intel Mobile Communications GmbH Loop filter and phase-locked loop
US7764094B1 (en) * 2007-03-28 2010-07-27 Marvell International Ltd. Clocking technique of multi-modulus divider for generating constant minimum on-time
JP5448870B2 (ja) * 2009-04-23 2014-03-19 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路
US8373473B2 (en) * 2010-07-20 2013-02-12 Etron Technology, Inc. Dual-loop phase lock loop
EP2602936B1 (en) * 2011-12-07 2014-02-12 Telefonaktiebolaget L M Ericsson (Publ) Analog phase-locked loop with enhanced acquisition
TWI474625B (zh) * 2012-05-11 2015-02-21 Realtek Semiconductor Corp 鎖相迴路電路
CN202978895U (zh) * 2012-12-28 2013-06-05 中国电子科技集团公司第五十四研究所 一种低相噪频率合成器
JP2014183531A (ja) * 2013-03-21 2014-09-29 Sony Corp 位相同期回路及びクロック・データ・リカバリ回路
CN103338038B (zh) * 2013-06-26 2017-03-01 上海华虹宏力半导体制造有限公司 锁相环电路
US9762250B2 (en) * 2013-11-27 2017-09-12 Silicon Laboratories Inc. Cancellation of spurious tones within a phase-locked loop with a time-to-digital converter
KR102193681B1 (ko) * 2014-01-28 2020-12-21 삼성전자주식회사 Ｄｌｌ을 이용한 ｉｌｐｌｌ 회로
US9438253B2 (en) * 2014-06-03 2016-09-06 Texas Instruments Incorporated High speed current mode latch
KR102210324B1 (ko) * 2014-12-03 2021-02-01 삼성전자주식회사 디지털 위상 고정 루프 및 그 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944910A (zh) * 2009-07-07 2011-01-12 晨星软件研发(深圳)有限公司 双锁相环电路及其控制方法
US8125254B1 (en) * 2009-11-05 2012-02-28 Altera Corporation Techniques for configuring multi-path feedback loops

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
G. Konstanznig.A 10 mW, 4 GHz CMOS phase-locked loop with dual-mode tuning technique and partly-integrated loop filter.《IEEE Radio Frequency Integrated Circuits (RFIC) Symposium, 2003》.2003,第189-192页. *

Also Published As

Publication number Publication date
US9654115B2 (en) 2017-05-16
CN110729997A (zh) 2020-01-24
CN106549665B (zh) 2019-09-03
CN106549665A (zh) 2017-03-29
US20170077933A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
CN110729997B (zh) 锁相环电路、数据恢复电路及锁相环电路的控制方法
US8878614B2 (en) Phase-locked loop
US10873444B2 (en) Frequency/phase lock detector for clock and data recovery circuits
CN103297042A (zh) 一种可快速锁定的电荷泵锁相环电路
JP2006203908A (ja) マルチモードクロックデータリカバリの方法ならびにその装置
US10623005B2 (en) PLL circuit and CDR apparatus
JPWO2007029428A1 (ja) Ｐｌｌ回路
JP2001358582A (ja) クロック再生装置
KR20170120514A (ko) 신호 생성회로 및 신호 생성방법
US9344269B2 (en) Receiving circuit
JP2014217060A (ja) ランダムノイズ動作モードへの管理された遷移を伴う位相ロックループ装置
US8618851B2 (en) Phase-locked loop apparatus and tuning voltage providing circuit thereof
CN101610028B (zh) 能抑制扰动的电荷泵
CN103338038A (zh) 锁相环电路
US8081040B1 (en) Method and apparatus for oscillating
CN103236840B (zh) 一种辐照加固的锁相环
CN112350695B (zh) 相位插值器***、芯片和电子设备
JPH0993125A (ja) Ｐｌｌシンセサイザ回路
WO2006082674A1 (ja) 周波数シンセサイザおよびこれに用いるチャージポンプ回路
CN108988854B (zh) 锁相环电路
JP2017079353A (ja) クロックリカバリ回路
CN102801416B (zh) 锁相回路电路
CN116405058B (zh) 快速跳频锁定电路及其运行方法
EP3171518A1 (en) Charge pump and associated phase-locked loop and clock and data recovery
US7449962B2 (en) Phase-controlled current source for phase-locked loop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant