CN102931215B - 集成有低漏电肖特基二极管的igbt结构及其制备方法 - Google Patents

集成有低漏电肖特基二极管的igbt结构及其制备方法 Download PDF

Info

Publication number
CN102931215B
CN102931215B CN201110229038.2A CN201110229038A CN102931215B CN 102931215 B CN102931215 B CN 102931215B CN 201110229038 A CN201110229038 A CN 201110229038A CN 102931215 B CN102931215 B CN 102931215B
Authority
CN
China
Prior art keywords
igbt
schottky diode
type
region
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110229038.2A
Other languages
English (en)
Other versions
CN102931215A (zh
Inventor
金勤海
陆珏
丛茂杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110229038.2A priority Critical patent/CN102931215B/zh
Publication of CN102931215A publication Critical patent/CN102931215A/zh
Application granted granted Critical
Publication of CN102931215B publication Critical patent/CN102931215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种集成有低漏电肖特基二极管的IGBT结构，包括IGBT，IGBT的N型漂移区的顶部包括被多晶硅栅覆盖的区域和未被多晶硅栅覆盖的区域；未被多晶硅栅覆盖的区域下方有一块或者多块P型掺杂区，其余区域为没有P型掺杂的N漂移区；没有P型掺杂的N漂移区的顶部形成肖特基接触。本发明将低漏电肖特基二极管集成在IGBT中，当IGBT电流从发射极向集电极导通时，能够起续流作用，从而使开关速度提高，开关功耗降低；当IGBT电流从集电极向发射极导通关断时，能够为少数载流子的反向恢复多提供一旁路，从而使得续流关断的反向恢复时间大大减小。本发明还公开了一种集成有低漏电肖特基二极管的IGBT结构的制备方法。

Description

集成有低漏电肖特基二极管的IGBT结构及其制备方法
技术领域
本发明涉及一种绝缘栅双极晶体管结构，具体涉及一种集成有低漏电肖特基二极管的绝缘栅双极晶体管结构。本发明还涉及一种集成有低漏电肖特基二极管的绝缘栅双极晶体管结构的制备方法。
背景技术
绝缘栅双极晶体管(简称IGBT)是金属氧化物半导体(简称MOS)与双极晶体管(也叫三极管)的结合。现有的IGBT如图1所示(接触顶部的正面金属和衬底下部的背面金属未示出)，N型漂移区的顶部全部被多晶硅栅覆盖。这种结构因双极晶体管在大电流导通时具有很低的饱和电压而适合高耐压大功率应用，与功率MOS相比，大电流导通时器件功耗很小。
但是，由于这种双极晶体管结构由少数载流子(简称少子)主导导电，因此在器件关断时，少子反向恢复时间长，从而使得器件开关速度变慢，开关功耗增加。
另外，现有的绝缘栅双极晶体管与功率MOS相比还有一个缺点就是没有固有的寄生反并联二极管，这使得它在某些场合应用(如逆变器)必须与一个起续流作用的二极管并联使用。
发明内容
本发明所要解决的技术问题是提供一种集成有低漏电肖特基二极管的绝缘栅双极晶体管结构，它可以使开关速度提高，开关功耗降低。
为解决上述技术问题，本发明集成有低漏电肖特基二极管的绝缘栅双极晶体管结构的技术解决方案为：
包括绝缘栅双极晶体管，所述绝缘栅双极晶体管的N型漂移区的顶部包括被多晶硅栅覆盖的区域和未被多晶硅栅覆盖的区域；未被多晶硅栅覆盖的区域下方有一块或者多块P型掺杂区，其余区域为没有P型掺杂的N漂移区；P型掺杂区顶部通过欧姆接触和正面金属与IGBT的发射极相连；没有P型掺杂的N漂移区的顶部形成肖特基接触，并作为肖特基二极管的阳极通过正面金属与IGBT的发射极相连；肖特基二极管的阴极通过背面金属与IGBT的集电极相连。
所述肖特基二极管的阴极通过N型重掺杂与背面金属连接，IGBT的集电极通过P型重掺杂也与背面金属连接。
本发明还提供一种集成有低漏电肖特基二极管的绝缘栅双极晶体管结构的制备方法，其技术解决方案为，包括以下步骤：
第一步，按照现有的IGBT工艺，形成IGBT栅、体区和发射区；
第二步，涂光刻胶、光刻；
第三步，通过干刻去除N漂移区顶部覆盖的一部分多晶硅；
第四步，淀积层间膜，光刻、干刻层间膜，形成接触孔，去除光刻胶；
第五步，涂光刻胶、光刻，后续将要形成肖特基接触的区域上方被光刻胶覆盖，对将要形成欧姆接触的区域进行P型离子束注入；
第六步，去除光刻胶、进行热退火，激活P型掺杂离子；
第七步，淀积能够与N型硅表面形成肖特基接触的金属埋层，进行热退火，在P型顶部形成欧姆接触，同时在与P型相邻的N漂移区顶部形成肖特基接触；
所述第七步中的金属为钛、钴或者其它能与硅形成肖特基接触的金属。
第八步，后续处理。
所述第八步后续处理的方法为：淀积金属填满接触孔，通过干刻回刻或者化学机械研磨去除表面多余金属；淀积正面金属，通过光刻、干刻形成正面金属图形；然后在衬底背面涂光刻胶，光刻，对背面进行重掺杂硼离子注入；之后去除光刻胶，热退火，激活形成背面P型掺杂区，最后在背面形成背面金属，形成IGBT的集电极-发射极与肖特基二极管并联的器件结构。
本发明可以达到的技术效果是：
本发明将低漏电肖特基二极管集成在绝缘栅双极晶体管中，当IGBT电流从发射极向集电极导通时，能够起续流作用，从而使开关速度提高，开关功耗降低；当IGBT电流从集电极向发射极导通关断时，能够为少数载流子的反向恢复多提供一旁路，从而使得续流关断的反向恢复时间大大减小，开关速度提高。
本发明的结构还使得肖特基二极管的反向漏电很小。
本发明使得器件在应用时无需再外接一个二极管并联。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有技术绝缘栅双极晶体管结构的示意图；
图2是本发明集成有低漏电肖特基二极管的绝缘栅双极晶体管结构的俯视图，图中只显示出多晶硅和未被多晶硅覆盖的硅衬底表面；
图3是图2中沿A-A’的剖面图，接触顶部的正面金属和衬底下部的背面金属未示出；
图4是图2中沿B-B’的剖面图，接触顶部的正面金属和衬底下部的背面金属未示出；
图5是图2中沿C-C’的剖面图，接触顶部的正面金属和衬底下部的背面金属未示出；
图6至图12是与本发明的方法步骤相应的结构示意图。
具体实施方式
本发明集成有低漏电肖特基二极管的绝缘栅双极晶体管结构如图2至图5所示，包括绝缘栅双极晶体管，绝缘栅双极晶体管的N型漂移区的顶部包括被多晶硅栅覆盖的区域和未被多晶硅栅覆盖的区域(未被多晶硅栅覆盖的区域设置于两块被多晶硅栅覆盖的区域之间)；未被多晶硅栅覆盖的区域下方有一块或者多块P型掺杂区，其余区域(即P型掺杂区以外的其它未被多晶硅栅覆盖的区域)为没有P型掺杂的N漂移区；
P型掺杂区顶部通过欧姆接触和正面金属与IGBT的发射极相连；没有P型掺杂的N漂移区的顶部形成肖特基接触，并作为肖特基二极管的阳极通过正面金属与IGBT的发射极相连；肖特基二极管的阴极通过背面金属与IGBT的集电极相连；
肖特基二极管的阴极通过N型重掺杂与背面金属连接，IGBT的集电极通过P型重掺杂也与背面金属连接。
本发明的肖特基二极管由多子(电子)导电，它与IGBT并联使用，在续流时，少子摄入(扩散)大大减小，反向恢复时间大大降低；而在从集电极流向发射极电流的电流关断时，为少子提供了附加的旁路，因而少子反向恢复时间大大减小。
本发明中的肖特基接触与P型区相邻，反向截止时，N区电子被P型空穴耗尽，因此漏电低。
本发明的制备方法包括以下步骤：
1、如图6所示为截面图，AA’与BB’截面相同；按照现有技术的IGBT工艺，在N型轻掺杂衬底形成多晶硅栅、体区和源区，在衬底背面进行N型重掺杂，形成IGBT栅、体区和发射区；
2、如图7所示为截面图，AA’与BB’截面相同；涂光刻胶、光刻；
3、如图8所示为截面图，AA’与BB’截面相同；通过干刻去除N漂移区顶部覆盖的一部分多晶硅；
4、如图9所示为截面图，AA’与BB’截面相同；淀积层间膜，光刻、干刻层间膜，形成接触孔，去除光刻胶；
5、涂光刻胶、光刻，后续将要形成肖特基接触的区域上方被光刻胶覆盖，对将要形成欧姆接触的区域进行P型离子束注入；如图10A所示为AA’截面图，如图10B所示为BB’截面图，如图10C所示为CC’截面图；
6、去除光刻胶、进行热退火，激活P型掺杂离子；
7、淀积能够与N型硅表面形成肖特基接触的金属(如钛，但不局限于钛)埋层，进行热退火，在P型顶部形成欧姆接触，同时在与P型相邻的N漂移区顶部形成肖特基接触；如图11A所示为AA’截面图，如图11B所示为BB’截面图，如图11C所示为CC’截面图；
8、后续处理；按照现有分立器件的方法，淀积金属填满接触孔，通过干刻回刻或者化学机械研磨去除表面多余金属；淀积正面金属，通过光刻、干刻形成正面金属图形；然后在衬底背面涂光刻胶，光刻，对背面进行重掺杂硼离子注入，如图12A所示为AA’截面图，如图12B所示为BB’截面图；之后去除光刻胶，热退火，激活形成背面P型掺杂区，最后在背面形成背面金属，形成IGBT的集电极-发射极与肖特基二极管并联的器件结构。

Claims (5)

1.一种集成有低漏电肖特基二极管的绝缘栅双极晶体管结构，包括绝缘栅双极晶体管，其特征在于：所述绝缘栅双极晶体管的N型漂移区的顶部包括被多晶硅栅覆盖的区域和未被多晶硅栅覆盖的区域；未被多晶硅栅覆盖的区域下方有一块或者多块P型掺杂区，其余区域为没有P型掺杂的N漂移区；P型掺杂区顶部通过欧姆接触和正面金属与IGBT的发射极相连；没有P型掺杂的N漂移区的顶部形成肖特基接触，并作为肖特基二极管的阳极通过正面金属与IGBT的发射极相连；肖特基二极管的阴极通过背面金属与IGBT的集电极相连；
所述肖特基接触位于没有P型掺杂的N漂移区的顶部并与P型掺杂区相邻；所述肖特基二极管与IGBT并联。
2.根据权利要求1所述的集成有低漏电肖特基二极管的绝缘栅双极晶体管结构，其特征在于：所述肖特基二极管的阴极通过N型重掺杂与背面金属连接，IGBT的集电极通过P型重掺杂也与背面金属连接。
3.一种权利要求1所述的集成有低漏电肖特基二极管的绝缘栅双极晶体管结构的制备方法，其特征在于，包括以下步骤：
第一步，按照IGBT工艺，形成IGBT栅、体区和发射区；
第二步，涂光刻胶、光刻，只露出N漂移区顶部覆盖的一部分多晶硅；
第三步，通过干刻去除N漂移区顶部覆盖的一部分多晶硅；
第四步，淀积层间膜，光刻、干刻层间膜，形成接触孔，去除光刻胶；
第五步，涂光刻胶、光刻，后续将要形成肖特基接触的区域上方被光刻胶覆盖，对将要形成欧姆接触的区域进行P型离子束注入；
第六步，去除光刻胶、进行热退火，激活P型掺杂离子；
第七步，淀积能够与N型硅表面形成肖特基接触的金属埋层，进行热退火，在P型掺杂区顶部形成欧姆接触，同时在与P型掺杂区相邻的N漂移区顶部形成肖特基接触；
第八步，后续处理。
4.根据权利要求3所述的集成有低漏电肖特基二极管的绝缘栅双极晶体管结构的制备方法，其特征在于：所述第七步中的金属埋层的材料为钛、钴或者其它能与硅形成肖特基接触的金属。
5.根据权利要求3所述的集成有低漏电肖特基二极管的绝缘栅双极晶体管结构的制备方法，其特征在于：所述第八步后续处理的方法为：淀积金属填满接触孔，通过干刻回刻或者化学机械研磨去除表面多余金属；淀积正面金属，通过光刻、干刻形成正面金属图形；然后在衬底背面涂光刻胶，光刻，对背面进行重掺杂硼离子注入；之后去除光刻胶，热退火，激活形成背面P型掺杂区，最后在背面形成背面金属，形成IGBT的集电极-发射极与肖特基二极管并联的器件结构。
CN201110229038.2A 2011-08-11 2011-08-11 集成有低漏电肖特基二极管的igbt结构及其制备方法 Active CN102931215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110229038.2A CN102931215B (zh) 2011-08-11 2011-08-11 集成有低漏电肖特基二极管的igbt结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110229038.2A CN102931215B (zh) 2011-08-11 2011-08-11 集成有低漏电肖特基二极管的igbt结构及其制备方法

Publications (2)

Publication Number Publication Date
CN102931215A CN102931215A (zh) 2013-02-13
CN102931215B true CN102931215B (zh) 2015-02-04

Family

ID=47645978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110229038.2A Active CN102931215B (zh) 2011-08-11 2011-08-11 集成有低漏电肖特基二极管的igbt结构及其制备方法

Country Status (1)

Country Link
CN (1) CN102931215B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755303B (zh) * 2017-11-01 2021-02-26 苏州东微半导体股份有限公司 一种igbt功率器件
CN115832039A (zh) * 2022-12-09 2023-03-21 宁波达新半导体有限公司 一种逆导型igbt器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593620B1 (en) * 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US7737522B2 (en) * 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
US8110869B2 (en) * 2005-02-11 2012-02-07 Alpha & Omega Semiconductor, Ltd Planar SRFET using no additional masks and layout method
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP5290549B2 (ja) * 2007-08-29 2013-09-18 ローム株式会社 半導体装置
DE102009028240A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Feldeffekttransistor mit integrierter TJBS-Diode
US8829614B2 (en) * 2009-08-31 2014-09-09 Alpha And Omega Semiconductor Incorporated Integrated Schottky diode in high voltage semiconductor device
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme

Also Published As

Publication number Publication date
CN102931215A (zh) 2013-02-13

Similar Documents

Publication Publication Date Title
CN102723363B (zh) 一种vdmos器件及其制作方法
KR102292410B1 (ko) Igbt 전력소자
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN102916042B (zh) 逆导igbt器件结构及制造方法
CN106129110B (zh) 一种双通道rc-igbt器件及其制备方法
CN111403486A (zh) 一种沟槽型mosfet结构及其制作方法
CN102386220A (zh) 一种具有背注增强结构的igbt及其制造方法
CN111834449A (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
CN103855206A (zh) 绝缘栅双极晶体管及其制造方法
CN113948578A (zh) 一种集成了mps二极管的碳化硅mosfet
CN102931215B (zh) 集成有低漏电肖特基二极管的igbt结构及其制备方法
CN105047704A (zh) 一种具有连通型存储层的高压igbt及其制造方法
CN102931216B (zh) 集成有肖特基二极管的绝缘栅双极晶体管结构及制备方法
CN103872108B (zh) 一种igbt结构及其制备方法
CN104253154A (zh) 一种具有内置二极管的igbt及其制造方法
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
CN102931228B (zh) 逆导igbt器件及制造方法
CN103022114B (zh) 一种基于截止环的高压大功率igbt芯片及其设计方法
CN103779404B (zh) P沟道注入效率增强型绝缘栅双极型晶体管
CN107452623A (zh) 一种快恢复二极管的制造方法及快恢复二极管
CN112366227A (zh) 一种绝缘栅双极晶体管及其制备方法
CN206711901U (zh) 一种内置肖特基界面的沟槽式mos结构二极管
CN104681610A (zh) Nldmos器件
CN103219371B (zh) 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法
CN102842608B (zh) 绝缘栅双极晶体管及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant