CN102842608B - 绝缘栅双极晶体管及制作方法 - Google Patents
绝缘栅双极晶体管及制作方法 Download PDFInfo
- Publication number
- CN102842608B CN102842608B CN201110165393.8A CN201110165393A CN102842608B CN 102842608 B CN102842608 B CN 102842608B CN 201110165393 A CN201110165393 A CN 201110165393A CN 102842608 B CN102842608 B CN 102842608B
- Authority
- CN
- China
- Prior art keywords
- hole
- layer
- trap
- emitter
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种绝缘栅双极晶体管，在其P阱中形成有沟槽或孔，在沟槽或孔的底部的形成有P+连接层，P+连接层位于发射区的底部；在沟槽或孔上部形成有发射极引线孔，发射极引线孔的宽度大于沟槽或孔的宽度，在沟槽或孔和发射极引线孔中填充有金属并引出发射极。本发明还公开了一种绝缘栅双极晶体管的制造方法，包括：在形成栅和P阱后，在P阱上进行光刻和硅刻蚀形成沟槽或孔，在沟槽或孔底部进行硼离子注入、形成发射区，在沟槽或孔中填入金属以及形成金属电极的步骤。本发明能降低发射极和P阱间的寄生电阻、抑制擎柱效应。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种绝缘栅双极晶体管，本发明还涉及一种绝缘栅双极晶体管的制作方法。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)是一种电压控制的MOS/双极复合型器件，这种器件同时具有双极结型功率晶体管和功率MOSFET的主要优点：输入阻抗高、输入驱动功率小、导通电阻小、电流容量大、开关速度快等。IGBT结构和VDMOS结构非常相似，如图2所示，为现有第一种IGBT的结构示意图，包括：集电区，由形成于硅衬底底部的P型层13组成，从所述硅衬底的背面引出集电极；漂移区，由依次形成于所述集电区上的第一N+层12和第一N-层11组成，所述第一N+层12的N型杂质浓度大于所述第一N-层11的N型杂质浓度；P阱16，形成于所述第一N-层11中；发射区，由形成于所述P阱16上部的第二N+层14组成，所述P阱16将所述发射区和所述漂移区隔开；栅极21，覆盖部分所述P阱16，被所述栅极21覆盖的所述P阱16为沟道区，所述沟道区连接所述P阱16两侧的所述漂移区和所述发射区；P+连接层15a，穿过所述第二N+层14并和所述P阱16形成接触；发射极24a，和所述第二N+层14形成接触、并通过所述P+连接层15a引出所述P阱16；其中场氧22用于器件间的隔离，介质层23用于金属层和器件间的隔离。上述的现有第一种IGBT和现有VDMOS的结构不同处是将现有VDMOS的N+衬底换成了N-衬底即所述第一N-层11，并增加一层P层即所述P型层13。然而这一结构改进是IGBT的性质相比于VDMOS发生了本质的变化，形成了一种带有MOS栅控制的双极晶体管结构。当器件导通时，由于所述P型层13向所述第一N-层11注入大量的少数载流子使所述第一N-层11产生强烈的电导调制效应，因而其电阻率大大降低，从而使器件的导通电阻受所述第一N-层11的电阻率和厚度的限制变小。通过适当选取所述第一N-层11的电阻率和厚度，可使器件的耐压得以提高，同时不会明显增加导通电阻。因此，IGBT克服了VDMOS本身固有的而且是无法克服的导通电阻与击穿电压之间的矛盾。然而，IGBT在克服了VDMOS缺点的同时，又带来了自身固有的结构缺陷，那就是IGBT的PNPN结构在一定的工作条件下发生闩锁，导致IGBT失去栅控能力，器件无法自行关断，甚至由于正反馈形成的大电流使IGBT永久性烧毁，该现象被称为IGBT的擎住效应。
IGBT擎住效应是器件设计、制造和应用过程中需要严格避免的，降低发射极24a与P阱16间的电阻可以抑制IGBT擎住效应。如图4所示为现有第一种IGBT的等效电路图，由PNPN结构结构形成了一PNP管和一NPN管，其中所述PNP管由所述P型层13、所述第一N+层12、所述第一N-层11以及所述P阱16组成，所述P型层13引出集电极；所述NPN管为寄生管，由所述第一N+层12、所述第一N-层11、所述P阱16和所述第二N+层14组成，所述第二N+层14引出发射极；所述P阱16和所述发射极间的连接电阻为Rs；NMOS管的源区为所述第一N+层12和所述第一N-层11、NMOS的漏区为所述第二N+层14，栅极21控制NMOS管的沟道的形成。IGBT的PNPN结构在一定的工作条件下发生闩锁，导致IGBT失去栅控能力，器件无法自行关断，甚至由于正反馈形成的大电流使IGBT永久性烧毁，该现象被称为IGBT的擎住效应。IGBT擎住效应是器件设计、制造和应用过程中需要严格避免的，降低所述发射极21a和所述P阱16之间的寄生电阻Rs能降低所述NPN的基极和发射极上电压降，减少通过NPN注入到N-区域即所述第一N+层12和所述第一N-层11区域的电子，在NMOS关断时有利于所述PNP管关断，有利于抑制IGBT擎住效应。
如图2所示的现有第一种IGBT是通过所述P+连接层15a实现所述发射极24a和所述P阱16形成接触，该结构的形成的寄生电阻Rs一般较大。
如图3所示是现有第二种IGBT的结构示意图，现有第二种IGBT在发射极24b的引线孔形成同时增加硅刻蚀工艺，在所述引线孔底部注入形成P+连接层15b，一般可以在所述引线孔底部形成深度约1μm的P+连接层15b。现有第二种IGBT由于受到所述引线孔的宽度的限制，最后形成的所述P+连接层15b深度不能很深，使得寄生电阻Rs仍然较大。
发明内容
本发明所要解决的技术问题是提供一种绝缘栅双极晶体管，能降低发射极和P阱间的寄生电阻、抑制擎柱效应；为此，本发明还提供一种绝缘栅双极晶体管的制作方法。
为解决上述技术问题，本发明提供的绝缘栅双极晶体管包括：集电区，由形成于硅衬底底部的P型层组成，从所述硅衬底的背面引出集电极。漂移区，由依次形成于所述集电区上的第一N+层和第一N-层组成，所述第一N+层的N型杂质浓度大于所述第一N-层的N型杂质浓度。P阱，形成于所述第一N-层中。发射区，由形成于所述P阱上部的第二N+层组成，所述P阱将所述发射区和所述漂移区隔开。栅极，覆盖部分所述P阱，被所述栅极覆盖的所述P阱为沟道区，所述沟道区连接所述P阱两侧的所述漂移区和所述发射区。在所述P阱中形成有沟槽或孔，在所述沟槽或孔的底部的所述P阱中形成有P+连接层，所述P+连接层位于所述发射区的底部；在所述沟槽或孔上部形成有发射极引线孔，所述发射极引线孔的宽度大于所述沟槽或孔的宽度，在所述沟槽或孔和所述发射极引线孔中填充有金属并引出发射极。
进一步的改进是，所述沟槽或孔的位置位于所述P阱区域中央，所述沟槽或孔的边缘距离所述栅极为1.5μm～3.5μm，所述沟槽或孔的深度为1μm～4μm。
为解决上述技术问题，本发明提供的绝缘栅双极晶体管的制造方法，包括如下步骤：
步骤一、在硅衬底底部形成一P型层，所述P型层组成集电区。
步骤二、在所述P型层上形成第一N+层和第一N-层组成，所述第一N+层的N型杂质浓度大于所述第一N-层的N型杂质浓度，所述第一N+层和所述第一N-层组成漂移区。
步骤三、在所述第一N-层中形成P阱。
步骤四、形成栅极，所述栅极覆盖部分所述P阱，被所述栅极覆盖的所述P阱为沟道区，所述沟道区连接所述漂移区和后续将要形成的发射区。
步骤五、采用光刻和刻蚀工艺在所述P阱中进行硅刻蚀形成沟槽或孔。
步骤六、在所述沟槽或孔的底部的所述P阱中进行硼离子注入并退火，形成P+连接层。
步骤七、在所述P阱上部形成第二N+层，由所述第二N+层组成发射区，所述P+连接层位于所述发射区的底部，所述P阱将所述发射区和所述漂移区隔开。
步骤八、在所述第二N+层上形成一介质层，并刻蚀所述介质层形成发射极引线孔，所述发射极引线孔位于所述沟槽或孔上部，所述发射极引线孔的宽度大于所述沟槽或孔的宽度；在所述沟槽或孔和所述发射极引线孔中填充金属并引出发射极。
进一步的改进是，步骤五中所述沟槽或孔的位置位于所述P阱区域中央，所述沟槽或孔的边缘距离所述栅极为1.5μm～3.5μm，所述沟槽或孔的深度为1μm～4μm。
进一步的改进是，步骤六中所述硼离子注入能采用不同能量、剂量进行多次注入，所述硼离子注入的角度为0度或7度、注入剂量为1E14cm-2～2E16cm-2、注入能量为10kev～200kev。最佳选择为，所述硼离子注入的注入剂量为1E15cm-2～1E16cm-2。
进一步的改进是，步骤六中所述退火的温度为900℃～1100℃、时间为10分～200分。
本发明通过在发射极的引线孔底部的P阱中形成一宽度小于发射极的引线孔的沟槽或孔，并在沟槽或孔底部形成P+连接层。本发明相对于现有现有第一种IGBT，发射极能够直接深入到P阱的内部从而直接通过金属引出P阱，从而能够降低发射极和P阱间的寄生电阻、抑制擎柱效应。本发明相对于现有第二种IGBT，由于沟槽或孔的宽度要比现有第二种IGBT的P阱的硅刻蚀要小、而沟槽或孔的深度和离栅极距离都比现有第二种IGBT的P阱的硅刻蚀的相应尺寸要大，从而能使本发明的P+连接层深度能够得到加大，从而也同样能够降低发射极和P阱间的寄生电阻、抑制擎柱效应。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例一IGBT的结构示意图；
图2是现有第一种IGBT的结构示意图；
图3是现有第二种IGBT的结构示意图；
图4是现有第一种IGBT的等效电路图；
图5-图8是本发明实施例一IGBT的制造方法的各步骤中的结构示意图；
图9是本发明实施例二IGBT的结构示意图。
具体实施方式
如图1所示，为本发明实施例一绝缘栅双极晶体管的示意图，本发明实施例一绝缘栅双极晶体管包括：集电区，由形成于硅衬底底部的P型层13组成，从所述硅衬底的背面引出集电极。漂移区，由依次形成于所述集电区上的第一N+层12和第一N-层11组成，所述第一N+层12的N型杂质浓度大于所述第一N-层11的N型杂质浓度。P阱16，形成于所述第一N-层11中。发射区，由形成于所述P阱16上部的第二N+层14组成，所述P阱16将所述发射区和所述漂移区隔开。栅极21，为一种纵向的沟槽式的栅极，所述栅极21的沟槽形成于所述第一N-层11中，所述栅极21覆盖部分所述P阱16，被所述栅极21覆盖的所述P阱16为沟道区，所述沟道区连接所述P阱16两侧的所述漂移区和所述发射区。在所述P阱16中形成有沟槽或孔，在所述沟槽或孔的底部的所述P阱16中形成有P+连接层15，所述P+连接层15位于所述发射区的底部。在所述沟槽或孔上部形成有发射极引线孔，所述发射极引线孔的宽度大于所述沟槽或孔的宽度，在所述沟槽或孔和所述发射极引线孔中填充有金属并引出发射极24。其中场氧22用于器件间的隔离，介质层23用于金属层和器件间的隔离。其中，所述沟槽或孔的位置位于所述P阱16区域中央，所述沟槽或孔的边缘距离所述栅极21为1.5μm～3.5μm，所述沟槽或孔的深度为1μm～4μm。
如图9所示，为本发明实施例二绝缘栅双极晶体管的示意图，本发明实施例二绝缘栅双极晶体管和本发明实施例二绝缘栅双极晶体管的区别为其中的栅极21a为一种横向的平面型结构，所述栅极21a形成于所述P阱16的表面上、并从所述P阱16的表面覆盖所述P阱16形成一横向的沟道区。
如图5～图8所示，为本发明实施例一绝缘栅双极晶体管的制造方法的各步骤中的结构示意图，本发明实施例一绝缘栅双极晶体管的制造方法包括如下步骤：
步骤一、如图5所示，在硅衬底底部形成一P型层13，所述P型层13组成集电区。
步骤二、如图5所示，在所述P型层13上形成第一N+层12和第一N-层11组成，所述第一N+层12的N型杂质浓度大于所述第一N-层11的N型杂质浓度，所述第一N+层12和所述第一N-层11组成漂移区。
步骤三、如图5所示，在所述第一N-层11中形成P阱16。
步骤四、如图5所示，形成栅极21，所述栅极21覆盖部分所述P阱16，被所述栅极21覆盖的所述P阱16为沟道区，所述沟道区连接所述漂移区和后续将要形成的发射区。
步骤五、如图6所示，采用光刻和刻蚀工艺在所述P阱16中进行硅刻蚀形成沟槽或孔。所述沟槽或孔的位置由光刻胶26定义，位于所述P阱16区域中央，所述沟槽或孔的边缘距离所述栅极21为1.5μm～3.5μm，所述沟槽或孔的深度为1μm～4μm。
步骤六、如图7所示，在所述沟槽或孔的底部的所述P阱16中进行硼离子注入并退火，形成P+连接层15。所述硼离子注入能采用不同能量、剂量进行多次注入，所述硼离子注入的角度为0度或7度、注入剂量为1E14cm-2～2E16cm-2、注入能量为10kev～200kev。最佳选择为，所述硼离子注入的注入剂量为1E15cm-2～1E16cm-2。所述退火的温度为900℃～1100℃、时间为10分～200分。
步骤七、如图8所示，在所述P阱16上部形成第二N+层14，由所述第二N+层14组成发射区，所述P+连接层15位于所述发射区的底部，所述P阱16将所述发射区和所述漂移区隔开。
步骤八、如图1所示，在所述第二N+层14上形成一介质层23，并刻蚀所述介质层23形成发射极引线孔，所述发射极引线孔位于所述沟槽或孔上部，所述发射极引线孔的宽度大于所述沟槽或孔的宽度；在所述沟槽或孔和所述发射极引线孔中填充金属并引出发射极24。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (5)
1.一种绝缘栅双极晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、在硅衬底底部形成一P型层，所述P型层组成集电区；
步骤二、在所述P型层上形成第一N+层和第一N-层组成，所述第一N+层的N型杂质浓度大于所述第一N-层的N型杂质浓度，所述第一N+层和所述第一N-层组成漂移区；
步骤三、在所述第一N-层中形成P阱；
步骤四、形成栅极，所述栅极覆盖部分所述P阱，被所述栅极覆盖的所述P阱为沟道区，所述沟道区连接所述漂移区和后续将要形成的发射区；
步骤五、采用光刻和刻蚀工艺在所述P阱中进行硅刻蚀形成沟槽或孔；
步骤六、在所述沟槽或孔的底部的所述P阱中进行硼离子注入并退火，形成P+连接层；
步骤七、在所述P阱上部形成第二N+层，由所述第二N+层组成发射区，所述P+连接层位于所述发射区的底部，所述P阱将所述发射区和所述漂移区隔开；
步骤八、在所述第二N+层上形成一介质层，并刻蚀所述介质层形成发射极引线孔，所述发射极引线孔位于所述沟槽或孔上部，所述发射极引线孔的宽度大于所述沟槽或孔的宽度；在所述沟槽或孔和所述发射极引线孔中填充金属并引出发射极。
2.如权利要求1所述的绝缘栅双极晶体管的制造方法，其特征在于：步骤五中所述沟槽或孔的位置位于所述P阱区域中央，所述沟槽或孔的边缘距离所述栅极为1.5μm～3.5μm，所述沟槽或孔的深度为1μm～4μm。
3.如权利要求1所述的绝缘栅双极晶体管的制造方法，其特征在于：步骤六中所述硼离子注入能采用不同能量、剂量进行多次注入，所述硼离子注入的角度为0度或7度、注入剂量为1E14cm-2～2E16cm-2、注入能量为10kev～200kev。
4.如权利要求3所述的绝缘栅双极晶体管的制造方法，其特征在于：所述硼离子注入的注入剂量为1E15cm-2～1E16cm-2。
5.如权利要求1所述的绝缘栅双极晶体管的制造方法，其特征在于：步骤六中所述退火的温度为900℃～1100℃、时间为10分～200分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110165393.8A CN102842608B (zh) | 2011-06-20 | 2011-06-20 | 绝缘栅双极晶体管及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110165393.8A CN102842608B (zh) | 2011-06-20 | 2011-06-20 | 绝缘栅双极晶体管及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102842608A CN102842608A (zh) | 2012-12-26 |
| CN102842608B true CN102842608B (zh) | 2015-04-08 |
Family
ID=47369817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110165393.8A Active CN102842608B (zh) | 2011-06-20 | 2011-06-20 | 绝缘栅双极晶体管及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102842608B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427881A (zh) * | 2017-08-23 | 2019-03-05 | 深圳尚阳通科技有限公司 | 具有屏蔽栅的沟槽栅mosfet及制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0726602A2 (en) * | 1995-02-09 | 1996-08-14 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
| CN1525575A (zh) * | 2003-02-26 | 2004-09-01 | �����Զ�����ʽ���� | 高耐电压场效应型半导体设备 |
| CN101393857A (zh) * | 2008-08-08 | 2009-03-25 | 成都方舟微电子有限公司 | 在超高密度沟槽型功率器件设计中实现分阱结构的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3971327B2 (ja) * | 2003-03-11 | 2007-09-05 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
-
2011
- 2011-06-20 CN CN201110165393.8A patent/CN102842608B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0726602A2 (en) * | 1995-02-09 | 1996-08-14 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
| CN1525575A (zh) * | 2003-02-26 | 2004-09-01 | �����Զ�����ʽ���� | 高耐电压场效应型半导体设备 |
| CN101393857A (zh) * | 2008-08-08 | 2009-03-25 | 成都方舟微电子有限公司 | 在超高密度沟槽型功率器件设计中实现分阱结构的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102842608A (zh) | 2012-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107799582B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| US8933506B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| US9685523B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| CN105789269A (zh) | 沟槽绝缘栅双极型晶体管及其制备方法 | |
| CN107768436A (zh) | 一种沟槽栅电荷储存型igbt及其制造方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN101378073B (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN103872097B (zh) | 功率半导体设备及其制造方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| CN107644903B (zh) | 具有高抗短路能力的沟槽栅igbt器件及其制备方法 | |
| KR101259895B1 (ko) | 횡형 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법 | |
| CN102544083B (zh) | 一种mos型功率器件及其制造方法 | |
| CN102842608B (zh) | 绝缘栅双极晶体管及制作方法 | |
| CN110473905B (zh) | 一种具有自偏置pmos的分离栅tigbt及其制作方法 | |
| CN103779404B (zh) | P沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN114373749A (zh) | 一种消除负阻效应的横向rc-igbt器件结构 | |
| CN115842049A (zh) | 一种绝缘栅双极型晶体管及其制作方法 | |
| CN103178101B (zh) | 绝缘栅双极晶体管及制造方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| CN102881595B (zh) | 一种超结高压功率器件的制造方法 | |
| CN102263127B (zh) | 一种mos型功率器件及其制造方法 | |
| CN103178102B (zh) | 绝缘栅双极晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140103 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140103 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |