CN113948578A - 一种集成了mps二极管的碳化硅mosfet - Google Patents
一种集成了mps二极管的碳化硅mosfet Download PDFInfo
- Publication number
- CN113948578A CN113948578A CN202111514131.8A CN202111514131A CN113948578A CN 113948578 A CN113948578 A CN 113948578A CN 202111514131 A CN202111514131 A CN 202111514131A CN 113948578 A CN113948578 A CN 113948578A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- grid
- source
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 26
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000001465 metallisation Methods 0.000 claims abstract description 6
- 238000000926 separation method Methods 0.000 claims abstract description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 108091006146 Channels Proteins 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种集成了MPS二极管的碳化硅MOSFET，所述半导体主体包括源极沟槽、栅极沟槽、N‑漂移区、N+衬底，所述N+衬底的下方覆盖了金属化漏极，N+衬底的上表面与N‑漂移区的下表面接触；在源极沟槽中围绕设置了P+型区，且P+型区设置在N‑漂移区上；在栅极沟槽中填充多晶硅并刻蚀形成分离栅极；在P+型区的上表面覆盖了金属化源极，所述金属化源极具有延展结构，所述延展结构穿过栅极与N‑漂移区接触，所述栅极与延展结构之间通过场氧化物隔离。本方案将快恢复混合型PIN肖特基二极管集成在碳化硅MOSFET结构中，对比传统的沟槽型碳化硅MOSFET外接二极管的形式，在不损失碳化硅MOSFET功耗的情况下减少其***器件的使用数量，并且实现了减少开关损耗的目的。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种集成了MPS二极管的碳化硅MOSFET。
背景技术
在半导体领域中，碳化硅MOSFET已经逐渐普及到高功率电力***的应用中，在实际使用时，通常碳化硅MOSFET需要反平行的外接肖特基二极管，但这样会增加***器件的使用数据，使得整体器件体积变大，还会增加开关损耗。
发明内容
本发明的目的在于改善现有技术中所存在的不足，提供一种集成了MPS二极管的碳化硅MOSFET。
为了实现上述发明目的，本发明实施例提供了以下技术方案：
一种集成了MPS二极管的碳化硅MOSFET，所述半导体主体包括源极沟槽、栅极沟槽、N-漂移区、N+衬底，所述N+衬底的下方覆盖了金属化漏极，N+衬底的上表面与N-漂移区的下表面接触；在源极沟槽中围绕设置了P+型区，且P+型区设置在N-漂移区上；在栅极沟槽中填充多晶硅并刻蚀形成分离栅极；在P+型区的上表面覆盖了金属化源极，所述金属化源极具有延展结构，所述延展结构穿过栅极与N-漂移区接触，所述栅极与延展结构之间通过场氧化物隔离。
更进一步地，所述半导体主体还包括N型电流分布区，N-漂移区的上表面与N型电流分布区的下表面接触，且所述P+型区贯穿N型电流分布区并与N-漂移区接触。
更进一步地，所述延展结构贯穿N型电流分布区且与N-漂移区接触，形成肖特基接触。
更进一步地，所述金属化源极还具有凸起结构、平展结构，所述凸起结构、延展结构、平展结构一体化连接；所述平展结构覆盖在P+型区的上表面，凸起结构与栅极之间通过场氧化物隔离。
更进一步地，所述P+型区所包围源极沟槽的内部灌入多晶硅。
更进一步地，所述半导体主体还包括P型通道区，所述P型通道区设置在所述N型电流分布区的上方；所述P型通道区与栅极之间通过栅氧化物隔离。
更进一步地，栅极与N型电流分布区之间通过栅氧化物隔离。
更进一步地，所述半导体主体还包括N+源区，所述N+源区设置在所述P型通道区的上方；所述N+源区与栅极之间通过栅氧化物隔离；所述N+源区的上表面与所述平展结构接触，且平展结构与N+源区和P+型区同时形成欧姆接触。
与现有技术相比，本发明的有益效果：
本方案将快恢复混合型PIN肖特基二极管(MPS)集成在碳化硅MOSFET结构中，对比传统的沟槽型碳化硅MOSFET外接二极管的形式，在不损失碳化硅MOSFET功耗的情况下减少其***器件的使用数量，并且实现了减少开关损耗的目的。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例MOSFET的横截面示意图；
图2为本发明实施例MOSFET的横截面示意图且展示了隔离物；
图3为本发明实施例MOSFET的P沟道反型后的电流走向示意图。
主要元件符号说明
金属化源极1，延展结构11，凸起结构12，平展结构13，栅极2，金属化漏极3，N-漂移区4，N+衬底5，N+源区6，P型通道区7，N型电流分布区8，P+源极区9，多晶硅91，场氧化物92，场氧化物93，栅氧化物94，栅氧化物95。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
本发明通过下述技术方案实现(本实施例所描述的“上表面”、“下表面”、“上方”、“右上到下”等，以说明书附图中展示的MOSFET摆放方向来定义)，一种集成了MPS二极管的碳化硅MOSFET，如图1所示为MOSFET的横截面示意图，且为对称结构，包括半导体主体，所述半导体主体包括源极沟槽、栅极沟槽、N-漂移区4、N+衬底5，从图1中可以看出N-漂移区4的下表面覆盖了N+衬底5，N+衬底5的下表面淀积了金属化漏极3。在源极沟槽中围绕设置了P+型区9，且P+型区9设置在N-漂移区4上，在P+型区9包围源极沟槽的内部填充多晶硅91。
在栅极沟槽中填充多晶硅并刻蚀形成分离栅极2，所述栅极沟槽的上方覆盖了金属化源极1，且金属化源极1与P+型区9接触可形成欧姆接触。所述金属化源极1具有一体化连接的延展结构11，所述延展结构11穿过栅极2与N-漂移区4接触，但栅极2与延展结构11之间灌入了场氧化物93(CVD淀积二氧化硅材料)，使得栅极2与延展结构11隔离绝缘。
在N-漂移区4的上表面有N型电流分布区8，P+型区9贯穿N型电流分布区8并与N-漂移区4接触。请参见图1，所述延展结构11贯穿N型电流分布区8且与N-漂移区4接触，且延展结构11与N-漂移区4形成肖特基接触。
本方案将快恢复混合型PIN肖特基二极管(MPS)集成在碳化硅MOSFET结构中，对比传统的沟槽型碳化硅MOSFET外接二极管的形式，在不损失碳化硅MOSFET功耗的情况下减少其***器件的使用数量，并且实现了减少开关损耗的目的。
请继续参见图1，所述金属化源极1还具有凸起结构12、平展结构13，所述延展结构11、凸起结构12、平展结构13一体化连接。所述平展结构13覆盖在P+型区9的上表面，且与P+型区9接触。请参见图2，所述凸起结构12与栅极2之间灌入场氧化物92，且栅极2与延展结构11之间也灌入场氧化物93，使得栅极2与金属化源极1(包括延展结构11、凸起结构12、平展结构13)隔离，达到绝缘效果。
需要说明的是，场氧化物92和场氧化物93为同一步骤灌入，因此凸起结构12与栅极2之间的场氧化物92和栅极2与延展结构11之间的场氧化物93为同一种物质，所以名称一致，但本方案意在区分灌入场氧化物的区域位置，所以使用了不同的附图标记。
所述半导体还包括P型通道区7、N+源区6，所述P型通道区7设置在所述N型电流分布区8的上方，所述N+源区6设置在P型通道区7的上方，所述P+型区9由上到下同时贯穿了N+源区6、P型通道区7、N型电流分布区8，并嵌入设置在N-漂移区4上。平展结构13还与N+源区6接触，形成欧姆接触。
当N+源区6、P型通道区7、N型电流分布区8的表面热氧化形成栅氧化物后，在栅极沟槽中填充多晶硅并刻蚀形成分离栅极2，使得栅极2与N+源区6、P型通道区7之间通过栅氧化物94(为热氧化硅形成的二氧化硅)隔离；同时栅极2与N型电流分布区8之间也热氧化形成了栅氧化物95，使得栅极2与N型电流分布区8隔离。
需要说明的是，栅氧化物94和栅氧化物95为同一步骤热氧化形成，因此栅极2与N+源区6、P型通道区7之间形成的栅氧化物94和栅极2与N型电流分布区8之间形成的栅氧化物95为同一种物质，所以名称一致，但本方案意在区分灌入栅氧化物的区域区域，所以使用了不同的附图标记。
综上是本方案MOSFET的结构，N+源区6、P型通道区7、N型电流分布区8包围形成栅极沟槽，在源极区域还有独立的源极沟槽。半导体主体部分自下而上包括N+衬底、N-漂移区、N型电流分布区、P型通道区、N+源区，以及围绕源极沟槽的P+型区。除了N+衬底与N-漂移区外，其他区域的掺杂工序可以使用离子注入的方式，或是外延生长，或是两者混合。栅极沟槽与源极沟槽的刻蚀在所有掺杂工序完成之后，沟槽刻蚀之后通过热氧化在P型通道区形成栅氧化物，然后在栅极沟槽以及源极沟槽填充多晶硅，之后刻蚀分离栅极多晶硅，在中间打开通道一直到栅氧化层。使用场氧化物填充通道，刻蚀场氧化物以及栅氧化物再次形成通道到N-漂移区。最后为金属化源极和金属化漏极的淀积，源极和栅极之间通过场氧化物隔离，避免接触短路。
需要注意的是，本MOSFET结构为N沟道型，金属化源极1和N-漂移区4形成肖特基接触，所以金属化源极1到N-漂移区4只能单向导通。也就是说，电流只能从金属化源极1流向N-漂移区4，而不能从N-漂移区4流向金属化源极1。
本MOSFET有以下三种状态：
(一)MOSFET工作时，给金属化漏极3加正电压，电流的走向为：金属化漏极3→N+衬底5→N-漂移区4→N型电流分布区8→P型通道区7→N+源区6→金属化源极1。
通常MOSFET工作时，会给栅极2加上正电压，由于异性相吸的原理，请参见图3，P型通道区7中的电子e-被吸附到靠近栅极2的一侧，使得P型通道区7中靠近栅极2的一侧有大量的电子，从而形成一个N沟道可以通向P沟道的通道，该通道中电子远比空穴多，使得P型通道区7反型。所以原本电流不能从N型电流分布区8走向P型通道区7，但是P型通道区7反型后，N型电流分布区8则可以走向P型通道区7中形成的通道，因此电流的走向可参见图3中的箭头。
需要说明的是，由于金属化源极1和N-漂移区4是肖特基接触，只能单向导通，所以电流到达N-漂移区4时，不会直接流向延展结构11，所以只能走向N型电流分布区8。
(二)MOSFET不工作时，给金属化漏极3加上正电压，电流走不通金属化漏极3→N+衬底5→N-漂移区4→金属化源极1，也走不通金属化漏极3→N+衬底5→N-漂移区4→N型电流分布区8→P型通道区7→N+源区6→金属化源极1。
MOSFET不工作时，栅极2上没有电压，又由于本申请是N沟道型，所以电流即使达到N型电流分布区8后，也不能走向P型通道区7。
又由于金属化源极1和N-漂移区4是肖特基接触，不能反向导通，所以电流也不能从N-漂移区4到达金属化源极1。
(三)MOSFET不工作时，给金属化源极1加上正电压，电流走向为：金属化源极1→N-漂移区4→N+衬底5→金属化漏极3。
MOSFET不工作时，栅极2上没有电压，电流不能通过P型通道区7。那么金属化源极1的电流只能走向-漂移区4，从而经过N+衬底5，到达金属化漏极3。
作为其他的状态，MOSFET工作时，给金属化源极1加上正电压，金属化漏极3接地，此时在电路环境中MOSFET被关闭，栅极的电压为零。由于电路电感的存在，电路中的电流无法瞬间归零，且电流是正弦交流电，而不是直流电此时电路电流方向是从源极流向漏极。
如果没有外接二极管，那么此时电路电流只能通过MOSFET内带的体二极管(由P+型区9、N-漂移区4、N+衬底5组成)，此时如果电路里有给MOSFET外接一个反向的肖特基二极管，那么电流就可以通过此二极管流通，因为肖特基二极管开启速度会快于MOSFET内带的体二极管。
实际中不使用MOSFET内带的体二极管是因为：当MOSFET重新需要被开启时，即金属化漏极电压为正，金属化源极为负(实际是因为电流需要重新从漏极向源极流动)，此时体二极管几乎同时被关闭。而由于是P-N结构，在导通期间体二极管在N-漂移区4形成大量空穴。在MOSFET开启的初始阶段，电子被用来中和这些之前形成的空穴，无法快速形成电流，也就导致MOSFET开启速度变慢。
而本方案设计目的就是为了将外接的肖特基二极管和MOSFET集成起来，但请注意，尽管不再使用体二极管，P+型区9还是需要保留，其作用还包括提高器件的可靠性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (8)
1.一种集成了MPS二极管的碳化硅MOSFET，包括半导体主体，所述半导体主体包括源极沟槽、栅极沟槽、N-漂移区(4)、N+衬底(5)，其特征在于：所述N+衬底(5)的下方覆盖了金属化漏极(3)，N+衬底(5)的上表面与N-漂移区(4)的下表面接触；在源极沟槽中围绕设置了P+型区(9)，且P+型区(9)设置在N-漂移区(4)上；在栅极沟槽中填充多晶硅并刻蚀形成分离栅极(2)；在P+型区(9)的上表面覆盖了金属化源极(1)，所述金属化源极(1)具有延展结构(11)，所述延展结构(11)穿过栅极(2)与N-漂移区(4)接触，所述栅极(2)与延展结构(11)之间通过场氧化物(93)隔离。
2.根据权利要求1所述的一种集成了MPS二极管的碳化硅MOSFET，其特征在于：所述半导体主体还包括N型电流分布区(8)，N-漂移区(4)的上表面与N型电流分布区(8)的下表面接触，且所述P+型区(9)贯穿N型电流分布区(8)并与N-漂移区(4)接触。
3.根据权利要求2所述的一种集成了MPS二极管的碳化硅MOSFET，其特征在于：所述延展结构(11)贯穿N型电流分布区(8)且与N-漂移区(4)接触，延展结构(11)与N-漂移区(4)形成肖特基接触。
4.根据权利要求2所述的一种集成了MPS二极管的碳化硅MOSFET，其特征在于：所述金属化源极(1)还具有凸起结构(12)、平展结构(13)，所述凸起结构(12)、延展结构(11)、平展结构(13)一体化连接；所述平展结构(13)覆盖在P+型区(9)的上表面，且平展结构(13)与P+型区(9)形成欧姆接触；凸起结构(12)与栅极(2)之间通过场氧化物(92)隔离。
5.根据权利要求4所述的一种集成了MPS二极管的碳化硅MOSFET，其特征在于：所述P+型区(9)所包围源极沟槽的内部灌入多晶硅(91)。
6.根据权利要求2所述的一种集成了MPS二极管的碳化硅MOSFET，其特征在于：所述半导体主体还包括P型通道区(7)，所述P型通道区(7)设置在所述N型电流分布区(8)的上方；所述P型通道区(7)与栅极(2)之间通过栅氧化物(94)隔离。
7.根据权利要求2所述的一种集成了MPS二极管的碳化硅MOSFET，其特征在于：栅极(2)与N型电流分布区(8)之间通过栅氧化物(95)隔离。
8.根据权利要求6所述的一种集成了MPS二极管的碳化硅MOSFET，其特征在于：所述半导体主体还包括N+源区(6)，所述N+源区(6)设置在所述P型通道区(7)的上方；所述N+源区(6)与栅极(2)之间通过栅氧化物(94)隔离；所述N+源区(6)的上表面与所述平展结构(13)接触，且平展结构(13)与N+源区(6)形成欧姆接触。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011524489.4A CN112614892A (zh) | 2020-12-22 | 2020-12-22 | 一种pin肖特基二极管的碳化硅mosfet |
| CN2020115244894 | 2020-12-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113948578A true CN113948578A (zh) | 2022-01-18 |
Family
ID=75244440
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011524489.4A Pending CN112614892A (zh) | 2020-12-22 | 2020-12-22 | 一种pin肖特基二极管的碳化硅mosfet |
| CN202111514131.8A Pending CN113948578A (zh) | 2020-12-22 | 2021-12-13 | 一种集成了mps二极管的碳化硅mosfet |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011524489.4A Pending CN112614892A (zh) | 2020-12-22 | 2020-12-22 | 一种pin肖特基二极管的碳化硅mosfet |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN112614892A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555443A (zh) * | 2021-07-06 | 2021-10-26 | 浙江芯国半导体有限公司 | 一种pin肖特基二极管的氧化镓mosfet及制备方法 |
| CN116230549B (zh) * | 2023-04-27 | 2023-08-29 | 浙江大学 | 集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110148629A (zh) * | 2019-03-18 | 2019-08-20 | 电子科技大学 | 一种沟槽型碳化硅mosfet器件及其制备方法 |
| CN111048590A (zh) * | 2019-12-26 | 2020-04-21 | 北京工业大学 | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 |
-
2020
- 2020-12-22 CN CN202011524489.4A patent/CN112614892A/zh active Pending
-
2021
- 2021-12-13 CN CN202111514131.8A patent/CN113948578A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110148629A (zh) * | 2019-03-18 | 2019-08-20 | 电子科技大学 | 一种沟槽型碳化硅mosfet器件及其制备方法 |
| CN111048590A (zh) * | 2019-12-26 | 2020-04-21 | 北京工业大学 | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112614892A (zh) | 2021-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107580725B (zh) | 高压半导体器件及其制造方法 | |
| CN103703566B (zh) | 半导体装置及其制造方法 | |
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| JP3202021B2 (ja) | パンチスルー電界効果トランジスタ | |
| US6693322B2 (en) | Semiconductor construction with buried island region and contact region | |
| US9472403B2 (en) | Power semiconductor switch with plurality of trenches | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| US20080197361A1 (en) | Insulated gate silicon carbide semiconductor device and method for manufacturing the same | |
| JP2004511910A (ja) | トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ | |
| EP2165367A1 (en) | Improved power switching transistors | |
| TW201415645A (zh) | 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 | |
| CN113948578A (zh) | 一种集成了mps二极管的碳化硅mosfet | |
| CN108604598A (zh) | 半导体装置 | |
| CN116110796B (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| CN116721925B (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| CN109768090A (zh) | 一种具有内嵌异质结二极管自保护的碳化硅槽型场氧功率mos器件 | |
| CN112420694A (zh) | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 | |
| CN109755238B (zh) | 一种分栅结构的超结功率器件 | |
| CN109755310B (zh) | 一种分栅结构的功率晶体管 | |
| CN115832057A (zh) | 一种碳化硅mosfet器件以及制备方法 | |
| CN113421927B (zh) | 一种逆导SiC MOSFET器件及其制造方法 | |
| US20130001699A1 (en) | Trench junction barrier schottky structure with enhanced contact area integrated with a mosfet | |
| CN108807540B (zh) | 沟槽式栅极功率金属氧化物半导体场效应晶体管的结构 | |
| CN108389895B (zh) | 基于超结的集成功率器件及其制造方法 | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |