JP5290549B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5290549B2
JP5290549B2 JP2007222839A JP2007222839A JP5290549B2 JP 5290549 B2 JP5290549 B2 JP 5290549B2 JP 2007222839 A JP2007222839 A JP 2007222839A JP 2007222839 A JP2007222839 A JP 2007222839A JP 5290549 B2 JP5290549 B2 JP 5290549B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
contact hole
sjmosfet
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007222839A
Other languages
English (en)
Other versions
JP2009054961A (ja
Inventor
俊雄 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007222839A priority Critical patent/JP5290549B2/ja
Priority to US12/230,443 priority patent/US7804112B2/en
Publication of JP2009054961A publication Critical patent/JP2009054961A/ja
Priority to US12/923,062 priority patent/US8178910B2/en
Application granted granted Critical
Publication of JP5290549B2 publication Critical patent/JP5290549B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、スイッチングデバイスとして用いられる半導体装置に関する。
パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）において、低オン抵抗化および高耐圧化を図るために、ＳＪ（Super Junction：スーパージャンクション）構造を有するもの（ＳＪＭＯＳＦＥＴ）が知られている。
図７は、ＳＪＭＯＳＦＥＴを備える半導体装置の模式的な断面図である。
半導体装置１０１は、Ｎ＋（高濃度Ｎ型）型基板１０２を備えている。Ｎ＋型基板１０２上には、Ｎ型のドリフト層１０３が積層されている。一方、Ｎ＋型基板１０２の裏面（ドリフト層１０３が積層されている側と反対側の面）には、ドレイン電極（図示せず）が形成されている。
ドリフト層１０３の表層部には、複数のＰ型のベース領域１０４が互いに間隔を空けて形成されている。各ベース領域１０４には、Ｎ＋型のソース領域１０５が選択的に形成されている。
ドリフト層１０３上には、ＳｉＯ２（酸化シリコン）からなるゲート酸化膜１０６が形成されている。ゲート酸化膜１０６上には、ゲート電極１０７が形成されている。ゲート電極１０７は、所定方向に隣り合うベース領域１０４間に跨るように設けられ、所定方向と直交する方向に延びている。また、ゲート酸化膜１０６上には、ＳｉＯ２からなる層間絶縁膜１０８が積層され、この層間絶縁膜１０８により、ゲート電極１０７が被覆されている。
層間絶縁膜１０８上には、ソース電極１０９が形成されている。ベース領域１０４上には、コンタクトホール１１０が層間絶縁膜１０８およびゲート酸化膜１０６を貫通して形成されており、ソース電極１０９は、そのコンタクトホール１１０を介して、ベース領域１０４およびソース領域１０５に接続されている。
また、ドリフト層１０３には、各ベース領域１０４に対応して、Ｐ型のリサーフ層１１１が形成されている。各リサーフ層１１１は、ベース領域１０４からＮ＋型基板１０２に向けて延びている。これにより、ドリフト層１０３とリサーフ層１１１とが交互に並ぶ、ＳＪ構造が形成されている。
このＳＪＭＯＳＦＥＴを液晶バックライト用インバータなどにスイッチングデバイスとして用いる場合に、回生用ダイオードを備えずに、ドリフト層１０３とベース領域１０４とにより形成される寄生ダイオードを回生用ダイオードとして使用することが考えられる。
しかし、ＳＪＭＯＳＦＥＴでは、寄生ダイオードに逆バイアスが印加されると、ドリフト層１０３が急速に空乏化するため、寄生ダイオードがオンの状態でドリフト層１０３に蓄積されたキャリアは、寄生ダイオードのターンオフ時に一気に消失してしまう。そのため、図８に示すように、寄生ダイオードのターンオフ時には、寄生ダイオードに逆方向電流が流れ、この逆方向電流が急激に零に戻る（逆方向電流の時間変化率が大きい）、いわゆるハードリカバリ特性が現れる。このようなハードリカバリ特性は、ノイズ（リカバリノイズ）の発生の原因となる。
この問題を解決するために、図７に破線で示すように、リサーフ層１１１の深さを小さくし、または、ドリフト層１０３の厚さを大きくすることにより、リサーフ層１１１の底面をＮ＋型基板１０２から離間させることが提案されている（たとえば、特許文献１参照）。この提案に係る構造では、寄生ダイオードへの逆バイアスの印加時に、リサーフ層１１１の底面とＮ＋型基板１０２との間で、空乏層がリサーフ層１１１の底面とドリフト層１０３との界面から徐々に伸びるので、寄生ダイオードに流れる逆方向電流の零への戻りを緩やかにすることができる（寄生ダイオードの逆回復特性をソフトリカバリ特性に近づけることができる）。
特開２００３−１０１０２２号公報
ところが、リサーフ層１１１の層厚に対するリサーフ層１１１の底面とＮ＋型基板１０２との間隔の割合が１に近づくほど、ＳＪＭＯＳＦＥＴのオン抵抗が増大することが知られている。そのため、ノイズの発生を効果的に防止するために、リサーフ層１１１の底面とＮ＋型基板１０２との間隔を十分に大きくすると、ＳＪ構造による低オン抵抗化の効果が損なわれ、ＳＪＭＯＳＦＥＴのオン抵抗がＳＪ構造を有していないノーマルのＭＯＳＦＥＴのオン抵抗とほぼ同じになってしまう。
そこで、本発明の目的は、ＳＪ構造による効果を損なうことなく、ソフトリカバリ特性を発揮することができる、半導体装置を提供することである。
前記の目的を達成するための請求項１記載の発明は、互いに間隔を空けて形成された複数のベース領域を有するＳＪＭＯＳＦＥＴ（Super Junction Metal Oxide Semiconductor Field Effect Transistor）と、複数の前記ベース領域の間にショットキー接合を有し、前記ＳＪＭＯＳＦＥＴが有する寄生ダイオードと並列に設けられたＳＢＤ（Schottky Barrier Diode）とを含む半導体装置であって、第１導電型の半導体層と、前記半導体層上に形成された層間絶縁膜とを含み、前記ベース領域は、第２導電型を有し、前記半導体層の表層部に千鳥配列され、前記ＳＪＭＯＳＦＥＴは、前記層間絶縁膜上に形成されたソース電極と、前記ベース領域の表層部に形成され、前記ソース電極が前記層間絶縁膜に形成されたソースコンタクトホールを介して接続された第１導電型のソース領域とを有し、前記層間絶縁膜には、互いに隣り合う３つの前記ベース領域を頂点とする平面視三角形状の領域内の中心の位置に、前記ソースコンタクトホールと同一の孔径を有するアノードコンタクトホールが形成され、前記半導体層の表層部における前記アノードコンタクトホールと対向する領域には、第２導電型不純物のドーピングによって第２導電型不純物領域が形成され、前記ショットキー接合は、前記ソース電極が前記アノードコンタクトホールに入り込み、前記第２導電型不純物領域に接続されることにより形成されている、半導体装置である。
この構造によれば、ＳＪＭＯＳＦＥＴおよびＳＢＤを備えている。ＳＢＤは、ＳＪＭＯＳＦＥＴの寄生ダイオードと並列に設けられている。そのため、ＳＢＤおよびＳＪＭＯＳＦＥＴの寄生ダイオードのターンオフ時にＳＪＭＯＳＦＥＴのソース−ドレイン間を流れる電流の波形は、ＳＢＤを流れる電流の波形と寄生ダイオードを流れる電流の波形とを合成して得られる波形となる。ＳＢＤは、キャリアの蓄積効果がなく、ターンオフ時に逆方向電流が流れない。したがって、ターンオフ時にＳＪＭＯＳＦＥＴのソース−ドレイン間を流れる電流の波形は、逆方向電流が小さく、かつ、逆方向電流が零へ戻るときの変化が緩やかな波形となる。逆方向電流が小さいので、ＳＢＤおよびＳＪＭＯＳＦＥＴの寄生ダイオードのターンオフから逆方向電流が零になるまでに要する時間（リバースリカバリ時間）が短い。また、ＳＢＤが設けられることによって、ＳＪ構造による低オン抵抗化および高耐圧化に影響はない。よって、ＳＪ構造による効果を損なうことなく、高速かつソフトなリカバリ特性を発揮することができる。その結果、低オン抵抗、高耐圧、高速スイッチングおよび低ノイズを並立させることができる。
また、ＳＪＭＯＳＦＥＴの複数のベース領域の間に、ＳＢＤのショットキー接合が形成されている。すなわち、ＳＪＭＯＳＦＥＴおよびＳＢＤは、同じ領域内に混在して形成されている。したがって、ＳＪＭＯＳＦＥＴが形成されている領域とは別の領域にＳＢＤを形成した構造と比較して、半導体装置のサイズを小さくすることができる。
前記ベース領域は、千鳥配列されている。これにより、ベース領域を効率的に配置することができ、半導体装置のサイズの縮小を図ることができる。
また、ＳＪＭＯＳＦＥＴのソース電極をＳＢＤのアノード電極と兼用することにより、半導体装置の構造を簡素化することができる。
前記半導体層の表層部における前記アノードコンタクトホールと対向する領域には、第２導電型不純物がドーピングされている。半導体層の表層部におけるアノードコンタクトホールと対向する領域を、低濃度で厚さの小さい第２導電型領域とすることにより、その第２導電型領域と第１導電型の半導体層とによる弱いＰＮ接合を形成することができ、ＳＢＤにおけるリーク電流の発生を抑制することができる。
請求項２に記載の発明は、前記ショットキー接合は、隣り合う２つの前記ベース領域の間に形成されている、請求項１に記載の半導体装置である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の図解的な平面図である。図２は、図１に示す切断線II−IIで半導体装置を切断したときの模式的な断面図である。図３は、図１に示す切断線III−IIIで半導体装置を切断したときの模式的な断面図である。
図２および図３に示すように、半導体装置１は、Ｎ＋型基板２を備えている。Ｎ＋型基板２上には、Ｎ型の半導体層としてのドリフト層３が積層されている。一方、Ｎ＋型基板２の裏面（ドリフト層３が積層されている側と反対側の面）には、ドレイン電極（図示せず）が形成されている。
ドリフト層３の表層部には、複数のＰ型のベース領域４が形成されている。複数のベース領域４は、複数列をなし、各列において列方向に一定のピッチで配置されている。ベース領域４の各列間において、ベース領域４の位置は、半ピッチ（列方向にベース領域４が配置されるピッチの半分）ずれている。すなわち、複数のベース領域４は、互いに間隔を空けて千鳥配列されている。この実施形態では、複数のベース領域４は、１つのベース領域４に着目したときに、そのベース領域４を中心とする正六角形の各頂点の位置にベース領域４が配置されるようにレイアウトされている。
各ベース領域４には、Ｎ＋型のソース領域５が選択的に形成されている。ソース領域５は、平面視で、ベース領域４の中央を取り囲むリング状に形成されている。
また、ドリフト層３には、各ベース領域４に対応して、Ｐ型のリサーフ層６が形成されている。各リサーフ層６は、ベース領域４からＮ＋型基板２に向けて延びている。これにより、Ｎ型のドリフト層３とＰ型のリサーフ層６とが交互に並ぶ、ＳＪ構造が形成されている。
ドリフト層３上には、ＳｉＯ２からなるゲート絶縁膜７が形成されている。ゲート絶縁膜７には、各ベース領域４と対向する位置に、ベース領域４の中央部およびその周囲のソース領域５の一部に臨むサイズの貫通孔８が形成されている。また、ゲート絶縁膜７には、互いに一定の間隔を空けて隣り合う３つのベース領域４を頂点とする三角形の中心の位置に、貫通孔８とほぼ同じサイズの貫通孔９が形成されている（図３参照）。貫通孔９には、ドリフト層３の表面が臨んでいる。
ゲート絶縁膜７上には、たとえば、Ｎ型不純物が高濃度にドーピングされたポリシリコンからなるゲート電極１０が形成されている。ゲート電極１０は、ゲート絶縁膜７の周囲から所定幅の領域以外の全領域を覆っている。
ゲート絶縁膜７およびゲート電極１０上には、ＳｉＯ２からなる層間絶縁膜１１が積層（被覆）されている。層間絶縁膜１１には、ゲート絶縁膜７の貫通孔８と対向する位置に、貫通孔８と同じサイズの貫通孔１２が形成されている。また、層間絶縁膜１１には、ゲート絶縁膜７の貫通孔９と対向する位置に、貫通孔９と同じサイズの貫通孔１３が形成されている。
層間絶縁膜１１上には、Ｔｉ（チタン）／ＴｉＮ（窒化チタン）の積層構造を有するバリア膜１４を介して、Ａｌ（アルミニウム）からなるソース電極１５が形成されている。
バリア膜１４およびソース電極１５は、貫通孔８，１２内に入り込み、各ベース領域４の中央部およびその周囲のソース領域５の一部に接続されている。すなわち、貫通孔８，１２は、ソースコンタクトホール１６をなし、バリア膜１４およびソース電極１５は、ソースコンタクトホール１６を介して、各ベース領域４の中央部およびその周囲のソース領域５の一部に接続されている。これにより、半導体装置１は、Ｎ＋型基板２、ドリフト層３、ベース領域４、ソース領域５、リサーフ層６、ゲート絶縁膜７、ゲート電極１０、ソース電極１５およびドレイン電極からなるＳＪＭＯＳＦＥＴ１７を備えている。ソース電極１５の表面には、各ソースコンタクトホール１６と対向する位置に、図１に示す平面視円形状の凹部１８が形成されている。
また、バリア膜１４およびソース電極１５は、貫通孔９，１３内に入り込み、ドリフト層３の表面に接続されている。すなわち、貫通孔９，１３は、アノードコンタクトホール１９をなし、バリア膜１４およびソース電極１５は、アノードコンタクトホール１９を介して、ドリフト層３の表面に接続されている。これにより、バリア膜１４およびソース電極１５とドリフト層３とのショットキー接合が形成され、半導体装置１は、ソース電極１５とドレイン電極との間に、ドリフト層３とベース領域４とにより形成される寄生ダイオードと並列に接続されるＳＢＤ２０を備えている。ソース電極１５の表面には、各アノードコンタクトホール１９と対向する位置に、図１にハッチングを付して示す平面視円形状の凹部２１が形成されている。
図４は、ＳＢＤ２０およびＳＪＭＯＳＦＥＴ１７の寄生ダイオードのターンオフ時に、ソース電極１５とドレイン電極との間（ソース−ドレイン間）を流れる電流の波形を示す図である。
半導体装置１では、ＳＪＭＯＳＦＥＴ１７の寄生ダイオードと並列に、ＳＢＤ２０が設けられている。これにより、ＳＢＤ２０およびＳＪＭＯＳＦＥＴ１７の寄生ダイオードのターンオフ時に、ソース電極１５とドレイン電極との間（ソース−ドレイン間）を流れる電流の波形は、ＳＢＤ２０を流れる電流の波形と寄生ダイオードを流れる電流の波形とを合成して得られる波形となる。ＳＢＤ２０は、キャリアの蓄積効果がなく、ターンオフ時に逆方向電流が流れない。したがって、ターンオフ時にソース−ドレイン間を流れる電流の波形は、逆方向電流が小さく、かつ、逆方向電流が零へ戻るときの変化が緩やかな波形となる。逆方向電流が小さいので、ＳＢＤ２０およびＳＪＭＯＳＦＥＴ１７の寄生ダイオードのターンオフから逆方向電流が零になるまでに要する時間（リバースリカバリ時間）が短い。また、ＳＢＤ２０が設けられることによって、ＳＪ構造による低オン抵抗化および高耐圧化に影響はない。よって、半導体装置１では、ＳＪ構造による効果を損なうことなく、高速かつソフトなリカバリ特性を発揮することができる。その結果、低オン抵抗、高耐圧、高速スイッチングおよび低ノイズを並立させることができる。
また、ＳＪＭＯＳＦＥＴ１７の複数のベース領域４の間に、ＳＢＤ２０のショットキー接合が形成されている。すなわち、ＳＪＭＯＳＦＥＴ１７およびＳＢＤ２０は、同じ領域内に混在して形成されている。したがって、ＳＪＭＯＳＦＥＴ１７が形成されている領域とは別の領域にＳＢＤ２０を形成した構造と比較して、半導体装置１のサイズを小さくすることができる。
さらに、ベース領域４の千鳥配列により、ベース領域４を効率的に配置することができ、半導体装置１のサイズをさらに縮小することができる。
また、半導体装置１では、ＳＪＭＯＳＦＥＴ１７のソース電極１５がＳＢＤ２０のアノード電極と兼用されることにより、半導体装置１の構造の簡素化が図られている。
さらにまた、半導体装置１では、図３に示すように、ドリフト層３におけるアノードコンタクトホール１９と対向する領域２２には、Ｐ型不純物がドーピングされている。領域２２を低濃度で厚さの小さいＰ型領域とすることにより、そのＰ型の領域２２とＮ型のドリフト層３とによる弱いＰＮ接合を形成することができ、ＳＢＤ２０におけるリーク電流の発生を抑制することができる。
また、ゲート絶縁膜７の貫通孔９が形成されることにより、ゲート絶縁膜７の面積が小さくなるので、ゲート−ドレイン間容量が小さくなる。その結果、ＳＪＭＯＳＦＥＴ１７のスイッチング速度をさらに向上させることができる。
図５は、本発明の他の実施形態に係る半導体装置の図解的な平面図である。図６は、図５に示す切断線VI−VIで半導体装置を切断したときの模式的な断面図である。図５および図６において、前述の各部に相当する部分には、それらの各部と同一の参照符号を付して示している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
図５および図６に示す半導体装置５１では、列方向に隣り合う２つのベース領域４の間において、各ベース領域４に臨むソースコンタクトホール１６を連通させるように、列方向に延びるアノードコンタクトホール５２がゲート絶縁膜７および層間絶縁膜１１を貫通して形成されている。そして、バリア膜１４およびソース電極１５は、アノードコンタクトホール５２に入り込み、ドリフト層３の表面に接続されている。これにより、その２つのベース領域４の間において、バリア膜１４およびソース電極１５とドリフト層３とのショットキー接合が形成されている。ソース電極１５の表面には、図５に示すように、各ソースコンタクトホール１６と対向する位置に、平面視円形状の凹部１８が形成されるとともに、アノードコンタクトホール５２と対向する位置に、２つの凹部１８に連通する長手状の凹部５３が形成されている。
この構造によっても、半導体装置１と同様な効果を達成することができる。
以上、本発明の２つの実施形態を説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、半導体装置１，５１の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置１，５１において、Ｐ型の部分がＮ型であり、Ｎ型の部分がＰ型であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
本発明の一実施形態に係る半導体装置の図解的な平面図である。 図１に示す切断線II−IIで半導体装置を切断したときの模式的な断面図である。 図１に示す切断線III−IIIで半導体装置を切断したときの模式的な断面図である。 ＳＢＤおよびＳＪＭＯＳＦＥＴの寄生ダイオードのターンオフ時に、ソース電極とドレイン電極との間（ソース−ドレイン間）を流れる電流の波形を示す図である。 本発明の他の実施形態に係る半導体装置の図解的な平面図である。 図５に示す切断線VI−VIで半導体装置を切断したときの模式的な断面図である。 従来の半導体装置の模式的な断面図である。 寄生ダイオードのターンオフ時に、寄生ダイオードに流れる電流の波形を示す図である。
符号の説明
１ 半導体装置
３ ドリフト層
４ ベース領域
５ ソース領域
１１ 層間絶縁膜
１５ ソース電極
１６ ソースコンタクトホール
１７ ＳＪＭＯＳＦＥＴ
１９ アノードコンタクトホール
２０ ＳＢＤ
２２ 領域
５１ 半導体装置
５２ アノードコンタクトホール

Claims (2)

  1. 互いに間隔を空けて形成された複数のベース領域を有するＳＪＭＯＳＦＥＴ（Super Junction Metal Oxide Semiconductor Field Effect Transistor）と、
    複数の前記ベース領域の間にショットキー接合を有し、前記ＳＪＭＯＳＦＥＴが有する寄生ダイオードと並列に設けられたＳＢＤ（Schottky Barrier Diode）とを含む半導体装置であって、
    第１導電型の半導体層と、
    前記半導体層上に形成された層間絶縁膜とを含み、
    前記ベース領域は、第２導電型を有し、前記半導体層の表層部に千鳥配列され、
    前記ＳＪＭＯＳＦＥＴは、前記層間絶縁膜上に形成されたソース電極と、前記ベース領域の表層部に形成され、前記ソース電極が前記層間絶縁膜に形成されたソースコンタクトホールを介して接続された第１導電型のソース領域とを有し、
    前記層間絶縁膜には、互いに隣り合う３つの前記ベース領域を頂点とする平面視三角形状の領域内の中心の位置に、前記ソースコンタクトホールと同一の孔径を有するアノードコンタクトホールが形成され、
    前記半導体層の表層部における前記アノードコンタクトホールと対向する領域には、第２導電型不純物のドーピングによって第２導電型不純物領域が形成され、
    前記ショットキー接合は、前記ソース電極が前記アノードコンタクトホールに入り込み、前記第２導電型不純物領域に接続されることにより形成されている、半導体装置。
  2. 前記ショットキー接合は、隣り合う２つの前記ベース領域の間に形成されている、請求項１に記載の半導体装置。
JP2007222839A 2007-08-29 2007-08-29 半導体装置 Active JP5290549B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007222839A JP5290549B2 (ja) 2007-08-29 2007-08-29 半導体装置
US12/230,443 US7804112B2 (en) 2007-08-29 2008-08-28 Semiconductor device
US12/923,062 US8178910B2 (en) 2007-08-29 2010-08-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007222839A JP5290549B2 (ja) 2007-08-29 2007-08-29 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013116064A Division JP5719407B2 (ja) 2013-05-31 2013-05-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2009054961A JP2009054961A (ja) 2009-03-12
JP5290549B2 true JP5290549B2 (ja) 2013-09-18

Family

ID=40453524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007222839A Active JP5290549B2 (ja) 2007-08-29 2007-08-29 半導体装置

Country Status (2)

Country Link
US (2) US7804112B2 (ja)
JP (1) JP5290549B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569207A (zh) * 2010-12-27 2012-07-11 上海华虹Nec电子有限公司 超级结mosfet中集成肖特基二极管的方法
CN102610523B (zh) * 2011-01-19 2015-02-04 上海华虹宏力半导体制造有限公司 在超级结mosfet中集成肖特基二极管的方法
CN102931215B (zh) * 2011-08-11 2015-02-04 上海华虹宏力半导体制造有限公司 集成有低漏电肖特基二极管的igbt结构及其制备方法
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
JPWO2020144790A1 (ja) * 2019-01-10 2021-02-18 三菱電機株式会社 電力用半導体装置
CN114678277B (zh) * 2022-05-27 2022-08-16 深圳平创半导体有限公司 中心注入p+屏蔽区的***栅平面mosfet及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101022A (ja) 2001-09-27 2003-04-04 Toshiba Corp 電力用半導体素子
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
JP5011634B2 (ja) * 2003-08-29 2012-08-29 富士電機株式会社 半導体装置およびその半導体装置を用いた双方向スイッチ素子
JP4456013B2 (ja) * 2005-01-25 2010-04-28 トヨタ自動車株式会社 半導体装置
JP5098300B2 (ja) * 2005-11-25 2012-12-12 株式会社デンソー 半導体装置およびその製造方法
JP2007299970A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体装置及びその製造方法
JP2008066708A (ja) * 2006-08-09 2008-03-21 Toshiba Corp 半導体装置
JP4620075B2 (ja) * 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
JP4412344B2 (ja) * 2007-04-03 2010-02-10 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7804112B2 (en) 2010-09-28
US20090072309A1 (en) 2009-03-19
US20100320538A1 (en) 2010-12-23
JP2009054961A (ja) 2009-03-12
US8178910B2 (en) 2012-05-15

Similar Documents

Publication Publication Date Title
JP4967236B2 (ja) 半導体素子
JP5781191B2 (ja) 炭化珪素半導体装置
JP4621708B2 (ja) 半導体装置及びその製造方法
US6825565B2 (en) Semiconductor device
JP6022774B2 (ja) 半導体装置
JP4066946B2 (ja) 半導体装置
JP2019169597A (ja) 半導体装置
JP6392133B2 (ja) 半導体装置
US8860171B2 (en) Semiconductor device having diode characteristic
US10763252B2 (en) Semiconductor device
JP2002134748A (ja) 超接合半導体素子
JP5290549B2 (ja) 半導体装置
JP5652409B2 (ja) 半導体素子
JP2013501367A (ja) Ｔｊｂｓダイオードが組み込まれた電界効果トランジスタ
JP2012089824A (ja) 半導体素子およびその製造方法
JP5719407B2 (ja) 半導体装置
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP2003204065A (ja) 半導体装置
JP3651449B2 (ja) 炭化珪素半導体装置
KR102377399B1 (ko) 전력 반도체 소자 및 그 제조 방법
JP5246638B2 (ja) 半導体装置
JP7158317B2 (ja) 半導体装置
JP7487692B2 (ja) 電界効果トランジスタ
US20240162297A1 (en) Silicon carbide semiconductor device
KR102399429B1 (ko) 전력 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130606

R150 Certificate of patent or registration of utility model

Ref document number: 5290549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250