KR102292410B1 - Igbt 전력소자 - Google Patents

Igbt 전력소자 Download PDF

Info

Publication number
KR102292410B1
KR102292410B1 KR1020207004879A KR20207004879A KR102292410B1 KR 102292410 B1 KR102292410 B1 KR 102292410B1 KR 1020207004879 A KR1020207004879 A KR 1020207004879A KR 20207004879 A KR20207004879 A KR 20207004879A KR 102292410 B1 KR102292410 B1 KR 102292410B1
Authority
KR
South Korea
Prior art keywords
type
gate
region
power device
igbt power
Prior art date
Application number
KR1020207004879A
Other languages
English (en)
Other versions
KR20200027014A (ko
Inventor
웨이 리우
위엔린 위엔
레이 리우
루이 왕
이 공
Original Assignee
수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201711058787.7A external-priority patent/CN109755298B/zh
Priority claimed from CN201711058063.2A external-priority patent/CN109755303B/zh
Priority claimed from CN201711058074.0A external-priority patent/CN109755304B/zh
Application filed by 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 filed Critical 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드
Publication of KR20200027014A publication Critical patent/KR20200027014A/ko
Application granted granted Critical
Publication of KR102292410B1 publication Critical patent/KR102292410B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

IGBT 전력 소자는 양극성 트랜지스터(400), 제1 MOS 트랜지스터(501), 제2 MOS 트랜지스터(502), 바디 다이오드(305) 및 바디 접촉 다이오드(304)를 포함하되, 바디 접촉 다이오드의 양극 및 바디 다이오드의 양극은 양극성 트랜지스터와 연결되고; 제1 MOS 트랜지스터의 제1 게이트(303a)는 IGBT 전력 소자의 게이트 전압과 외부 연결되며, 제1 MOS 트랜지스터의 제1 게이트는 IGBT 전력 소자의 게이트 전압을 통해 제1 MOS 트랜지스터의 온/오프를 제어하고, 제2 MOS 트랜지스터의 제2 게이트(303b)는 IGBT 전력 소자의 이미터(301) 전압과 연결되며, 제2 MOS 트랜지스터의 제2 게이트는 IGBT 전력 소자의 이미터 전압을 통해 제2 MOS 트랜지스터의 온/오프를 제어한다.

Description

IGBT 전력소자
관련 출원(들)에 대한 상호-참조
본 발명은 2017년 11월 01일 자로 출원되고, 발명의 명칭이 "IGBT POWER DEVICE"인 중국 특허 출원 제201711058063.2호, 2017년 11월 01일자로 출원되고, 발명의 명칭이 "Channel-type IGBT power device"인 중국 특허 출원 제201711058787.7호, 2017년 11월 01일자로 출원된 발명의 명칭이 "Split gate IGBT power device"인 중국 특허 출원 제201711058074.0호의 우선권을 주장하는 바, 이들은 참조에 의해 그 전체가 본 명세서에 명확히 통합된다.
기술분야
본 발명은 반도체 전력 소자 기술분야에 관한 것으로서, 예를 들면, IGBT 전력 소자에 관한 것이다.
절연 게이트 양극성 트랜지스터(Insulated Gate Bipolar Transistor, IGBT) 전력 소자는 금속산화물 반도체(Metal Oxide Semiconductor, MOS) 트랜지스터와 양극성 트랜지스터로 복합되어 형성된 소자로서, IGBT 전력 소자의 입력극(input pole)은 MOS 트랜지스터이고, 출력극(output pole)은 PNP형 트랜지스터이며, 이는 두 가지 트랜지스터 소자의 장점을 결합하여, MOS 트랜지스터의 구동 전력이 작고 온/오프 속도가 빠른 장점을 구비할 뿐만 아니라, 양극성 트랜지스터의 포화 전압 강하(saturated voltage drop)이 낮고 용량이 큰 장점도 구비하여, 현대 전력 전자 기술에서 점점 더 광범위하게 응용되고, 특히 비교적 높은 주파수의 고전력 트랜지스터 및 중전력 트랜지스터 응용에서 주도적인 위치를 차지한다.
관련기술의 IGBT 전력 소자의 단면 구조 개략도는 도 1에 도시된 바와 같이, 바닥부에 이격되게 배치되는 p형 콜렉터영역(31)과 n형 콜렉터영역(3)을 포함하고, p형 콜렉터영역(31)과 n형 콜렉터영역(3)은 콜렉터 금속접촉층(70)을 통해 콜렉터 전압과 연결된다. IGBT 전력 소자는 p형 콜렉터영역(31)과 n형 콜렉터영역(3) 위에 위치하는 n형 필드스톱영역(n-type field stop region)(32); 및 n형 필드스톱영역(32) 위에 위치하는 n형 드리프트영역(30)을 더 포함하고, 여기서 n형 드리프트영역(30) 내에는 적어도 2 개의 p형 바디영역(33)이 배치되고, p형 바디영역(33)과 n형 드리프트영역(30) 사이에는 IGBT 전력 소자에서 기생하는 바디 다이오드 구조가 형성된다. p형 바디영역(33) 내에는 p형 바디접촉영역(38)과 n형 소스영역(34)이 배치되며, n형 소스영역(34)과 p형 바디접촉영역(38)은 이미터 금속접촉층(47)을 통해 이미터 전압(emitter voltage)과 연결된다. 일반적으로, p형 바디접촉영역(38)의 도핑 농도는 p형 바디영역(33)의 도핑 농도의 최대 피그 값보다 높아야 하며, 이로써, p형 바디접촉영역(38)과 이미터 금속접촉층(47) 사이에 오믹접촉 구조가 형성된다. IGBT 전력 소자는 소자의 전류채널 위에 위치하는 게이트 유전체층(35)과 게이트(36)를 더 포함한다. 절연 유전체층(50)은 층간 절연 유전체층이다.
IGBT 전력 소자의 온(ON)/오프(OFF)는 게이트-이미터 전압에 의해 제어되고, 게이트-이미터 전압이 MOS 트랜지스터의 문턱 전압(Vth)보다 클 경우, MOS 트랜지스터 내부에는 전류채널이 형성되어 양극성 트랜지스터에 베이스 전류(base current)가 제공됨으로써, IGBT 전력 소자가 온(ON) 되도록 한다. 게이트-이미터 전압이 MOS 트랜지스터의 문턱 전압(Vth)보다 작을 경우, MOS 트랜지스터 내의 전류채널이 오프(OFF) 되고 양극성 트랜지스터의 베이스 전류가 차단되어 IGBT 전력 소자가 오프(OFF) 된다. IGBT 전력 소자가 오프 될 경우, 콜렉터-이미터 전압이 0V보다 작으면, IGBT 전력 소자에서 기생하는 바디 다이오드는 정 바이어스 상태로 되고, 역방향 전류는 이미터에서 바디 다이오드를 거쳐 콜렉터로 흐르게 되며, 이때, 바디 다이오드의 전류에는 소수 캐리어(minority carrier)가 주입되는 현상이 존재하고, 이러한 소수 캐리어는 IGBT 전력 소자가 다시 온 될 경우, 역회복(reverse recovery)을 진행하며, 이로 인해 IGBT 전력 소자가 비교적 큰 역회복 전류 및 역회복 시간을 갖게 된다.
한국등록특허 제10-1759241호(2007.08.01 공고) 한국공개특허 제2005-0033004호(2005.04.08 공개)
본 발명은 빠른 역회복 기능을 구비하는 IGBT 전력 소자를 제공하여, 관련기술에서의 IGBT 전력 소자가 소수 캐리어의 주입 문제로 인해 역회복 시간이 긴 문제를 해결하려는데 그 목적이 있다.
IGBT 전력 소자는 양극성 트랜지스터, 제1 MOS 트랜지스터, 제2 MOS 트랜지스터, 바디 다이오드 및 바디 접촉 다이오드를 포함하되, 상기 바디 접촉 다이오드의 양극은 상기 바디 다이오드의 양극과 연결되고; 상기 제1 MOS 트랜지스터의 드레인은 상기 양극성 트랜지스터의 베이스와 연결되며, 상기 제2 MOS 트랜지스터의 드레인, 바디 다이오드의 음극 및 양극성 트랜지스터의 이미터 사이는 서로 연결되고 모두 IGBT 전력 소자의 콜렉터 전압과 연결되며; 상기 제1 MOS 트랜지스터의 제1 게이트는 IGBT 전력 소자의 게이트 전압과 외부 연결되고; 상기 양극성 트랜지스터의 콜렉터, 제1 MOS 트랜지스터의 소스, 제2 MOS 트랜지스터의 소스, 제2 MOS 트랜지스터의 제2 게이트 및 바디 접촉 다이오드의 음극 사이는 서로 연결되고 모두 IGBT 전력 소자의 이미터 전압과 외부 연결된다.
일실시예에서, 상기 양극성 트랜지스터의 콜렉터는 상기 바디 다이오드의 양극과 연결된다.
일실시예에서, 상기 제1 MOS 트랜지스터의 문턱 전압은 상기 제2 MOS 트랜지스터의 문턱 전압보다 크다.
IGBT 전력 소자는 양극성 트랜지스터, 제1 MOS 트랜지스터, 제2 MOS 트랜지스터, 바디 다이오드 및 바디 접촉 다이오드를 포함하고, 여기서 상기 바디 접촉 다이오드의 양극, 바디 다이오드의 양극 및 양극성 트랜지스터의 콜렉터 사이는 서로 연결되고; 상기 제1 MOS 트랜지스터의 드레인은 상기 양극성 트랜지스터의 베이스와 연결되고, 상기 제2 MOS 트랜지스터의 드레인, 바디 다이오드의 음극 및 양극성 트랜지스터의 이미터 사이는 서로 연결되고 모두 IGBT 전력 소자의 콜렉터 전압과 연결되며; 상기 제1 MOS 트랜지스터의 제1 게이트는 IGBT 전력 소자의 게이트 전압과 외부 연결되고; 상기 제1 MOS 트랜지스터의 소스, 제2 MOS 트랜지스터의 소스, 제2 MOS 트랜지스터의 제2 게이트 및 바디 접촉 다이오드의 음극 사이는 서로 연결되고 모두 IGBT 전력 소자의 이미터 전압과 연결된다.
일실시예에서, 상기 제1 MOS 트랜지스터의 문턱 전압은 상기 제2 MOS 트랜지스터의 문턱 전압보다 크다.
IGBT 전력 소자는, 이격되게 배치되는 p형 콜렉터영역 및 n형 콜렉터영역-여기서 상기 p형 콜렉터영역 및 n형 콜렉터영역은 콜렉터 전압과 각각 연결됨-; 상기 p형 콜렉터영역과 상기 n형 콜렉터영역 위에 위치하는 n형 필드스톱영역; 상기 n형 필드스톱영역 위에 위치하는 n형 드리프트영역; 상기 n형 드리프트영역 내에 위치하는 적어도 2 개가 순차적으로 배치되는 p형 바디영역; 및 상기 p형 바디영역 내에 위치하는 제1 n형 소스영역, 제2 n형 소스영역과 p형 바디접촉영역;; 상기 p형 바디접촉영역 위에 위치하는 도전층-여기서 상기 도전층과 상기 p형 바디접촉영역은 바디 접촉 다이오드 구조를 형성하고, 여기서 상기 도전층은 해당 바디 접촉 다이오드의 음극이고 상기 p형 바디접촉영역은 해당 바디 접촉 다이오드의 양극임-; 제1 전류채널, 게이트 유전체층 및 제1 게이트-여기서 상기 제1 전류채널은 상기 p형 바디영역 내에 위치하되 상기 제1 n형 소스영역과 상기 n형 드리프트영역 사이에 위치하고, 상기 게이트 유전체층과 상기 제1 게이트는 상기 제1 전류채널을 커버하며, 상기 제1 게이트는 게이트 전압과 외부 연결됨-; 제2 전류채널, 게이트 유전체층 및 제2 게이트-여기서 상기 제2 전류채널은 상기 p형 바디영역 내에 위치하되 상기 제2 n형 소스영역과 상기 n형 드리프트영역 사이에 위치하고, 상기 게이트 유전체층과 상기 제2 게이트는 상기 제2 전류채널을 커버하며, 상기 제2 게이트, 제1 n형 소스영역, 제2 n형 소스영역 및 도전층 사이는 전기적으로 연결되고 모두 이미터 전압과 연결됨-; 을 포함한다.
일실시예에서, 상기 도전층은 상기 p형 바디영역 위에 위치하는 이미터 금속접촉층이고, 상기 p형 바디접촉영역의 도핑 농도는 상기 p형 바디영역의 도핑 농도의 최대 피크 값보다 낮으며, 상기 p형 바디접촉영역과 상기 이미터 금속접촉층은 쇼트키 배리어 다이오드 구조를 형성한다.
일실시예에서, 상기 제2 게이트, 제1 n형 소스영역 및 제2 n형 소스영역은 모두 상기 이미터 금속접촉층을 통해 이미터 전압과 외부 연결된다.
일실시예에서, 상기 도전층은 상기 p형 바디영역 위에 위치하는 n형 다결정 실리콘층이고, 상기 n형 다결정 실리콘층과 상기 p형 바디접촉영역은 실리콘계의 바디 접촉 다이오드 구조를 형성한다.
일실시예에서, 상기 n형 다결정 실리콘층은 상기 제2 게이트, 제1 n형 소스영역 및 제2 n형 소스영역과 접촉 및 연결되며, 상기 n형 다결정 실리콘층은 이미터 금속접촉층을 통해 이미터 전압과 외부 연결된다.
일실시예에서, 상기 n형 다결정 실리콘층은 상기 제1 n형 소스영역 및 제2 n형 소스영역과 접촉 및 연결되며, 상기 제2 게이트와 n형 다결정 실리콘층은 모두 이미터 금속접촉층을 통해 이미터 전압과 외부 연결된다.
일실시예에서, 상기 도전층은 상기 p형 바디영역 내에 위치하는 n형 도핑영역이고, 상기 n형 도핑영역과 상기 p형 바디접촉영역은 실리콘계의 바디 접촉 다이오드 구조를 형성한다.
일실시예에서, 상기 n형 도핑영역, 제2 게이트, 제1 n형 소스영역 및 제2 n형 소스영역은 모두 이미터 금속접촉층을 통해 이미터 전압과 외부 연결된다.
일실시예에서, 상기 제1 전류채널의 턴온 전압은 상기 제2 전류채널의 턴온 전압보다 크다.
일실시예에서, 상기 IGBT 전력 소자는, 인접한 2 개의 상기 p형 바디영역 사이에 위치하되 상기 n형 드리프트영역 내로 함몰되는 게이트 트렌치를 더 포함하고, 여기서 상기 게이트 유전체층, 상기 제1 게이트 및 상기 제2 게이트는 모두 상기 게이트 트렌치 내에 배치된다.
일실시예에서, 상기 IGBT 전력 소자는, 상기 n형 드리프트영역 내로 함몰되는 차폐 게이트 트렌치를 더 포함하고, 여기서 상기 차폐 게이트 트렌치의 개구부는 상기 게이트 트렌치의 바닥부에 위치하고, 상기 차폐 게이트 트렌치 내에는 제3 게이트가 배치되며, 상기 제3 게이트는 절연 유전체층을 통해 상기 n형 드리프트영역, 상기 제1 게이트, 상기 제2 게이트와 격리되고, 상기 제3 게이트, 제1 n형 소스영역, 제2 n형 소스영역, 제2 게이트 및 도전층 사이는 전기적으로 연결되고 모두 이미터 전압과 연결된다.
일실시예에서, 상기 제3 게이트는 상기 게이트 트렌치 내로 상향 연장된다.
본 발명에서 제공하는 IGBT 전력 소자가 오프 될 경우, 이미터-콜렉터 전압이 0V보다 크면, 바디 접촉 다이오드는 부 바이어스 상태로 되므로, 바디 다이오드를 흐르는 역방향 전류를 대폭 감소시킬 수 있어, 바디 다이오드 내의 소수 캐리어를 대폭 감소시킬 수 있으며, 나아가, IGBT 전력 소자의 역회복 전하와 역회복 시간을 감소시킬 수 있어, IGBT 전력 소자가 빠른 역방향 회복 기능을 실현할 수 있도록 하며; 아울러, 이미터-콜렉터 전압이 제2 MOS 트랜지스터의 문턱 전압(즉, 제2 게이트가 제어하는 제2 전류채널의 턴온 전압)에 도달하면, 제2 MOS 트랜지스터가 온 되고, 이때, 역방향 전류는 이미터에서 제2 전류채널을 거쳐 콜렉터로 흐르게 된다.
본 발명의 예시적인 실시예의 기술방안을 설명하기 위해, 아래에서 실시예를 설명하면서 사용되는 도면을 서술하도록 한다.
도 1은 관련기술의 IGBT 전력 소자의 단면 구조 개략도이다.
도 2는 일실시예에서 제공하는 IGBT 전력 소자의 등가회로 개략도이다.
도 3은 일실시예에서 제공하는 다른 IGBT 전력 소자의 등가회로 개략도이다.
도 4는 일실시예에서 제공하는 다른 IGBT 전력 소자의 등가회로 개략도이다.
도 5는 일실시예에서 제공하는 IGBT 전력 소자의 단면 구조 개략도이다.
도 6은 일실시예에서 제공하는 다른 IGBT 전력 소자의 단면 구조 개략도이다.
도 7은 일실시예에서 제공하는 다른 IGBT 전력 소자의 단면 구조 개략도이다.
도 8은 일실시예에서 제공하는 다른 IGBT 전력 소자의 단면 구조 개략도이다.
도 9는 일실시예에서 제공하는 다른 IGBT 전력 소자의 단면 구조 개략도이다.
아래에서, 본 실시예에서의 도면을 결합하여 구체적인 실시형태를 통해 본 발명의 기술방안을 설명하도록 한다.
본 실시예에서 사용되는 "구비하다", "함유하다" 및 "포함하다" 등 용어는 하나, 복수의 기타 요소 또는 그 조합의 존재거나 추가를 배제하지 않는다. 아울러, 본 발명의 구체적인 실시형태를 설명하기 위하여, 명세서 도면에 나열된 개략도에서 본 발명에 기술된 층과 영역의 두께를 확대하였으며, 명세서 도면은 개략적인 것으로서, 나열된 도형의 크기는 실제 사이즈를 나타내지 않는다. 명세서에 나열된 실시예는 명세서 도면에 도시된 영역의 특정 형태에만 한정되어서는 안되며, 얻어진 형태(제조로 인한 편차 등)를 모두 포함한다.
IGBT 전력 소자는 낮은 온저항을 획득하는 셀영역과 셀영역에서 가장자리에 위치하는 셀의 내전압을 제고하기 위한 종단영역을 포함한다. 종단영역은 IGBT 전력 소자의 범용구조로서, 상이한 제품의 요구에 따라 상이한 설계 구조를 가진다. 본 실시예에서는 IGBT 전력 소자의 종단영역의 구조에 대해 더 소개하거나 설명하지 않는다. 본 실시예에 기재된 IGBT 전력 소자는 IGBT 전력 소자에서의 셀영역의 구조를 의미한다.
도 2는 본 실시예에서 제공하는 IGBT 전력 소자의 등가회로 개략도이다. 도 2에 도시된 바와 같이, 본 실시예에서 제공한 IGBT 전력 소자는 양극성 트랜지스터(400)(해당 실시예에서는 PNP형 트랜지스터임), 제1 MOS 트랜지스터(501), 제2 MOS 트랜지스터(502), 바디 다이오드(305) 및 바디 접촉 다이오드(304)를 포함하고, 여기서 바디 접촉 다이오드(304)의 양극과 바디 다이오드(305)의 양극이 연결된다.
제1 MOS 트랜지스터(501)의 드레인과 양극성 트랜지스터(400)의 베이스(base)가 연결되고, 제2 MOS 트랜지스터(502)의 드레인, 바디 다이오드(305)의 음극 및 양극성 트랜지스터(400)의 이미터 사이는 서로 연결되고 모두 IGBT 전력 소자의 콜렉터(302)와 연결되며, 이로써, 제2 MOS 트랜지스터(502)의 드레인, 바디 다이오드(305)의 음극 및 양극성 트랜지스터(400)의 이미터는 모두 IGBT 전력 소자의 콜렉터 전압과 연결된다.
제1 MOS 트랜지스터(501)의 제1 게이트(303a)는 IGBT 전력 소자의 게이트(303a)이고, 이로써, 제1 MOS 트랜지스터(501)의 제1 게이트(303a)는 IGBT 전력 소자의 게이트 전압과 연결되고, 제1 MOS 트랜지스터(501)의 제1 게이트(303a)는 IGBT 전력 소자의 게이트 전압을 통해 제1 MOS 트랜지스터(501)의 온/오프를 제어한다.
양극성 트랜지스터(400)의 콜렉터(collector), 제1 MOS 트랜지스터(501)의 소스, 제2 MOS 트랜지스터(502)의 소스, 제2 MOS 트랜지스터(502)의 제2 게이트(303b) 및 바디 접촉 다이오드(304)의 음극 사이는 서로 연결되고 모두 IGBT 전력 소자의 이미터(301)와 연결되며, 이로써, 양극성 트랜지스터(400)의 콜렉터, 제1 MOS 트랜지스터(501)의 소스, 제2 MOS 트랜지스터(502)의 소스, 제2 MOS 트랜지스터(502)의 제2 게이트(303b) 및 바디 접촉 다이오드(304)의 음극은 모두 IGBT 전력 소자의 이미터 전압과 연결되고, 제2 MOS 트랜지스터(502)의 제2 게이트(303b)는 IGBT 전력 소자의 이미터 전압을 통해 제2 MOS 트랜지스터(502)의 온/오프를 제어한다.
일실시예에서, 제1 MOS 트랜지스터(501)의 문턱 전압은 제2 MOS 트랜지스터(502)의 문턱 전압보다 크다.
도 2에 도시된 IGBT 전력 소자에서, 양극성 트랜지스터(400)의 콜렉터는 바디 다이오드(305)의 양극과 더 연결될 수 있고, 그 등가회로 개략도는 도 3에 도시된 바와 같으며, 본 실시예에서는 도 3에 도시된 IGBT 전력 소자의 등가회로 개략도 구조에 대해 더 설명하지 않는다.
도 4는 본 실시예에서 제공하는 다른 IGBT 전력 소자의 등가회로 개략도이다. 도 4에 도시된 바와 같이, 본 실시예에서 제공하는 IGBT 전력 소자는 양극성 트랜지스터(400)(해당 실시예에서는 PNP형 트랜지스터임), 제1 MOS 트랜지스터(501), 제2 MOS 트랜지스터(502), 바디 다이오드(305) 및 바디 접촉 다이오드(304)를 포함하고, 여기서 바디 접촉 다이오드(304)의 양극, 바디 다이오드(305)의 양극 및 양극성 트랜지스터(400)의 콜렉터 사이는 서로 연결된다.
제1 MOS 트랜지스터(501)의 드레인과 양극성 트랜지스터(400)의 베이스가 연결되고, 제2 MOS 트랜지스터(502)의 드레인, 바디 다이오드(305)의 음극 및 양극성 트랜지스터(400)의 이미터 사이는 서로 연결되고 모두 IGBT 전력 소자의 콜렉터(302)와 연결되며, 이로써, 제2 MOS 트랜지스터(502)의 드레인, 바디 다이오드(305)의 음극 및 양극성 트랜지스터(400)의 이미터는 모두 IGBT 전력 소자의 콜렉터 전압과 연결된다.
제1 MOS 트랜지스터(501)의 제1 게이트(303a)는 IGBT 전력 소자의 게이트(303a)이고, 이로써, 제1 MOS 트랜지스터(501)의 제1 게이트(303a)는 IGBT 전력 소자의 게이트 전압과 연결되고, 제1 MOS 트랜지스터(501)의 제1 게이트(303a)는 IGBT 전력 소자의 게이트 전압을 통해 제1 MOS 트랜지스터(501)의 온/오프를 제어한다.
제1 MOS 트랜지스터(501)의 소스, 제2 MOS 트랜지스터(502)의 소스, 제2 MOS 트랜지스터(502)의 제2 게이트(303b) 및 바디 접촉 다이오드(304)의 음극 사이는 서로 연결되고 모두 IGBT 전력 소자의 이미터(301)와 연결되며, 이로써, 제1 MOS 트랜지스터(501)의 소스, 제2 MOS 트랜지스터(502)의 소스, 제2 MOS 트랜지스터(502)의 제2 게이트(303b) 및 바디 접촉 다이오드(304)의 음극은 모두 IGBT 전력 소자의 이미터 전압과 연결되고, 제2 MOS 트랜지스터(502)의 제2 게이트(303b)는 IGBT 전력 소자의 이미터 전압을 통해 제2 MOS 트랜지스터(502)의 온/오프를 제어한다.
도 2 내지 도 4에 도시된 IGBT 전력 소자의 작동 메커니즘은 아래와 같다: 1) IGBT 전력 소자의 게이트-이미터 전압이 제1 MOS 트랜지스터(501)의 문턱 전압에 도달할 경우, 제1 MOS 트랜지스터(501) 내부의 제1 전류채널이 온 되고 양극성 트랜지스터(400)에 베이스 전류가 제공되어, IGBT 전력 소자가 온 되도록 하고; 2) IGBT 전력 소자의 게이트-이미터 전압이 제1 MOS 트랜지스터(501)의 문턱 전압보다 작을 경우, 제1 MOS 트랜지스터(501) 내부의 제1 전류채널이 오프 되고 양극성 트랜지스터(400)의 베이스 전류가 차단되어, IGBT 전력 소자가 오프 된다.
본 실시예에서 제공하는 IGBT 전력 소자가 오프 될 경우, 이미터 전압이 콜렉터 전압보다 크면, 바디 접촉 다이오드는 부 바이어스 상태로 되므로, 바디 다이오드를 흐르는 역방향 전류를 대폭 감소시킬 수 있어, 바디 다이오드 내의 소수 캐리어를 대폭 감소시킬 수 있으며, 나아가, IGBT 전력 소자의 역회복 전하와 역회복 시간을 감소시킬 수 있어, IGBT 전력 소자가 빠른 역회복 기능을 실현할 수 있도록 한다. 아울러, 이미터-콜렉터 전압이 제2 MOS 트랜지스터의 문턱 전압에 도달하면, 제2 MOS 트랜지스터 내부의 제2 전류채널이 온 되고, 역방향 전류는 이미터에서 제2 MOS 트랜지스터 내부의 제2 전류채널을 거쳐 콜렉터로 흐르게 된다.
도 5는 본 실시예에서 제공하는 IGBT 전력 소자의 단면 구조 개략도이고, 도 5에 도시된 바와 같이, 본 실시예의 IGBT 전력 소자는 콜렉터 금속접촉층(70)을 통해 콜렉터 전압과 각각 연결되는 p형 콜렉터영역(31) 및 n형 콜렉터영역(3); p형 콜렉터영역(31)과 n형 콜렉터영역(3) 위에 위치하는 n형 필드스톱영역(32); n형 필드스톱영역(32) 위에 위치하는 n형 드리프트영역(30); 및 n형 드리프트영역(30) 내에 형성되는 p형 바디영역(33); 을 포함하고, 여기서 p형 바디영역(33)의 개수는 실제 제품 요구에 따라 설정될 수 있으며, 본 실시예에서는 단지 2 개의 p형 바디영역(33)의 구조가 예시적으로 도시되었다. p형 바디영역(33) 내에는 p형 바디접촉영역(38), 제1 n형 소스영역(34a) 및 제2 n형 소스영역(34b)이 배치되고, 일반적으로, p형 바디접촉영역(38)은 제1 n형 소스영역(34a)과 제2 n형 소스영역(34b) 사이에 배치된다.
p형 바디영역(33)과 n형 드리프트영역(30) 사이에는 IGBT 전력 소자에서 기생하는 바디 다이오드 구조가 형성되고, 여기서, p형 바디영역(33)은 해당 바디 다이오드의 양극이고 n형 드리프트영역(30)은 해당 바디 다이오드의 음극이다.
본 실시예에서 제공하는 IGBT 전력 소자는 제1 전류채널, 게이트 유전체층(35) 및 제1 게이트(36a)를 더 포함하고, 여기서 상기 제1 전류채널은 p형 바디영역(33) 내에 위치하되 제1 n형 소스영역(34a)과 n형 드리프트영역(30) 사이에 위치하고, 상기 게이트 유전체층(35)과 상기 제1 게이트(36a)는 해당 제1 전류채널을 커버하며, 상기 제1 게이트(36a)는 게이트 전압과 외부 연결되고 게이트 전압을 통해 해당 제1 전류채널의 온/오프를 제어한다.
본 실시예에서 제공하는 IGBT 전력 소자는 제2 전류채널, 게이트 유전체층(35) 및 제2 게이트(36b)를 더 포함하고, 여기서 상기 제2 전류채널은 p형 바디영역(33) 내에 위치하되 제2 n형 소스영역(34b)과 n형 드리프트(30)영역 사이에 위치하고, 상기 게이트 유전체층(35)과 상기 제2 게이트(36b)는 해당 제2 전류채널을 커버한다.
일실시예에서, 제1 전류채널의 턴온 전압은 제2 전류채널의 턴온 전압보다 크고, 아울러, 전류채널은, MOS 트랜지스터 구조에서 게이트 전압을 가할 때 반도체 표면에 형성되는 축적층과 반전층이며, 본 실시예의 도면에서 IGBT 전력 소자 중의 제1 전류채널과 제2 전류채널은 모두 도시되지 않는다.
본 실시예에서 제공하는 IGBT 전력 소자는 p형 바디접촉영역(38) 위에 위치하는 도전층(37)을 더 포함하되, 도전층(37)과 p형 바디접촉영역(38)은 바디 접촉 다이오드 구조를 형성하며, 여기서 도전층(37)은 해당 바디 접촉 다이오드의 음극이고 p형 바디접촉영역(38)은 해당 바디 접촉 다이오드의 양극이며, 이로써, 바디 접촉 다이오드의 양극과 바디 다이오드의 양극이 연결된다. 일실시예에서, 도전층(37)은 p형 바디영역(33) 위에 위치하는 n형 다결정 실리콘층 또는 금속층일 수 있어, 바디 접촉 다이오드는 실리콘계의 바디 접촉 다이오드 구조일 수도 있고 쇼트키 배리어 다이오드(schottky barrier diode) 구조일 수도 있다.
제2 게이트(36b), 제1 n형 소스영역(34a), 제2 n형 소스영역(34b) 및 도전층(37) 사이는 전기적으로 연결되고 모두 이미터 전압과 연결되고, 이로써, 바디 접촉 다이오드의 음극과 이미터가 연결되고, 제2 게이트(36b)는 이미터 전압을 통해 제2 전류채널의 온/오프를 제어한다.
도 5에 도시된 IGBT 전력 소자의 실시예에서, 도전층(37)은 제1 n형 소스영역(34a) 및 제2 n형 소스영역(34b)과 직접적으로 접촉 및 연결되므로, 도전층(37)과 제2 게이트(36b)를 전기적으로 더 연결하면 된다.
도 6은 본 실시예에서 제공하는 다른 IGBT 전력 소자의 단면 구조 개략도이고, 도 6은 본 발명에서 제공하는 IGBT 전력 소자가 도 5에 도시된 IGBT 전력 소자의 실시예의 기초상, 바디 접촉 다이오드가 쇼트키 배리어 다이오드 구조를 사용하는 하나의 실시예에 대응된다. 도 6에 도시된 바와 같이, p형 바디영역(33) 위에는 이미터 금속접촉층(47)이 형성되고, 이미터 금속접촉층(47)은 p형 바디접촉영역(38) 위에 위치하는 도전층이며, 이때, p형 바디접촉영역(38)의 도핑 농도는 p형 바디영역(33)의 도핑 농도의 최대 피크 값보다 낮아야 하며, 이로써, p형 바디접촉영역(38)과 이미터 금속접촉층(47)은 쇼트키 배리어 다이오드 구조를 형성한다. 여기서, 이미터 금속접촉층(47)은 해당 쇼트키 배리어 다이오드의 음극이고 p형 바디접촉영역(38)은 해당 쇼트키 배리어 다이오드의 양극이다. 이미터 금속접촉층(47)은 제2 게이트(36b), 제1 n형 소스영역(34a) 및 제2 n형 소스영역(34b)과 직접적으로 연결되고, 이미터 금속접촉층(47)은 이미터 전압과 외부 연결되며, 이로써, 제2 게이트(36b)는 이미터 전압을 통해 제2 전류채널의 온/오프를 제어한다. 제1 게이트(36a)는 게이트 금속접촉층(단면 구조의 위치 관계에 기반하여, 게이트 금속접촉층 구조는 도 6에 도시되지 않음)을 통해 게이트 전압과 외부 연결되고, 이로써, 제1 게이트(36a)는 게이트 전압을 통해 제1 전류채널의 온/오프를 제어한다. 이미터 금속접촉층(47)과 게이트 금속접촉층 사이는 층간 절연층(50)에 의해 격리되고, 층간 절연층(50)은 일반적으로 실리콘 글라스, 보로포스포실리케이트 글라스(borophosphosilicate glass) 및 포스포실리케이트 글라스(phosphorosilicate glass) 등 재료이다.
도 6에 도시된 IGBT 전력 소자에서, 이미터 금속접촉층(47)과 p형 바디접촉영역(38)이 형성한 쇼트키 배리어 다이오드 구조의 접촉 배리어가 극히 낮을 경우, 쇼트키 배리어 다이오드 구조는 오믹접촉 구조와 등가구조로 될 수 있고, IGBT 전력 소자가 오프 될 경우, 바디 다이오드를 흐르는 역방향 전류를 일정한 정도 줄일 수 있어, 바디 다이오드 내의 소수 캐리어를 감소시킬 수 있으며, 나아가, IGBT 전력 소자의 역회복 전하와 역회복 시간을 감소시킬 수 있어, IGBT 전력 소자가 빠른 역회복 기능을 실현할 수 있도록 하며, 이 경우의 IGBT 전력 소자의 역회복 속도는 고접촉 배리어의 바디 접촉 다이오드를 사용할 경우의 역회복 속도보다 늦지만, 바디 접촉 다이오드 구조를 구비하지 않는 통상의 IGBT 전력 소자의 역회복 속도보다 빠르다.
도 7은 본 실시예에서 제공하는 다른 IGBT 전력 소자의 단면 구조 개략도이고, 도 7은 본 발명에서 제공하는 IGBT 전력 소자가 도 5에 도시된 IGBT 전력 소자의 실시예의 기초상, 바디 접촉 다이오드가 실리콘계의 바디 접촉 다이오드를 사용하는 하나의 실시예에 대응된다. 도 7에 도시된 바와 같이, p형 바디영역(33) 위에는 n형 다결정 실리콘층(57)이 형성되고, n형 다결정 실리콘층(57)은 p형 바디접촉영역(38) 위에 위치하는 도전층이며, 이로써, p형 바디접촉영역(38)과 n형 다결정 실리콘층(57)은 실리콘계의 바디 접촉 다이오드 구조를 형성한다. 여기서, n형 다결정 실리콘층(57)은 해당 바디 접촉 다이오드의 음극이고 p형 바디접촉영역(38)은 해당 바디 접촉 다이오드의 양극이다. 도 7에 도시된 바와 같이, n형 다결정 실리콘층(57)은 제2 게이트(36b), 제1 n형 소스영역(34a) 및 제2 n형 소스영역(34b)과 직접적으로 접촉 및 연결된 다음, n형 다결정 실리콘층(57)은 이미터 금속접촉층(47)을 통해 이미터 전압과 외부 연결될 수 있다. 또는, n형 다결정 실리콘층(57)은 제1 n형 소스영역(34a) 및 제2 n형 소스영역(34b)과 직접적으로 접촉 및 연결된 다음, 제2 게이트(36b)와 n형 다결정 실리콘층(57)은 모두 이미터 금속접촉층(47)을 통해 이미터 전압과 외부 연결될 수도 있다. 해당 실시예에서, n형 다결정 실리콘층(57)은 제2 게이트(36b), 제1 n형 소스영역(34a) 및 제2 n형 소스영역(34b)과 직접적으로 접촉 및 연결된 다음, n형 다결정 실리콘층(57)은 이미터 금속접촉층(47)을 통해 이미터 전압과 외부 연결되며, 이로써, 제2 게이트(36b)는 이미터 전압을 통해 제2 전류채널의 온/오프를 제어한다. 제1 게이트(36a)는 게이트 금속접촉층(단면의 위치 관계로, 게이트 금속접촉층 구조는 도 7에 도시되지 않음)을 통해 게이트 전압과 외부 연결되고, 이로써, 제1 게이트(36a)는 게이트 전압을 통해 제1 전류채널의 온/오프를 제어한다. 이미터 금속접촉층(47)과 게이트 금속접촉층 사이는 층간 절연층(50)에 의해 격리된다.
도 8은 본 실시예에서 제공하는 다른 IGBT 전력 소자의 단면 구조 개략도이고, 도 8은 본 발명에서 제공하는 IGBT 전력 소자의 바디 접촉 다이오드 구조가 실리콘계의 바디 접촉 다이오드를 사용하는 다른 실시예에 대응된다. 도 8에 도시된 바와 같이, 본 실시예의 IGBT 전력 소자는 콜렉터 금속접촉층(70)을 통해 콜렉터 전압과 각각 연결되는 p형 콜렉터영역(31)과 n형 콜렉터영역(3)을 포함한다. 본 실시예에서 제공하는 IGBT 전력 소자는 p형 콜렉터영역(31)과 n형 콜렉터영역(3) 위에 위치하는 n형 필드스톱영역(32); 및 n형 필드스톱영역(32) 위에 위치하는 n형 드리프트영역(30)을 더 포함하고, 여기서 n형 드리프트영역(30) 내에는 p형 바디영역(33)이 형성되고, p형 바디영역(33) 내에는 p형 바디접촉영역(38), n형 도핑영역(39), 제1 n형 소스영역(34a) 및 제2 n형 소스영역(34b)이 배치되며, p형 바디접촉영역(38)과 n형 도핑영역(39)은 모두 제1 n형 소스영역(34a)과 제2 n형 소스영역(34b) 사이에 위치하고, n형 도핑영역(39)은 p형 바디접촉영역(38) 위에 위치하며, n형 도핑영역(39)은 p형 바디접촉영역(38) 위에 위치하는 도전층이다. 이로써, n형 도핑영역(39)과 p형 바디접촉영역(38)은 실리콘계의 바디 접촉 다이오드 구조를 형성하며, 여기서, n형 도핑영역(39)은 해당 바디 접촉 다이오드의 음극이고 p형 바디접촉영역(38)은 해당 바디 접촉 다이오드의 양극이다.
p형 바디영역(33)과 n형 드리프트영역(30) 사이에는 IGBT 전력 소자에서 기생하는 바디 다이오드 구조가 형성되며, 여기서, p형 바디영역(33)은 해당 바디 다이오드의 양극이고 n형 드리프트영역(30)은 해당 바디 다이오드의 음극이며, 이로써, 바디 접촉 다이오드의 양극과 바디 다이오드의 양극이 연결된다.
본 실시예에서 제공하는 IGBT 전력 소자는 제1 전류채널, 게이트 유전체층(35) 및 제1 게이트(36a)를 더 포함하고, 여기서 상기 제1 전류채널은 p형 바디영역(33) 내에 위치하되 제1 n형 소스영역(34a)과 n형 드리프트영역(30) 사이에 위치하고, 상기 게이트 유전체층(35)과 상기 제1 게이트(36a)는 해당 제1 전류채널을 커버하며, 상기 제1 게이트(36a)는 게이트 전압을 통해 제1 전류채널의 온/오프를 제어한다.
본 실시예에서 제공하는 IGBT 전력 소자는 제2 전류채널, 게이트 유전체층(35) 및 제2 게이트(36b)를 더 포함하고, 여기서 상기 제2 전류채널은 p형 바디영역(33) 내에 위치하되 제2 n형 소스영역(34b)과 n형 드리프트영역(30) 사이에 위치하고, 상기 게이트 유전체층(35)과 상기 제2 게이트(36b)는 해당 제2 전류채널을 커버한다.
제2 게이트(36b), 제1 n형 소스영역(34a) 및 제2 n형 소스영역(34b)과 n형 도핑영역(39) 사이는 이미터 금속접촉층(47)에 의해 연결되고, 이미터 금속접촉층(47)은 이미터 전압과 외부 연결되며, 이로써, 제2 게이트(36b)는 이미터 전압을 통해 제2 전류채널의 온/오프를 제어한다. 제1 게이트(36a)는 게이트 금속접촉층(단면의 위치 관계에 기반하여, 게이트 금속접촉층 구조는 도 8에 도시되지 않음)을 통해 게이트 전압과 외부 연결되며, 이로써, 제1 게이트(36a)는 게이트 전압을 통해 제1 전류채널의 온/오프를 제어한다. 이미터 금속접촉층(47)과 게이트 금속접촉층 사이는 층간 절연층(50)에 의해 격리되고, 층간 절연층(50)은 일반적으로 실리콘 글라스, 보로포스포실리케이트 글라스 및 포스포실리케이트 글라스 등 재료이다.
도 9는 본 실시예에서 제공하는 다른 IGBT 전력 소자의 단면 구조 개략도이고, 도 9에 도시된 바와 같이, 본 실시예의 IGBT 전력 소자는 p형 콜렉터영역(20a)과 n형 콜렉터영역(20b)을 포함하되, p형 콜렉터영역(20a)과 n형 콜렉터영역(20b)은 콜렉터 금속접촉층(70)을 통해 콜렉터 전압과 각각 외부 연결된다.
본 실시예에서 제공하는 IGBT 전력 소자는 p형 콜렉터영역(20a)과 n형 콜렉터영역(20b) 위에 위치하는 n형 필드스톱영역(21); 및 n형 필드스톱영역(21) 위에 위치하는 n형 드리프트영역(22)을 더 포함한다.
본 실시예에서 제공하는 IGBT 전력 소자는 n형 드리프트영역(22) 내에 위치하는 적어도 2 개가 순차적으로 배열되는 p형 바디영역(27)을 더 포함하고, 도 9에서는 단지 6 개의 p형 바디영역(27) 구조가 예시적으로 도시되었고, p형 바디영역(27) 내에는 p형 바디접촉영역(29), 제1 n형 소스영역(28) 및 제2 n형 소스영역(98)이 배치되며, 일반적으로, p형 바디접촉영역(29)은 제1 n형 소스영역(28)과 제2 n형 소스영역(98) 사이에 배치된다.
p형 바디영역(27)과 n형 드리프트영역(22) 사이에는 IGBT 전력 소자에서 기생하는 바디 다이오드 구조가 형성되고, 여기서, p형 바디영역(27)은 해당 바디 다이오드의 양극이고 n형 드리프트영역(22)은 해당 바디 다이오드의 음극이다.
본 실시예에서 제공하는 IGBT 전력 소자는 n형 드리프트영역(22) 내로 함몰되되 인접한 p형 바디영역(27) 사이에 위치하는 게이트 트렌치; 및 n형 드리프트영역(22) 내로 함몰되는 차폐 게이트 트렌치를 더 포함하고, 여기서 차폐 게이트 트렌치의 개구부는 게이트 트렌치의 바닥부에 위치한다. 차폐 게이트 트렌치의 개구부의 폭은 게이트 트렌치의 개구부의 폭과 동일할 수도 있고, 게이트 트렌치의 개구부의 폭보다 크거나 작을 수도 있다.
p형 바디영역(27)의 깊이는 n형 드리프트(22)에서의 상기 게이트 트렌치의 깊이와 동일할 수도 있고, 게이트 트렌치의 깊이보다 크거나 작을 수도 있으며, 도 9에서는 단지 p형 바디영역(27)의 깊이가 상기 게이트 트렌치의 깊이보다 작은 경우를 예로 들었다.
본 실시예에서 제공하는 IGBT 전력 소자는 p형 바디접촉영역(29) 위에 위치하는 도전층(99)을 더 포함하되, 도전층(99)과 p형 바디접촉영역(29)은 바디 접촉 다이오드 구조를 형성하며, 여기서 도전층(99)은 해당 바디 접촉 다이오드의 음극이고 p형 바디접촉영역(29)은 해당 바디 접촉 다이오드의 양극이다. 이로써, 바디 접촉 다이오드의 양극과 바디 다이오드의 양극이 연결된다. 도전층(99)은 n형 다결정 실리콘층 또는 금속층일 수 있으며, 이로써 바디 접촉 다이오드 구조는 쇼트키 배리어 다이오드 구조일 수도 있고 실리콘계의 바디 접촉 다이오드 구조일 수도 있다.
본 실시예에서 제공하는 IGBT 전력 소자는 제1 전류채널, 게이트 유전체층(23) 및 제1 게이트(24a)를 더 포함하고, 여기서 상기 제1 전류채널은 p형 바디영역(27) 내에 위치하되 제1 n형 소스영역(28)과 n형 드리프트영역(22) 사이에 위치하고, 상기 게이트 유전체층(23)과 상기 제1 게이트(24a)는 상기 게이트 트렌치 내에 위치하되 제1 n형 소스영역(28)의 일측에 가까운 상기 게이트 트렌치의 측벽표면을 커버하며, 제1 게이트(24a)는 게이트 전압과 외부 연결되고, 제1 게이트(24a)는 게이트 전압을 통해 제1 n형 소스영역(28)과 n형 드리프트영역(22) 사이의 제1 전류채널의 온/오프를 제어한다.
본 실시예에서 제공하는 IGBT 전력 소자는 제2 전류채널, 게이트 유전체층(23) 및 제2 게이트(24b)를 더 포함하고, 여기서 상기 제2 전류채널은 p형 바디영역(27) 내에 위치하되 제2 n형 소스영역(98)과 n형 드리프트영역(22) 사이에 위치하고, 상기 게이트 유전체층(23)과 상기 제2 게이트(24b)는 상기 게이트 트렌치 내에 위치하되 제2 n형 소스영역(98)의 일측에 가까운 상기 게이트 트렌치의 측벽표면을 커버한다.
본 실시예에서 제공하는 IGBT 전력 소자는 상기 차폐 게이트 트렌치 내에 위치하는 제3 게이트(26)를 더 포함하되, 제3 게이트(26)는 필드 산화층(field oxide layer)(25)을 통해 n형 드리프트영역(22), 제1 게이트(24a) 및 제2 게이트(24b)와 격리된다. 일실시예에서, 상기 차폐 게이트 트렌치 내의 제3 게이트(26)는 상기 게이트 트렌치 내로 상향 연장되며, 상기 게이트 트렌치영역 내에서, 제3 게이트(26)는 직접 필드 산화층(25)을 통해 제1 게이트(24a) 및 제2 게이트(24b)와 격리된다.
제1 n형 소스영역(28), 제2 n형 소스영역(98), 제2 게이트(24b), 제3 게이트(26) 및 도전층(99) 사이는 전기적으로 연결되고 모두 이미터 전압과 연결되며, 이로써, 제2 게이트(24b)는 이미터 전압을 통해 제2 n형 소스영역(98)과 n형 드리프트영역(22) 사이의 제2 전류채널의 온/오프를 제어하며, 제3 게이트(26)는 차폐 게이트이고 제3 게이트(26)는 이미터 전압을 통해 n형 드리프트영역(22) 내에서 횡전계(transverse electric field)를 형성하여, 온저항을 낮추고 내전압을 향상하는 작용을 한다.
일실시예에서, 제1 게이트(21a)가 제어하는 제1 전류채널의 턴온 전압은 제2 게이트(24b)가 제어하는 제2 전류채널의 턴온 전압보다 크다. 아울러, IGBT 전력 소자에서의 전류채널은 게이트에 전압을 가할때 p형 바디영역 내에 형성되는 축적층과 반전층이며, 본 실시예의 도면에서, IGBT 전력 소자에서의 제1 게이트(21a)가 제어하는 제1 전류채널과 제2 게이트(24b)가 제어하는 제2 전류채널은 모두 도시되지 않는다.
도 9에서, 도전층(99)은 제1 n형 소스영역(28) 및 제2 n형 소스영역(98)과 직접적으로 접촉 및 연결되므로, 도전층(99)은 제2 게이트(24b) 및 제3 게이트(26)와 전기적으로 연결되어야 한다.
3 : n형 콜렉터영역
30 : n형 드리프트영역
31 : p형 콜렉터영역
32 : n형 필드스톱영역
33 : p형 바디영역
35 : 게이드 유전체층
37 : 도전층
38 : p형 바디접촉영역
39 : n형 도핑영역
47 : 이미터 금속접촉층
50 : 층간 절연층
57 : n형 다결정 실리콘층
70 : 금속접촉층
302 : 콜렉터
304 : 바디 접촉 다이오드
305 : 바디 다이오드
400 : 양극성 트랜지스터
501 : 제1 MOS 트랜지스터
502 : 제2 MOS 트랜지스터

Claims (12)

  1. 절연 게이트 양극성 트랜지스터(IGBT) 전력 소자에 있어서,
    양극성 트랜지스터, 제1 금속산화물반도체(MOS) 트랜지스터, 제2 MOS 트랜지스터, 바디 다이오드 및 바디 접촉 다이오드를 포함하되, 상기 바디 접촉 다이오드의 양극은 상기 바디 다이오드의 양극과 연결되고;
    상기 제1 MOS 트랜지스터의 드레인은 상기 양극성 트랜지스터의 베이스와 연결되며, 상기 제2 MOS 트랜지스터의 드레인, 상기 바디 다이오드의 음극 및 상기 양극성 트랜지스터의 이미터 사이는 서로 연결되고 모두 상기 IGBT 전력 소자의 콜렉터 전압과 연결되며;
    상기 제1 MOS 트랜지스터의 제1 게이트는 상기 IGBT 전력 소자의 게이트 전압과 외부 연결되고;
    상기 양극성 트랜지스터의 콜렉터, 상기 제1 MOS 트랜지스터의 소스, 상기 제2 MOS 트랜지스터의 소스, 상기 제2 MOS 트랜지스터의 제2 게이트 및 상기 바디 접촉 다이오드의 음극 사이는 서로 연결되고 모두 상기 IGBT 전력 소자의 이미터 전압과 연결되는 것을 특징으로 하는 IGBT 전력 소자.
  2. 제 1 항에 있어서,
    상기 양극성 트랜지스터의 콜렉터는 상기 바디 다이오드의 양극과 더 연결되는 것을 특징으로 하는 IGBT 전력 소자.
  3. 제 1 항에 있어서,
    상기 제1 MOS 트랜지스터의 문턱 전압은 상기 제2 MOS 트랜지스터의 문턱 전압보다 큰 것을 특징으로 하는 IGBT 전력 소자.
  4. 절연 게이트 양극성 트랜지스터(IGBT) 전력 소자에 있어서
    이격되게 배치되는 p형 콜렉터영역 및 n형 콜렉터영역-여기서 상기 p형 콜렉터영역 및 n형 콜렉터영역은 콜렉터 전압과 각각 연결됨-;
    상기 p형 콜렉터영역과 상기 n형 콜렉터영역 위에 위치하는 n형 필드스톱영역; 상기 n형 필드스톱영역 위에 위치하는 n형 드리프트영역; 상기 n형 드리프트영역 내에 위치하는 적어도 2 개가 순차적으로 배치되는 p형 바디영역; 및 상기 p형 바디영역 내에 위치하는 제1 n형 소스영역, 제2 n형 소스영역과 p형 바디접촉영역;
    상기 p형 바디접촉영역 위에 위치하는 도전층-여기서, 상기 도전층과 상기 p형 바디접촉영역은 바디 접촉 다이오드 구조를 형성하고, 상기 도전층은 상기 바디 접촉 다이오드의 음극이고 상기 p형 바디접촉영역은 상기 바디 접촉 다이오드의 양극임-;
    제1 전류채널, 게이트 유전체층 및 제1 게이트-여기서, 상기 제1 전류채널은 상기 p형 바디영역 내에 위치하되 상기 제1 n형 소스영역과 상기 n형 드리프트영역 사이에 위치하고, 상기 게이트 유전체층과 상기 제1 게이트는 상기 제1 전류채널을 커버하며, 상기 제1 게이트는 게이트 전압과 외부 연결됨-;
    제2 전류채널, 게이트 유전체층 및 제2 게이트-여기서, 상기 제2 전류채널은 상기 p형 바디영역 내에 위치하되 상기 제2 n형 소스영역과 상기 n형 드리프트영역 사이에 위치하고, 상기 게이트 유전체층과 상기 제2 게이트는 상기 제2 전류채널을 커버하며, 상기 제2 게이트, 상기 제1 n형 소스영역, 상기 제2 n형 소스영역 및 상기 도전층 사이는 전기적으로 연결되고 모두 이미터 전압과 연결됨-; 을 포함하는 IGBT 전력 소자.
  5. 제 4 항에 있어서,
    상기 도전층은 상기 p형 바디영역 위에 위치하는 이미터 금속접촉층이고, 상기 p형 바디접촉영역의 도핑 농도는 상기 p형 바디영역의 도핑 농도의 최대 피크 값보다 낮으며, 상기 p형 바디접촉영역과 상기 이미터 금속접촉층은 쇼트키 배리어 다이오드 구조를 형성하는 것을 특징으로 하는 IGBT 전력 소자.
  6. 제 5 항에 있어서,
    상기 제2 게이트, 상기 제1 n형 소스영역 및 상기 제2 n형 소스영역은 모두 상기 이미터 금속접촉층을 통해 이미터 전압과 외부 연결되는 것을 특징으로 하는 IGBT 전력 소자.
  7. 제 4 항에 있어서,
    상기 도전층은 상기 p형 바디영역 내에 위치하는 n형 도핑영역이고, 상기 n형 도핑영역과 상기 p형 바디접촉영역은 실리콘계의 바디 접촉 다이오드 구조를 형성하는 것을 특징으로 하는 IGBT 전력 소자.
  8. 제 7 항에 있어서,
    상기 n형 도핑영역, 상기 제2 게이트, 상기 제1 n형 소스영역 및 상기 제2 n형 소스영역은 모두 이미터 금속접촉층을 통해 이미터 전압과 외부 연결되는 것을 특징으로 하는 IGBT 전력 소자.
  9. 제 4 항에 있어서,
    상기 제1 전류채널의 턴온 전압은 상기 제2 전류채널의 턴온 전압보다 큰 것을 특징으로 하는 IGBT 전력 소자.
  10. 제 4 항에 있어서,
    인접한 2 개의 상기 p형 바디영역 사이에 위치하되 상기 n형 드리프트영역 내로 함몰되는 게이트 트렌치를 더 포함하고, 여기서 상기 게이트 유전체층, 상기 제1 게이트 및 상기 제2 게이트는 모두 상기 게이트 트렌치 내에 배치되는 것을 특징으로 하는 IGBT 전력 소자.
  11. 제 10 항에 있어서,
    상기 n형 드리프트영역 내로 함몰되는 차폐 게이트 트렌치를 더 포함하고, 여기서 상기 차폐 게이트 트렌치의 개구부가 상기 게이트 트렌치의 바닥부에 위치하고, 상기 차폐 게이트 트렌치 내에는 제3 게이트가 배치되며, 상기 제3 게이트는 절연 유전체층을 통해 상기 n형 드리프트영역, 상기 제1 게이트, 상기 제2 게이트와 격리되고, 상기 제3 게이트, 상기 제1 n형 소스영역, 상기 제2 n형 소스영역, 상기 제2 게이트 및 상기 도전층 사이는 전기적으로 연결되고 모두 이미터 전압과 연결되는 것을 특징으로 하는 IGBT 전력 소자.
  12. 제 11 항에 있어서,
    상기 제3 게이트는 상기 게이트 트렌치 내로 상향 연장되는 것을 특징으로 하는 IGBT 전력 소자.
KR1020207004879A 2017-11-01 2018-10-29 Igbt 전력소자 KR102292410B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
CN201711058063.2 2017-11-01
CN201711058787.7A CN109755298B (zh) 2017-11-01 2017-11-01 一种沟槽型igbt功率器件
CN201711058063.2A CN109755303B (zh) 2017-11-01 2017-11-01 一种igbt功率器件
CN201711058074.0A CN109755304B (zh) 2017-11-01 2017-11-01 一种分栅igbt功率器件
CN201711058787.7 2017-11-01
CN201711058074.0 2017-11-01
PCT/CN2018/112338 WO2019085850A1 (zh) 2017-11-01 2018-10-29 Igbt功率器件

Publications (2)

Publication Number Publication Date
KR20200027014A KR20200027014A (ko) 2020-03-11
KR102292410B1 true KR102292410B1 (ko) 2021-08-23

Family

ID=66333437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207004879A KR102292410B1 (ko) 2017-11-01 2018-10-29 Igbt 전력소자

Country Status (4)

Country Link
US (1) US11081574B2 (ko)
JP (1) JP6947915B6 (ko)
KR (1) KR102292410B1 (ko)
WO (1) WO2019085850A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864234B (zh) * 2019-11-27 2022-04-15 苏州东微半导体股份有限公司 Igbt功率器件
CN113421922B (zh) * 2021-06-25 2022-05-13 电子科技大学 一种具备栅极自钳位功能的三维igbt及其制造方法
CN116264244A (zh) 2021-12-15 2023-06-16 苏州东微半导体股份有限公司 Igbt器件
CN114725090B (zh) * 2022-05-24 2022-09-02 深圳芯能半导体技术有限公司 一种绝缘栅双极型晶体管及其制备方法
CN115172472B (zh) * 2022-08-12 2024-05-24 上海擎茂微电子科技有限公司 快恢复二极管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941413A (zh) 2005-09-29 2007-04-04 三洋电机株式会社 绝缘栅型场效应晶体管及其制造方法
CN101887913A (zh) 2010-06-04 2010-11-17 无锡新洁能功率半导体有限公司 一种具有改善型集电极结构的igbt

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715009A (ja) * 1993-01-14 1995-01-17 Toyota Autom Loom Works Ltd 縦型ｍｏｓ電界効果トランジスタ
JP4437655B2 (ja) 2003-10-02 2010-03-24 三菱電機株式会社 半導体装置及び半導体装置の駆動回路
JP2012099630A (ja) * 2010-11-02 2012-05-24 Panasonic Corp 半導体装置および電力変換器
CN102945804B (zh) 2012-12-07 2015-04-15 株洲南车时代电气股份有限公司 一种沟槽栅型igbt芯片制作方法
US9240450B2 (en) * 2014-02-12 2016-01-19 Infineon Technologies Ag IGBT with emitter electrode electrically connected with impurity zone
JP6665411B2 (ja) * 2015-03-10 2020-03-13 富士電機株式会社 縦型ｍｏｓｆｅｔ
CN204577432U (zh) 2015-05-15 2015-08-19 国网智能电网研究院 一种具有分离式集电极的平面栅igbt
US9799763B2 (en) * 2015-08-31 2017-10-24 Intersil Americas LLC Method and structure for reducing switching power losses
JP6740798B2 (ja) * 2016-03-16 2020-08-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR101759241B1 (ko) 2016-03-24 2017-08-01 극동대학교 산학협력단 듀얼 게이트 구조를 가진 전력 igbt 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941413A (zh) 2005-09-29 2007-04-04 三洋电机株式会社 绝缘栅型场效应晶体管及其制造方法
CN101887913A (zh) 2010-06-04 2010-11-17 无锡新洁能功率半导体有限公司 一种具有改善型集电极结构的igbt

Also Published As

Publication number Publication date
KR20200027014A (ko) 2020-03-11
JP6947915B6 (ja) 2021-11-10
US20200161458A1 (en) 2020-05-21
JP2020532109A (ja) 2020-11-05
WO2019085850A1 (zh) 2019-05-09
JP6947915B2 (ja) 2021-10-13
US11081574B2 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
KR102292410B1 (ko) Igbt 전력소자
KR102206965B1 (ko) 트렌치형 전력 트랜지스터
US8441046B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US11450763B2 (en) IGBT power device and fabrication method therefor
EP2342753B1 (en) Insulated gate bipolar transistor
US20090283797A1 (en) Semiconductor device
US10686062B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US9293559B2 (en) Dual trench-gate IGBT structure
US20150187877A1 (en) Power semiconductor device
CN109755303B (zh) 一种igbt功率器件
CN109755311B (zh) 一种沟槽型功率晶体管
CN109755310B (zh) 一种分栅结构的功率晶体管
CN109755238B (zh) 一种分栅结构的超结功率器件
KR102288862B1 (ko) 전력 mosfet 소자
CN109616518B (zh) 一种mos栅控晶闸管
US20150171198A1 (en) Power semiconductor device
CN210984733U (zh) 元胞结构及其应用的半导体组件
CN109755298B (zh) 一种沟槽型igbt功率器件
CN109994549B (zh) 半导体功率器件
CN109755309B (zh) 一种功率晶体管
US20150144993A1 (en) Power semiconductor device
CN112018172A (zh) 绝缘栅双极型晶体管、智能功率器件及电子产品
JP3193413U (ja) 半導体装置
CN210984732U (zh) 元胞结构及其应用的半导体组件
CN109755304B (zh) 一种分栅igbt功率器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant