CN206711901U - 一种内置肖特基界面的沟槽式mos结构二极管 - Google Patents
一种内置肖特基界面的沟槽式mos结构二极管 Download PDFInfo
- Publication number
- CN206711901U CN206711901U CN201720353380.6U CN201720353380U CN206711901U CN 206711901 U CN206711901 U CN 206711901U CN 201720353380 U CN201720353380 U CN 201720353380U CN 206711901 U CN206711901 U CN 206711901U
- Authority
- CN
- China
- Prior art keywords
- groove
- mos structure
- schottky interface
- built
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种内置肖特基界面的沟槽式MOS结构二极管，属于半导体制造技术领域。包括衬底以及位于衬底上方的外延层，自外延层的上表面并排设置有若干沟槽（3）且在沟槽（3）的内部通过填充半导体进行填充，在外延层的顶部相邻两个沟槽（3）之间形成MOS结构，其特征在于：在沟槽（3）的内壁上设置肖特基界面；在外延层中设置有与外延层半导体类型相反的保护区。本内置肖特基界面的沟槽式MOS结构二极管，在接入正向导通电压时，启动电压小且具有导通后具有较大的导电面积；在接入反向电压时，可以快速回复且漏流小，从而提高了电源反接时的响应效率。
Description
技术领域
一种内置肖特基界面的沟槽式MOS结构二极管，属于半导体制造技术领域。
背景技术
MOS管是半导体领域常见的元件，MOS管包括源极、栅极和漏极三个接线端，其中栅极为控制端，通过相栅极加载电压，实现控制源极与漏极之间的通断，从而起到了控制器件开启和关断的目的。
在现有技术中，利用MOS管的导通特性，还存在有一种利用MOS管内的MOS结构制成的二极管，其基本结构为：将MOS管的栅极和源极短路后作为二极管的阳极，漏极作为二极管的阴极。这种MOS结构二极管在接入正向电压时，其启动电压接近0V，因此相比较传统的PN结结构的二极管，其导通电压大大降低，因此其正向导通效率大大提高。但是这种MOS结构二极管的缺陷也较为明显：（1）由于MOS结构在导通时其电流是沿MOS结构内部的导电沟道流通的，所以MOS结构二极管的导电面积较小，因此其功率较小。（2）MOS结构其内部的本质也是PN结结构，一旦正向电压大于PN结的导通电压（约为0.6V）之后，其内部的PN结也会导通，因此当正向电压消失后，MOS结构二极管的反向回复时间较长，因此大大的影响了MOS结构二极管的反向响应时间较长，造成了此类二极管开关频率较低。
发明内容
本实用新型要解决的技术问题是：克服现有技术的不足，提供一种电源正接时启动电压小且具有导通后具有较大的导电面积，同时电源反接时具有恢复时间短且漏流小的内置肖特基界面的沟槽式MOS结构二极管。
本实用新型解决其技术问题所采用的技术方案是：该内置肖特基界面的沟槽式MOS结构二极管，包括衬底以及位于衬底上方的外延层，自外延层的上表面并排设置有若干沟槽且在沟槽的内部通过填充半导体进行填充，在外延层的顶部相邻两个沟槽之间形成MOS结构，其特征在于：在沟槽的内壁上设置有沟槽底部肖特基界面；在外延层中设置有与外延层半导体类型相反的保护区。
优选的，所述的填充半导体为设置在沟槽侧壁上的沟槽侧壁氧化硅层以及填充在沟槽内部的多晶硅。
优选的，所述的保护区位于每一个沟槽的下部且与沟槽间隔设置。
优选的，在所述的沟槽以及MOS结构的上方设置有顶部金属层。
优选的，在所述的衬底的下方设置有底部金属层。
与现有技术相比，本实用新型所具有的有益效果是：
本沟槽式MOS结构二极管，在接入正向电压时，基于MOS结构的特性其启动电压接近于0V，因此阳极与阴极之间迅速导通。当正向电压大于0.3V时，位于沟槽底部的沟槽底部肖特基界面开始导通，因此增加了本沟槽式MOS结构二极管正向导通时的导电面积，从而可以通过更大的正向导通电流，大大提高了本沟槽式MOS结构二极管的功率。
当本沟槽式MOS结构二极管接入反向电压时，由于在沟槽的底部设置有沟槽底部肖特基界面，因此可以减小本沟槽式MOS结构二极管电源反接时的响应时间，从而提高了电源反接时的响应效率。而通过在沟槽3的下方间隔设置沟槽下部P型区，沟槽下部P型区与其周围的N型外延层之间形成PN结，因此在电源反接时PN结形成空乏区，从而对沟槽底部肖特基界面进行保护，有效避免了电源反接时漏流从沟槽底部肖特基界面处流出，因此大大降低了本沟槽式MOS结构二极管反接时的漏流。
附图说明
图1为内置肖特基界面的沟槽式MOS结构二极管结构示意图。
图2~图9为内置肖特基界面的沟槽式MOS结构二极管制造流程图。
其中：1、顶部金属层 2、多晶硅 3、沟槽 4、顶层P型区 5、N型外延层 6、沟槽底部肖特基界面 7、沟槽侧壁氧化硅层 8、沟槽下部P型区 9、N+型区 10、N型衬底11、底部金属层 12、第一氧化硅层 13、第二氧化硅层。
具体实施方式
图1~9是本实用新型的最佳实施例，下面结合附图1~9对本实用新型做进一步说明。
如图1所示，一种内置肖特基界面的沟槽式MOS结构二极管（以下简称沟槽式MOS结构二极管），包括N型衬底10，在N型衬底10的上方设置有N型外延层5。自N型外延层5的上表面向下依次并排设置有多个沟槽3，在每一个沟槽3的底部与N型外延层5的结合面上设置有沟槽底部肖特基界面6，在沟槽3的侧壁上设置有沟槽侧壁氧化硅层7，在沟槽3的内部通过多晶硅2进行填充。在N型外延层5内每一个沟槽3的下方均设置有一个沟槽下部P型区8，沟槽下部P型区8与沟槽3的底面间隔设置。在N型外延层5的上表面，相邻两个沟槽3之间的位置设置有顶层P型区4，在顶层P型区4内每个沟槽3的两侧分别设置有N+型区9，结合位于顶层P型区4和沟槽3的上表面的顶部金属层1形成了MOS结构，同时通过顶部金属层1实现了MOS管中栅极和源极的短接，实现了本沟槽式MOS结构二极管阳极的引出，在N型衬底10的下部同时设置有底部金属层11，通过底部金属层11实现了本沟槽式MOS结构二极管阴极的引出。
本沟槽式MOS结构二极管，在接入正向电压（顶部金属层1连接电源正极，底部金属层11连接电源负极）时，基于MOS结构的特性，本沟槽式MOS结构二极管的启动电压接近于0V，因此阳极与阴极之间迅速导通。当正向电压大于0.3V时，位于沟槽3底部的沟槽底部肖特基界面6开始导通，从而增加了本沟槽式MOS结构二极管正向导通时的导电面积，所以本沟槽式MOS结构二极管可以通过更大的正向导通电流。综上所述，本沟槽式MOS结构二极管在具有较高的正向导通效率的同时具有更大的导通面积，大大提高了本沟槽式MOS结构二极管的功率。
当本沟槽式MOS结构二极管接入反向电压（顶部金属层1连接电源负极，底部金属层11连接电源正极）时，由于在沟槽3的底部设置有沟槽底部肖特基界面6，因此可以减小本沟槽式MOS结构二极管电源反接时的响应时间，从而提高了电源反接时的响应效率。而通过在沟槽3的下方间隔设置沟槽下部P型区8，沟槽下部P型区8与其周围的N型外延层5之间形成PN结，因此在电源反接时PN结形成空乏区，从而对沟槽底部肖特基界面6进行保护，有效避免了电源反接时漏流从沟槽底部肖特基界面6处流出，因此大大降低了本沟槽式MOS结构二极管反接时的漏流。
如图2~图9所示，本沟槽式MOS结构二极管的制作过程，包括如下步骤：
步骤1，一次氧化处理，在N型衬底10上方形成N型外延层5，然后在N型外延层5的上表面进行第一次氧化处理形成第一氧化硅层12，如图2所示。
步骤2，刻蚀沟槽3，在第一氧化硅层12的表面，利用常规技术手段依次刻蚀形成多个沟槽3，每一个沟槽3向下穿过第一氧化硅层12之后伸入N型外延层5内部，在完成沟槽3的刻蚀之后，在沟槽3的内部露出N型外延层5，在N型外延层5表面未进行刻蚀的位置残留有第一氧化硅层12，如图3所示。
步骤3，二次氧化处理，在N型外延层5以及第一氧化硅层12表面进行第二次氧化，在完成第二次氧化之后，在残留的第一氧化硅层12的上表面以及沟槽3的内壁上同时形成第二氧化硅层13，如图4所示。
步骤4，去除沟槽3底部的第二氧化硅层13，去除沟槽3底面的第二氧化硅层13，在沟槽3的底部露出N型外延层5，只在沟槽3的侧壁处残留第二氧化硅层13，如图5所示。
步骤5，形成沟槽下部P型区8，在沟槽3的下方进行高能离子注入形成沟槽下部P型区8，如图6所示。
步骤6，形成沟槽底部肖特基界面6，在沟槽3底部露出的N型外延层5的位置制作肖特基界面形成沟槽底部肖特基界面6，如图7所示。
步骤7，填充多晶硅并刻蚀氧化硅层，在沟槽3内部进行多晶硅2的填充，并对残留在N型外延层5上表面的第一氧化硅层12和第二氧化硅层13进行刻蚀，刻蚀到与沟槽3上沿平齐的位置，残留在沟槽3内壁上的第二氧化硅层13即为上述的沟槽侧壁氧化硅层7，如图8所示。
步骤8，形成顶层P型区4以及N+型区9，按常规的MOS结构的做法制作顶层P型区4以及N+型区9，然后分别制作顶部金属层1和底部金属层11，形成如图1所示的本实施例的内置肖特基界面的沟槽式MOS结构二极管芯片。
上述的内置肖特基界面的沟槽式MOS结构二极管结构以及方法仅是较佳的实施例而已，P型衬底及碳化硅、氮化镓等材料衬底同样适用。
以上所述，仅是本实用新型的较佳实施例而已，并非是对本实用新型作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本实用新型技术方案的保护范围。
Claims (5)
1.一种内置肖特基界面的沟槽式MOS结构二极管，包括衬底以及位于衬底上方的外延层，自外延层的上表面并排设置有若干沟槽（3）且在沟槽（3）的内部通过填充半导体进行填充，在外延层的顶部相邻两个沟槽（3）之间形成MOS结构，其特征在于：在沟槽（3）的内壁上设置有沟槽底部肖特基界面（6）；在外延层中设置有与外延层半导体类型相反的保护区。
2.根据权利要求1所述的内置肖特基界面的沟槽式MOS结构二极管，其特征在于：所述的填充半导体为设置在沟槽（3）侧壁上的沟槽侧壁氧化硅层（7）以及填充在沟槽（3）内部的多晶硅（2）。
3.根据权利要求1所述的内置肖特基界面的沟槽式MOS结构二极管，其特征在于：所述的保护区位于每一个沟槽（3）的下部且与沟槽（3）间隔设置。
4.根据权利要求1所述的内置肖特基界面的沟槽式MOS结构二极管，其特征在于：在所述的沟槽（3）以及MOS结构的上方设置有顶部金属层（1）。
5.根据权利要求1所述的内置肖特基界面的沟槽式MOS结构二极管，其特征在于：在所述的衬底的下方设置有底部金属层（11）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720353380.6U CN206711901U (zh) | 2017-04-06 | 2017-04-06 | 一种内置肖特基界面的沟槽式mos结构二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720353380.6U CN206711901U (zh) | 2017-04-06 | 2017-04-06 | 一种内置肖特基界面的沟槽式mos结构二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206711901U true CN206711901U (zh) | 2017-12-05 |
Family
ID=60468823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720353380.6U Active CN206711901U (zh) | 2017-04-06 | 2017-04-06 | 一种内置肖特基界面的沟槽式mos结构二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206711901U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112447846A (zh) * | 2019-09-05 | 2021-03-05 | 比亚迪半导体股份有限公司 | 沟槽型mos场效应晶体管及方法、电子设备 |
-
2017
- 2017-04-06 CN CN201720353380.6U patent/CN206711901U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112447846A (zh) * | 2019-09-05 | 2021-03-05 | 比亚迪半导体股份有限公司 | 沟槽型mos场效应晶体管及方法、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101853852B (zh) | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 | |
| CN104518006B (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
| CN106571394B (zh) | 功率器件及其制造方法 | |
| US20130093066A1 (en) | Semiconductor device | |
| CN105448732B (zh) | 改善uis性能的沟槽式功率半导体器件及其制备方法 | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| CN105810755A (zh) | 一种沟槽栅结构半导体整流器及其制造方法 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN105895671A (zh) | 超低功耗半导体功率器件及制备方法 | |
| CN113838909B (zh) | 沟槽型原胞结构及制备方法 | |
| CN104124151B (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN206711901U (zh) | 一种内置肖特基界面的沟槽式mos结构二极管 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN203456470U (zh) | 一种超结mosfet器件 | |
| CN206657811U (zh) | 一种内建肖特基界面的垂直场效应二极管 | |
| CN219419037U (zh) | 一种沟槽型碳化硅mosfet器件 | |
| WO2023093132A1 (zh) | Iegt结构及其制作方法 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
| CN206711896U (zh) | 一种内置肖特基的沟槽式mos芯片 | |
| CN105576014B (zh) | 肖特基二极管及其制造方法 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |