CN103022155A - 一种沟槽mos结构肖特基二极管及其制备方法 - Google Patents

一种沟槽mos结构肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN103022155A
CN103022155A CN2011102873780A CN201110287378A CN103022155A CN 103022155 A CN103022155 A CN 103022155A CN 2011102873780 A CN2011102873780 A CN 2011102873780A CN 201110287378 A CN201110287378 A CN 201110287378A CN 103022155 A CN103022155 A CN 103022155A
Authority
CN
China
Prior art keywords
dielectric
gate dielectric
groove
metal
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102873780A
Other languages
English (en)
Other versions
CN103022155B (zh
Inventor
朱江
盛况
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
朱江
盛况
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 朱江, 盛况 filed Critical 朱江
Priority to CN201110287378.0A priority Critical patent/CN103022155B/zh
Publication of CN103022155A publication Critical patent/CN103022155A/zh
Application granted granted Critical
Publication of CN103022155B publication Critical patent/CN103022155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽MOS结构肖特基二极管，通过MOS结构改变漂移区的电场强度分布，使得峰值电场出现在沟槽底部附近的半导体材料中，而不是出现在肖特基势垒结附近；本发明还提供一种制备方法，可以实现两次光刻工艺实现器件的生产制造。

Description

一种沟槽MOS结构肖特基二极管及其制备方法
技术领域
本发明涉及到一种沟槽MOS结构肖特基二极管，本发明还涉及一种沟槽MOS结构肖特基二极管的制备方法。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到沟槽结构的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的平面布局。B J Baliga的第5612567号专利中示出了典型的沟槽型布局。沟槽型肖特基二极管的制造工艺需要大量掩膜版和制造步骤。需要通过改善器件结构以减少工艺步骤和掩膜版数量的方法制造沟槽肖特基二极管。
发明内容
本发明针对上述问题提出，提供一种沟槽MOS结构肖特基二极管及其制备方法。
一种沟槽MOS结构肖特基二极管，其特征在于：包括：多个沟槽位于半导体材料表面；沟槽内壁的底部和侧壁的下部表面设置有绝缘介质，沟槽之间半导体材料上部设置有绝缘介质；沟槽侧壁的上部为肖特基势垒结；沟槽内填充有栅极介质；半导体装置表面和背部区域覆盖有金属层。
所述的沟槽MOS结构肖特基二极管的制备方法，其特征在于：包括如下步骤：
1)在半导体材料衬底上的半导体材料漂移层的表面形成绝缘介质；
2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质，然后刻蚀去除部分裸露半导体材料形成沟槽；
3)在沟槽内壁形成绝缘介质；
4)淀积栅极介质，对栅极介质进行掺杂，然后进行栅极介质反刻蚀；
5)腐蚀去除沟槽侧壁绝缘介质；
6)对栅极介质进行回刻蚀；
7)在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结；
8)在表面形成金属，进行光刻腐蚀工艺，去除表面部分金属；
9)进行背面金属化工艺，在背面形成金属。
本发明的沟槽垂直MOS结构肖特基二极管，当器件接反向偏压时，通过MOS结构改变漂移区的电场强度分布，使得峰值电场出现在沟槽底部附近的半导体材料中，而不是出现在肖特基势垒结附近，从而提高了器件的方向击穿电压，或者可以认为提高了漂移区的杂质的掺杂浓度降低器件的正向导通电阻。
本发明的沟槽垂直MOS结构肖特基二极管的制备方法，可以使用两次光刻工艺实现器件的生产制造，省略传统制作方法的接触区的光刻工艺，本发明降低了光刻生产的工艺要求，生产工艺更简单产品结构更紧凑，减少器件的生产周期，降低了器件的生产成本。
附图说明
图1为本发明的沟槽MOS结构肖特基二极管的一种剖面示意图。
图2为本发明一种实施方式工艺第一步的剖面示意图。
图3为本发明一种实施方式工艺第二步的剖面示意图。
图4为本发明一种实施方式工艺第三步的剖面示意图。
图5为本发明一种实施方式工艺第六步的剖面示意图。
图6为本发明一种实施方式工艺第七步的剖面示意图。
图7为本发明一种实施方式工艺第九步的剖面示意图。
其中，1、衬底层；2、漂移层；3、漂移层沟槽区；4、热氧化氧化层；5、栅极氧化层；6、栅极多晶硅；7、肖特基势垒结；8、元胞部分；9、终端部分；10、上表面金属层；11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种沟槽MOS结构肖特基二极管，下面结合图1详细说明本发明的半导体装置。
一种沟槽MOS结构肖特基二极管，包括：衬底层1，为N导电类型半导体硅材料，在衬底层1下表面，通过下表面金属层11引出电极；漂移层2，位于衬底层1之上，为N传导类型的半导体硅材料；漂移层沟槽区3，位于漂移层2上部；热氧化氧化层4位于漂移层2上表面，为半导体硅材料氧化物；垂直沟槽位于硅体内，其内壁部分生长有栅极氧化层5，沟槽内填充有栅极多晶硅6，沟槽边侧上部有肖特基势垒结7；器件边缘设置有沟槽结构终端部分9；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在具有N型衬底层1的N型半导体硅材料漂移层2的表面进行热氧化工艺形成热氧化氧化层4，如图2所示；
第二步，进行一次光刻腐蚀工艺，半导体材料表面去除部分热氧化氧化层4，然后刻蚀去除部分裸露半导体硅材料形成沟槽，如图3所示；
第三步，在沟槽内壁的生长栅极氧化层5，如图4所示；
第四步，淀积栅极多晶硅6，对栅极多晶硅6进行掺杂，然后进行栅极多晶硅6反刻蚀；
第五步，腐蚀去除沟槽侧壁栅极氧化层5；
第六步，对栅极多晶硅6进行回刻蚀，如图5所示；
第七步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结7，如图6所示；
第八步，在表面形成金属，进行二次光刻腐蚀工艺，去除表面部分金属，形成表面金属层10，如图7所示；
第九步，进行背面金属化工艺，在背面形成金属，形成表面金属层11。
如上所述，采用上述实施例结构和制备方法，与现有的技术相比，可以使用两次光刻工艺实现器件的生产制造，省略传统制作方法的接触区的光刻工艺，本发明降低了光刻生产的工艺要求，生产工艺更简单产品结构更紧凑，减少器件的生产周期，降低了器件的生产成本。
本发明的沟槽垂直MOS结构肖特基二极管，当器件接反向偏压时，通过MOS结构改变漂移区的电场强度分布，使得峰值电场出现在沟槽底部附近的半导体材料中，而不是出现在肖特基势垒结附近，从而提高了器件的方向击穿电压，或者可以认为提高了漂移区的杂质的掺杂浓度降低器件的正向导通电阻。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。

Claims (5)

1.一种沟槽MOS结构肖特基二极管，其特征在于：包括：
多个沟槽位于半导体材料表面；
沟槽内壁的底部和侧壁的下部表面设置有绝缘介质，沟槽之间半导体材料上部设置有绝缘介质；
沟槽侧壁的上部为肖特基势垒结；
沟槽内填充有栅极介质；
半导体装置表面和背部区域覆盖有金属层。
2.如权利要求1所述的半导体装置，其特征在于：所述的栅极介质为多晶硅。
3.如权利要求1所述的半导体装置，其特征在于：所述的绝缘介质为二氧化硅。
4.如权利要求1所述的沟槽MOS结构肖特基二极管的制备方法，其特征在于：包括如下步骤：
1)在半导体材料衬底上的半导体材料漂移层的表面形成绝缘介质；
2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质，然后刻蚀去除部分裸露半导体材料形成沟槽；
3)在沟槽内壁形成绝缘介质；
4)淀积栅极介质，对栅极介质进行掺杂，然后进行栅极介质反刻蚀；
5)腐蚀去除沟槽侧壁绝缘介质；
6)对栅极介质进行回刻蚀；
7)在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结；
8)在表面形成金属，进行光刻腐蚀工艺，去除表面部分金属；
9)进行背面金属化工艺，在背面形成金属。
5.如权利要求4所述的制备方法，其特征在于：所述的栅极介质的刻蚀为干法刻蚀。
CN201110287378.0A 2011-09-26 2011-09-26 一种沟槽mos结构肖特基二极管及其制备方法 Active CN103022155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110287378.0A CN103022155B (zh) 2011-09-26 2011-09-26 一种沟槽mos结构肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110287378.0A CN103022155B (zh) 2011-09-26 2011-09-26 一种沟槽mos结构肖特基二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN103022155A true CN103022155A (zh) 2013-04-03
CN103022155B CN103022155B (zh) 2017-05-17

Family

ID=47970519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110287378.0A Active CN103022155B (zh) 2011-09-26 2011-09-26 一种沟槽mos结构肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN103022155B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456627A (zh) * 2013-08-28 2013-12-18 中航（重庆）微电子有限公司 一种复合型沟槽栅肖特基器件结构及其制造方法
CN107293601A (zh) * 2016-04-12 2017-10-24 朱江 一种肖特基半导体装置及其制备方法
CN109004035A (zh) * 2017-06-07 2018-12-14 中航（重庆）微电子有限公司 肖特基器件结构及其制造方法
CN109599443A (zh) * 2017-09-30 2019-04-09 华润微电子（重庆）有限公司 一种肖特基器件的制备方法及结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155287A1 (en) * 2000-06-30 2004-08-12 Ichiro Omura Power semiconductor switching element
US20070241338A1 (en) * 2006-04-11 2007-10-18 Denso Corporation SIC semiconductor device and method for manufacturing the same
CN101542731A (zh) * 2005-05-26 2009-09-23 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155287A1 (en) * 2000-06-30 2004-08-12 Ichiro Omura Power semiconductor switching element
CN101542731A (zh) * 2005-05-26 2009-09-23 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
US20070241338A1 (en) * 2006-04-11 2007-10-18 Denso Corporation SIC semiconductor device and method for manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456627A (zh) * 2013-08-28 2013-12-18 中航（重庆）微电子有限公司 一种复合型沟槽栅肖特基器件结构及其制造方法
CN103456627B (zh) * 2013-08-28 2016-04-06 中航（重庆）微电子有限公司 一种复合型沟槽栅肖特基器件结构及其制造方法
CN107293601A (zh) * 2016-04-12 2017-10-24 朱江 一种肖特基半导体装置及其制备方法
CN107293601B (zh) * 2016-04-12 2021-10-22 朱江 一种肖特基半导体装置及其制备方法
CN109004035A (zh) * 2017-06-07 2018-12-14 中航（重庆）微电子有限公司 肖特基器件结构及其制造方法
CN109004035B (zh) * 2017-06-07 2024-02-13 华润微电子（重庆）有限公司 肖特基器件结构及其制造方法
CN109599443A (zh) * 2017-09-30 2019-04-09 华润微电子（重庆）有限公司 一种肖特基器件的制备方法及结构

Also Published As

Publication number Publication date
CN103022155B (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
CN113053738A (zh) 一种***栅型沟槽mos器件及其制备方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN108336152A (zh) 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
CN103137710B (zh) 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
CN114141621A (zh) 具有***栅的载流子存储槽栅双极型晶体管及其制备方法
CN103199119B (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN103367396B (zh) 一种超级结肖特基半导体装置及其制备方法
CN103247694A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103378178B (zh) 一种具有沟槽结构肖特基半导体装置及其制备方法
CN103137711A (zh) 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法
CN103367462A (zh) 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法
CN110739346A (zh) 具有屏蔽栅的sj mos器件终端结构及其制作方法
CN103199102A (zh) 一种具有超结结构的肖特基半导体装置及其制备方法
CN107731933A (zh) 一种沟槽终端肖特基器件
CN103515450A (zh) 一种沟槽电荷补偿肖特基半导体装置及其制造方法
CN103579371A (zh) 一种沟槽终端结构肖特基器件及其制备方法
CN103378177B (zh) 一种具有沟槽肖特基半导体装置及其制备方法
CN210805779U (zh) 具有阶梯型氧化层的屏蔽栅mos器件终端结构
CN103378131A (zh) 一种电荷补偿肖特基半导体装置及其制造方法
CN103489895A (zh) 一种沟槽超结半导体装置及其制备方法
CN103390651A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103579370A (zh) 一种具有化学配比失配绝缘材料的电荷补偿半导体结装置及其制备方法
CN103515449A (zh) 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法
CN114171386A (zh) 一种载流子存储槽栅双极型晶体管结构的工艺优化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TA01 Transfer of patent application right

Effective date of registration: 20170424

Address after: 310027 Hangzhou, Zhejiang Province, Xihu District, Zhejiang Road, No. 38, No.

Applicant after: Sheng Kuang

Address before: 113200 Fushun City, Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons

Applicant before: Zhu Jiang

Applicant before: Sheng Kuang

TA01 Transfer of patent application right
TR01 Transfer of patent right

Effective date of registration: 20220114

Address after: 310000 Yuhang Tang Road, Xihu District, Hangzhou, Zhejiang 866

Patentee after: ZHEJIANG University

Address before: 310027 No. 38, Zhejiang Road, Hangzhou, Zhejiang, Xihu District

Patentee before: Sheng Kuang

TR01 Transfer of patent right