CN103219371B - 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法 - Google Patents
一种带有双面扩散残留层的沟槽栅型igbt及其制造方法 Download PDFInfo
- Publication number
- CN103219371B CN103219371B CN201310096965.0A CN201310096965A CN103219371B CN 103219371 B CN103219371 B CN 103219371B CN 201310096965 A CN201310096965 A CN 201310096965A CN 103219371 B CN103219371 B CN 103219371B
- Authority
- CN
- China
- Prior art keywords
- residual layer
- diffusion
- type base
- region
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000011248 coating agent Substances 0.000 claims abstract description 33
- 238000000576 coating method Methods 0.000 claims abstract description 33
- 238000001465 metallisation Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 230000000903 blocking effect Effects 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000011946 reduction process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种带有双面扩散残留层的沟槽栅型IGBT及其制造方法，该IGBT包括N型基区、P型基区、背P+集电极区、N+发射极区、P+发射极区、栅氧化层、发射极、栅电极和集电极；所述的N型基区由依次层叠的N+扩散残留层、N-漂移区和N+缓冲层组成，P型基区位于N+扩散残留层之上，N+扩散残留层和N+缓冲层从与N-漂移区的边界起始向外掺杂浓度逐渐增加。本发明IGBT制造方法的特征在于使用一次双面高温深结扩散在正面和背面同时形成非均匀掺杂的N+层，在N-漂移区正面形成的N+扩散残留层，提高了N型正面的离子掺杂浓度，使电导调制效应增强。在背面的N+缓冲层则减小器件导通压降，提高器件关断时间。该制造方法减少制造IGBT的步骤，降低成本。
Description
技术领域
本发明涉及半导体功率器件及制造领域，尤其是涉及一种带有双面扩散残留层的沟槽栅型IGBT结构及其制造方法。
背景技术
IGBT即绝缘栅双极型晶体管（InsulatedGateBipolarTransistor，简称IGBT）是一种集金属氧化物半导体场效应管（MOSFET）的栅电极电压控制特性和双极结型晶体管（BJT）的低导通电阻特性于一身的半导体功率器件。具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低及工作频率高等特性，是比较理想的半导体功率开关器件，有着广阔的发展和应用前景。
根据IGBT背面结构中在漂移区与集电极（术语集电极与阳极经常交换使用）之间是否存在与漂移区相同浓度类型的高浓度缓冲层，可以把IGBT分为穿通型（PT-IGBT）和非穿通型（NPT-IGBT）两种结构。PT-IGBT型具有缓冲层结构，而NPT-IGBT则没有缓冲层结构。一般的PT-IGBT指通过外延沉积在相同浓度类型的高浓度缓冲层的顶部形成低浓度均匀掺杂外延作为漂移区，而外延是沉积在相反浓度类型的硅衬底上外。IGBT的正向阻断电压（也可简称为耐压）由漂移区的掺杂浓度与厚度所决定，正向阻断电压高的IGBT需要很厚的漂移区，如正向阻断电压在1000V以上所需的漂移区厚度一般在100um以上，使用厚层外延的沉积技术难度很大，而且制造的成本很高，难以实现。而NPT-IGBT是在均匀掺杂的厚度为数百微米的低浓度掺杂的单晶衬底上先制作正面结构，然后再对衬底片背面采用研磨、腐蚀等方法减薄使得漂移区能满足正向阻断电压所需的厚度，再用离子注入及激活的方法形成背面相反浓度类型的集电极。它不需要沉积很厚的外延层，因此适合制造高正向阻断电压的IGBT，但由于没有缓冲层，在承受正向阻断电压时，反偏电压形成的耗尽层需要在漂移区中止，否则就会形成穿通击穿，降低正向阻断电压，而使用缓冲层可使耗尽层在缓冲层中止，因此达到相同的正向阻断电压所需的漂移区，NPT-IGBT需要比PT-IGBT更厚的漂移区，其正向导通压降也比达到相同正向阻断电压下的PT-IGBT要更大，因而电流能力也相对要差一些。而且对于制造正向阻断电压在1000～2000V左右的IGBT来说，其漂移区的厚度大多在一二百微米左右，在这么薄的薄硅片上加工器件，其制造难度相当大，目前用于大批量生产的设备若不做昂贵的设备改进就会产生很高的碎片比率。
公告号为CN1138307C的中国专利公开了一种IGBT新的结构。其制造方法是先用高温扩散在N-衬底片两面进行N+的深结扩散，然后磨去一边的扩散层，在其上做正面结构，之后再研磨背面，保留背面的扩散层到所需的厚度作为N+缓冲层，然后在这个N+缓冲层上做离子注入形成背P+阳极区。此种结构的IGBT同时具有PT-IGBT通态压降小的特点和NPT-IGBT开关时间短的特点。此发明对IGBT的背面结构及其制作方法进行了创新，与ABB公司提出的软穿通IGBT（SPT-IGBT）结构和三菱电机公司提出的轻穿通IGBT（LPT-IGBT）结构有相似之处，可以有效降低器件功耗，但是对于正面结构依然以传统方法制作完成，并未创新。
从IGBT的正面结构来看，无论是平面栅型还是沟槽栅型结构，由于在正向工作时，从背面集电极注入到漂移区的少数载流子在向正面发射极（术语发射极与阴极经常交换使用）运动过程中浓度逐渐降低，这样越接近正面的发射极，电导调制作用越弱，电阻越大，为最大限度地减小近表面的电阻，降低正向导通压降，需要采取措施提高近表面处的载流子浓度，如三菱公司H.Takahashi等所著的题为“CarrierStoredTrench-GateBipolarTransistor(CSTBT)-ANovelPowerDeviceforHighVoltageApplication”(载流子存储型沟槽栅双极型晶体管—一种新型的高压功率器件)的IEEE出版物0-7803-3106-0/96中描述的在P型基区与N型漂移区之间形成的一层掺杂浓度比N型漂移区略浓的载流子存储层，其与N型漂移区形成的势垒可以让少数载流子在向P型基区运动过程中再受这个势垒而在此聚集，因此使此区域的载流子浓度提高，改善电导调制作用，使导通压降减小，电流能力上升；又如ABB公司M.Rahimo等所著的题为“NovelEnhanced-PlanarIGBTTechnologyRatedupto6.5kVforLowerLossesandHigherSOACapapbility”（可获得更低功耗和更高安全工作区的额定电压高达6.5kV的新型平面增强型IGBT制造技术）的IEEE出版物1-4244-9715-0/06中描述的平面增强层与载流子存储层起相同的作用。但无论是载流子存储层还是平面增强层都是在IGBT制造过程中，在形成正面MOSFET结构时额外增加工艺步骤形成的，其工艺步骤的增加必然使得制造成本上升。
发明内容
本发明提供了一种带有双面扩散残留层的沟槽栅型IGBT及其制造方法，其通过一步高温深结扩散在正面与背面两边同时形成扩散残留层，再通过减薄等工艺，正面的扩散残留层可起到使正面载流子浓度提高的作用，而背面的扩散残留层则形成缓冲层，使IGBT具有穿通型器件的特征。
一种带有双面扩散残留层的沟槽栅型IGBT，包括N型基区、P型基区、背P+集电极区、N+发射极区、P+发射极区、栅氧化层、发射极、栅电极和集电极；所述的N型基区由依次层叠的N+扩散残留层、N-漂移区和N+缓冲层组成，P型基区位于N+扩散残留层之上，N+发射极区、P+发射极区位于P型基区之上，沟槽位于N+扩散残留层与P型基区两侧，所述沟槽具有沿其侧壁，端部和底部的栅氧化层以及包含在栅氧化层内的栅电极；背P+集电极区位于N+缓冲层之下，集电极位于背P+集电极区之下；N+扩散残留层和N+缓冲层从与N-漂移区的边界起始向外掺杂浓度逐渐增加。
所述的N-漂移区为硅单晶体形成的掺杂浓度恒定区，其厚度和掺杂浓度由IGBT的正向阻断电压决定，正向阻断电压与厚度正相关，与掺杂浓度负相关。
所述的N+缓冲层厚度优选为10～50um，太厚会使导通压降升高，太薄则电场中止作用不足，会导致正向阻断电压降低。所述的N+缓冲层与背P+集电极区交界面的掺杂浓度与N+缓冲层厚度正相关。由于N+缓冲层的存在可以使N-漂移区在达到相同正向阻断电压时更薄，因此导通压降也会更低。
所述的N+扩散残留层，若厚度小，表面的杂质掺杂浓度就会比较低，其与N-漂移区形成的势垒较低，电导调制作用就较弱，导通压降下降较低；若N+扩散残留层较厚，表面的掺杂浓度较高，其与N-漂移区形成的势垒较高，电导调制作用就较强，可使导通压降下降较多，但是这也会引起正向阻断电压的降低，因此N+扩散残留层厚度的厚度以3～15um为宜。
所述的N＋扩散残留层与所述P型基区构成的PN结是线性缓变结，其对提高器件耐压有利。所述N＋扩散残留层与所述P型基区构成的PN结具有深结结构，这是因为N+扩散残留层由于是经深度扩散再减薄而保留下来的，故其与P型基区所构成的PN结具有对提高器件耐压有利的深结特质。在N+扩散残留层具有线性缓变和深结结构的情况下，N+扩散残留层对正向阻断电压的影响要小，即在增大同样集电极电流的情况下，正向阻断电压的降低会小很多。同时深结的控制性和稳定性也好，器件的集电极电流和正向阻断电压随工艺离散波动小。
本发明还提供了上述带有双面扩散残留层的沟槽栅型IGBT的制造方法。该制造方法简便，有利于降低生产成本上升、同时可以在不明显降低正向阻断电压的基础上增加器件的电流能力。
一种带有双面扩散残留层的沟槽栅型IGBT的制造方法，包括：
（1）在N型单晶硅的两侧通过一次双面高温深结扩散同时形成第一扩散区和第二扩散区；
（2）分别对第一扩散区和第二扩散区进行减薄工艺形成N+扩散残留层和N+缓冲层；
（3）在N+扩散残留层上形成P型基区、N+发射极区、P+发射极区，发射极，沟槽位于N+扩散残留层与P型基区两侧，在N+扩散残留层和P型基区两侧的沟槽内依次形成沿沟槽侧壁，端部和底部的栅氧化层以及包含在栅氧化层内的栅电极；
（4）在N+缓冲层上通过注入离子并激活形成背P+集电极区，背P+集电极区金属化后形成集电极。
所述第一N+扩散区和第二N+扩散区是N+非均匀掺杂区。对于第一扩散区来说，由于其在减薄之后会形成N+扩散残留层，其非均匀掺杂呈余误差分布，具有在增加表面杂质浓度的同时对正向阻断电压影响很小的优点。对于第二N+扩散区而言，经减薄形成N+缓冲层，可使正向阻断状态下电场在此中止，因此在正向阻断电压相同情况下，N-漂移区可以减小，使导通压降降低，电流能力提升。
本发明沟槽栅型IGBT，由于其特殊的制造方法：N+扩散残留层和N+缓冲层是在同一步双面高温深结扩散，并分别经过减薄而形成的扩散残留层结构；在N-漂移区上面的N+扩散残留层，与N-漂移区形成的势垒提高了N型基区正面的杂质离子掺杂浓度，形成较强的电导调制作用，从而有效降低IGBT的导通压降，提高IGBT的电流能力。同时，由于该制造方法形成的N+扩散残留层具有线性缓变和深结结构，对正向阻断电压的影响要小，即在增大同样集电极电流的情况下，正向阻断电压的降低会小很多。同时深结的控制性和稳定性也好，器件的集电极电流和正向阻断电压随工艺离散波动小。
本发明沟槽栅型IGBT在N-漂移区正面的N+扩散残留层通过先高温扩散，再通过研磨、抛光等减薄工艺形成，这些均属原有的正常工艺，不需要额外增加工艺步骤形成，可使制造成本降低。而背面的扩散残留层在经过减薄工艺后即形成N+缓冲层，N+缓冲层可使IGBT在达到相同的正向阻断电压时所需N-漂移区的厚度更小，因此器件的导通压降可以减小，电流能力能够上升，关断时间也可以得到提高。
本发明沟槽栅型IGBT通过一次高温深结扩散在正面与背面同时形成非均匀掺杂的N+层，并分别进行减薄，形成双面的扩散残留层结构，即正面的N+扩散残留层和背面的N+缓冲层。在正面使用N+扩散残留层的结构可以有效地降低导通压降，使集电极电流得到提高，同时对IGBT器件正向阻断电压的影响可以降到很低，产品性能的一致性也得到改善。在背面的N+缓冲层则减小器件导通压降，提高器件关断时间。本发明所述的这种IGBT的制造方法由于可以同时生成正面与背面的N+扩散残留层结构，只需要减薄工艺即可以生成正面的扩散残留层与背面缓冲层，减少了整个工艺流程的步骤，使得总的制造成本得以降低。因而具有较高的工业实用性。
附图说明
图1为本发明IGBT的剖面结构示意图；
图2a～图2g为本发明IGBT制造过程示意各结构剖面图；
其中，图2a为原始N-型硅片的剖面图；
图2b为图2a所示硅片经一次高温深结扩散同时形成两扩散区后的剖面图；
图2c为图2b所示硅片正面扩散区经减薄加工后的剖面图；
图2d为图2c所示硅片形成IGBT正面结构后的剖面图；
图2e为图2d所示硅片背面扩散区减薄加工后的结构示意图；
图2f为图2e所示硅片背面注入离子并激活后形成背P+阳极区的剖面图；
图2g为图2f所示硅片背P+阳极区背面金属化形成阳极后的剖面图；
图3为正面残留层厚度对正向阻断电压与集电极电流的影响对比图。
具体实施方式
如图1所示，一种带有双面扩散残留层的沟槽栅型IGBT，包括N型基区、P型基区29、背P+集电极区21、N+发射极区26、P+发射极区27、栅氧化层24、发射极28、栅电极25和集电极20，其中N型基区由N+扩散残留层30、N-漂移区23和N+缓冲层22依次层叠组成，该IGBT制造过程如图2所示，具体如下：
如图2a所示的晶向为<100>的N型单晶衬底31，其掺杂浓度为4.3×1013cm-3，厚度为500um，根据正向阻断电压即耐压的需要（比如1700V，下同），可调整掺杂浓度至1×1013～2×1014cm-3。
如图2b所示，N型单晶衬底经一次双面高温深结扩散后形成依次层叠的第一N+扩散区32、N-漂移区23和第二N+扩散区33，其中N-漂移区23厚度根据正向阻断电压的要求可调整到100～300um，第一N+扩散区32与第二N+扩散区33均为非均匀掺杂。
如图2c所示，第一N+扩散区32经研磨和抛光等减薄后形成正面的扩散残留层即N+扩散残留层30，该层厚度控制在数微米之内（3～15um之间为宜）。减薄后衬底厚度不低于300um，可保证后期加工不易碎片。
如图2d所示，在N+扩散残留层30上先通过氧化、硼离子注入、扩散等工艺步骤形成P型基区29，然后在其表面通过氧化、硼离子注入及氧化、砷注入，再低温退火分别形成P+发射极区27和N+发射极区26，然后进行沟槽的光刻、刻蚀等形成沟槽，通过氧化形成栅氧化层24，接着在栅氧化层24上淀积多晶硅形成栅电极25，再刻蚀沟槽以外的多晶硅，通过氧化物进行隔离，最后再通过光刻、刻蚀之后在N+发射极区26与P+发射极区27上淀积金属形成发射极28，这样IGBT的正面结构就形成了。
如图2e、2f和2g所示，第二N+扩散区33经背面研磨和抛光等减薄后形成背面的扩散残留层，即N+缓冲层22，在N+缓冲层22上注入硼，并激活形成背P+阳极区21，在P+阳极区21上淀积金属后形成阳极20。
对以上面实施例工艺制作方法所做的沟槽栅型IGBT器件，在确定的面积下，不同的正面扩散残留层30厚度及无正面扩散残留层（即残留层厚度为0um）器件正向阻断电压和集电极电流的比较见图3。图中两条曲线的最左边一点即为无扩散残留层时的正向阻断电压和集电极电流，可以看到此时的正向阻断电压为2068V，集电极电流为344A；而在正面残留层厚度为8um的时候，正向阻断电压为2044V，集电极电流为366A。从比较结果可以看出，与没有正面扩散残留层的IGBT相比，正向阻断电压在正面残留层为8um时只降低了约1%左右，而集电极电流则增长了22A，增长幅度超过6%，有效地改善了器件的性能。这是由于本IGBT在N-漂移区正面形成的N+扩散残留层，是线性缓变深结结构，因此对器件正向阻断电压的影响要小很多。从图3中可见，在扩散残留层小于8um的情况下，正向阻断电压下降很少。因此，残留层技术其控制性和稳定性也很好，注入深度或残留层厚度的工艺波动，对器件的电流和耐压性能影响比较小。
Claims (5)
1.一种带有双面扩散残留层的沟槽栅型IGBT的制造方法，其特征在于，包括：
(1)在N型单晶硅两侧通过一次双面高温扩散同时形成第一N+扩散区和第二N+扩散区，所述第一N+扩散区和第二N+扩散区是N+非均匀掺杂区；
(2)分别对第一N+扩散区和第二N+扩散区进行减薄加工形成N+扩散残留层和N+缓冲层；
(3)在N+扩散残留层上形成P型基区、N+发射极区、P+发射极区，发射极，沟槽位于N+扩散残留层与P型基区两侧，在N+扩散残留层和P型基区两侧的沟槽内依次形成沿沟槽侧壁，端部和底部的栅氧化层以及包含在栅氧化层内的栅电极；
(4)在N+缓冲层上通过注入离子并激活形成背P+集电极区，背P+集电极区金属化后形成集电极。
2.一种利用如权利要求1所述的制造方法制备得到的带有双面扩散残留层的沟槽栅型IGBT，包括N型基区、P型基区、背P+集电极区、N+发射极区、P+发射极区、栅氧化层、发射极、栅电极和集电极；其特征在于：所述的N型基区由依次层叠的N+扩散残留层、N-漂移区和N+缓冲层组成，P型基区位于N+扩散残留层之上，N+发射极区、P+发射极区位于P型基区之上，沟槽位于N+扩散残留层与P型基区两侧，所述沟槽具有沿其侧壁，端部和底部的栅氧化层以及包含在栅氧化层内的栅电极；背P+集电极区位于N+缓冲层之下，集电极位于背P+集电极区之下；N+扩散残留层和N+缓冲层从与N-漂移区的边界起始向外掺杂浓度逐渐增加；
所述N+扩散残留层与所述P型基区构成的PN结是线性缓变结；
所述N+扩散残留层与所述P型基区构成的PN结具有深结结构。
3.根据权利要求2所述的带有双面扩散残留层的沟槽栅型IGBT，其特征在于：所述的N+扩散残留层的厚度为3～15μm。
4.根据权利要求2所述的带有双面扩散残留层的沟槽栅型IGBT，其特征在于：所述N+缓冲层厚度为10～50μm。
5.根据权利要求2所述的带有双面扩散残留层的沟槽栅型IGBT，其特征在于：所述N-漂移区为掺杂浓度恒定区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310096965.0A CN103219371B (zh) | 2013-03-25 | 2013-03-25 | 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310096965.0A CN103219371B (zh) | 2013-03-25 | 2013-03-25 | 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103219371A CN103219371A (zh) | 2013-07-24 |
| CN103219371B true CN103219371B (zh) | 2016-04-13 |
Family
ID=48817000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310096965.0A Expired - Fee Related CN103219371B (zh) | 2013-03-25 | 2013-03-25 | 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103219371B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112951907A (zh) * | 2021-01-26 | 2021-06-11 | 陕西半导体先导技术中心有限公司 | 一种降低导通电阻的功率半导体器件结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0746040A1 (en) * | 1995-05-31 | 1996-12-04 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Improved IGBT device |
| US6221721B1 (en) * | 1996-02-12 | 2001-04-24 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing an insulated trench gate semiconductor device |
| CN101976683A (zh) * | 2010-09-25 | 2011-02-16 | 浙江大学 | 一种绝缘栅双极型晶体管及其制造方法 |
-
2013
- 2013-03-25 CN CN201310096965.0A patent/CN103219371B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0746040A1 (en) * | 1995-05-31 | 1996-12-04 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Improved IGBT device |
| US6221721B1 (en) * | 1996-02-12 | 2001-04-24 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing an insulated trench gate semiconductor device |
| CN101976683A (zh) * | 2010-09-25 | 2011-02-16 | 浙江大学 | 一种绝缘栅双极型晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103219371A (zh) | 2013-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101976683B (zh) | 一种绝缘栅双极型晶体管及其制造方法 | |
| CN109920854B (zh) | Mosfet器件 | |
| JP6139312B2 (ja) | 半導体装置 | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| US20150187877A1 (en) | Power semiconductor device | |
| CN106129110B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| KR20120140411A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| CN112186027A (zh) | 一种带有栅极沟槽结构的碳化硅mosfet | |
| CN111834449A (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN103681811A (zh) | 一种非完全发射区的绝缘栅双极晶体管及其制备方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN109065608A (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN103872108B (zh) | 一种igbt结构及其制备方法 | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN103219371B (zh) | 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法 | |
| CN213366599U (zh) | 带有栅极沟槽结构的碳化硅mosfet | |
| CN108735823A (zh) | 一种二极管及其制作方法 | |
| CN108155230A (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN110610986B (zh) | 一种利用结终端集成横向续流二极管的rc-igbt器件 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN103681814A (zh) | 一种背部沟槽结构绝缘栅双极晶体管及其制备方法 | |
| CN103178101B (zh) | 绝缘栅双极晶体管及制造方法 | |
| CN107452623A (zh) | 一种快恢复二极管的制造方法及快恢复二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: HUA YUE MICROELECTRONICS CO., LTD. Effective date: 20140221 |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140221 Address after: 310027 Hangzhou, Zhejiang Province, Xihu District, Zhejiang Road, No. 38, No. Applicant after: Zhejiang University Applicant after: Huayue Microelectronics Co., Ltd. Address before: 310027 Hangzhou, Zhejiang Province, Xihu District, Zhejiang Road, No. 38, No. Applicant before: Zhejiang University |
|
| C53 | Correction of patent for invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zhang Bin Inventor after: Han Yan Inventor after: Yu Qing Inventor after: Zhang Shifeng Inventor after: Zhu Dazhong Inventor before: Zhang Bin Inventor before: Han Yan Inventor before: Zhang Shifeng Inventor before: Zhu Dazhong |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: ZHANG BIN HAN YAN ZHANG SHIFENG ZHU DAZHONG TO: ZHANG BIN HAN YAN YU QING ZHANG SHIFENG ZHU DAZHONG |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160413 Termination date: 20180325 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |