CN102790096A - 薄膜晶体管及其制作方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN102790096A
CN102790096A CN201210254749XA CN201210254749A CN102790096A CN 102790096 A CN102790096 A CN 102790096A CN 201210254749X A CN201210254749X A CN 201210254749XA CN 201210254749 A CN201210254749 A CN 201210254749A CN 102790096 A CN102790096 A CN 102790096A
Authority
CN
China
Prior art keywords
active layer
layer
conduction
film transistor
gate insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210254749XA
Other languages
English (en)
Inventor
刘政
龙春平
任章淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210254749XA priority Critical patent/CN102790096A/zh
Publication of CN102790096A publication Critical patent/CN102790096A/zh
Priority to US14/124,104 priority patent/US20150171224A1/en
Priority to PCT/CN2012/085988 priority patent/WO2014012320A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供薄膜晶体管及其制作方法、阵列基板、显示装置，涉及显示技术领域，能够当过孔刻蚀工艺在源极、漏极区域上方形成过孔时，不破坏有源层。本发明的薄膜晶体管，包括基板，设置于所述基板上的有源层、栅绝缘层、栅极以及层间绝缘层，其特征在于，还包括：设置于所述有源层上的导电刻蚀阻挡层；所述导电刻蚀阻挡层的位置与所述有源层的源极、漏极区域相对应，在所述有源层的源极、漏极区域上方形成有过孔，且该过孔不超过所述导电刻蚀阻挡层的边缘。

Description

薄膜晶体管及其制作方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及薄膜晶体管及其制作方法、阵列基板、显示装置。
背景技术
随着科技的不断进步，用户对液晶显示设备的需求日益增加，TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管液晶显示器)也成为了手机、平板电脑等产品中使用的主流显示器。此外，随着显示设备的普及，用户对高色彩质量、高对比度、高可视角度、高响应速度且低功耗的需求越来越普遍，OLED(OrganicLight-Emitting Diode，有机发光二极管)显示器也开始逐渐进入用户的视野。
如图1所示，现有技术中，薄膜晶体管的一种制作方法为在基板10上依次沉积有源层12、栅绝缘层13、栅极14以及层间绝缘层17后，采用过孔刻蚀工艺，在有源层12的源极120、漏极121上方的对应区域刻蚀出过孔16(即刻蚀栅绝缘层13、层间绝缘层17的部分区域)。其中，过孔16的作用是，通过在过孔16中填充导电电极材料来实现有源层12与外界电路的连接。
但是，发明人发现，目前栅极绝缘层、层间绝缘层都无法做到厚度完全均匀，而且干法刻蚀工艺也无法做到完全均匀性刻蚀，从而在刻蚀过孔时，存在有的区域刚好刻蚀至有源层之上，有的区域会将有源层刻蚀掉一部分或者残留部分绝缘层的现象，这必然导致的结果是，有源层与导电电极材料的接触电阻不均匀，甚至部分区域的接触电阻相当大，这影响到了使用薄膜晶体管的显示器件的开关特性，并且，当基板面积越大时，这种问题越突出。
发明内容
本发明的实施例提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，能够当过孔刻蚀工艺在源极、漏极区域上方形成过孔时，不破坏有源层。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明提供一种薄膜晶体管，包括基板，设置于所述基板上的有源层、栅绝缘层、栅极以及层间绝缘层，还包括：
设置于所述有源层上的导电刻蚀阻挡层；所述导电刻蚀阻挡层的位置与所述有源层的源极、漏极区域相对应，在所述有源层的源极、漏极区域上方形成有过孔，且该过孔不超过所述导电刻蚀阻挡层的边缘。
所述设置于所述基板上的有源层、栅绝缘层、栅极以及层间绝缘层，包括：
设置于所述基板上的所述有源层；
设置于所述有源层和基板上的所述栅绝缘层；
设置于所述栅绝缘层上的所述栅极；
设置于所述栅极和栅绝缘层上的所述层间绝缘层。
所述导电刻蚀阻挡层设置于所述有源层与所述栅绝缘层之间。
薄膜晶体管还包括：
设置于所述基板与所述有源层之间的缓冲层。
所述设置于所述基板上的有源层、栅绝缘层、栅极以及层间绝缘层，包括：
设置于所述基板上的所述栅极；
设置于所述栅极和基板上的所述栅绝缘层；
设置于所述栅绝缘层上的所述有源层；
设置于所述有源层和栅绝缘层上的所述层间绝缘层。
所述导电刻蚀阻挡层设置于所述有源层与所述层间绝缘层之间。
所述导电刻蚀阻挡层的厚度在1500埃至3000埃的范围内。
本发明还提供一种阵列基板，包括阵列形成的具有上述任意特征的薄膜晶体管。
本发明还提供一种显示装置，包括上述的阵列基板。
本发明还提供一种薄膜晶体管的制作方法，包括在基板上形成有源层、栅绝缘层、栅极以及层间绝缘层，在形成所述有源层后，还包括：
在所述有源层上形成导电刻蚀阻挡层，所述导电刻蚀阻挡层的位置与所述有源层的源极、漏极区域相对应；
在形成所述层间绝缘层后，还包括：
利用过孔刻蚀工艺在所述有源层的源极、漏极区域上方形成过孔，所述过孔不超过所述导电刻蚀阻挡层的边缘。
所述在所述有源层上形成导电刻蚀阻挡层，包括：
采用溅射、热蒸发、等离子体增强化学气相沉积PECVD、低压化学气相沉积LPCVD、大气压化学气相沉积APCVD或电子回旋谐振化学气相沉积ECR-CVD法形成所述导电刻蚀阻挡层。
本发明提供的薄膜晶体管及其制作方法、阵列基板、显示装置，薄膜晶体管包括基板，设置于基板上的有源层、栅绝缘层、栅极以及层间绝缘层，还包括设置于有源层上的导电刻蚀阻挡层，其中，导电刻蚀阻挡层的位置与有源层的源极、漏极区域相对应，当过孔刻蚀工艺在源极、漏极区域上方形成过孔时，过孔不超过导电刻蚀阻挡层的边缘。通过该方案，由于在有源层的源极、漏极区域上增设了导电刻蚀阻挡层，因此采用过孔刻蚀工艺，在有源层的源极、漏极上方的对应区域刻蚀过孔时(即刻蚀栅绝缘层、层间绝缘层的部分区域)，刻蚀气体很难刻蚀该导电刻蚀阻挡层，进而过孔不会破坏有源层，避免了现有技术中有源层被刻蚀掉一部分或者未刻蚀到有源层，而导致有源层与导电电极材料间的接触电阻不均匀的现象。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的薄膜晶体管结构示意图；
图2为本发明提供的一种薄膜晶体管结构示意图；
图3为本发明提供的另一种薄膜晶体管结构示意图；
图4为本发明提供的一种薄膜晶体管制作方法流程图；
图5为本发明提供的薄膜晶体管制作过程中的一种薄膜晶体管结构示意图一；
图6为本发明提供的薄膜晶体管制作过程中的一种薄膜晶体管结构示意图二；
图7为本发明提供的薄膜晶体管制作过程中的一种薄膜晶体管结构示意图三；
图8为本发明提供的薄膜晶体管制作过程中的一种薄膜晶体管结构示意图四；
图9为本发明提供的薄膜晶体管制作过程中的一种薄膜晶体管结构示意图五；
图10为本发明提供的另一种薄膜晶体管制作方法流程图；
图11为本发明提供的薄膜晶体管制作过程中的另一种薄膜晶体管结构示意图一；
图12为本发明提供的薄膜晶体管制作过程中的另一种薄膜晶体管结构示意图二；
图13为本发明提供的薄膜晶体管制作过程中的另一种薄膜晶体管结构示意图三；
图14为本发明提供的薄膜晶体管制作过程中的另一种薄膜晶体管结构示意图四。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是：本发明的“上”“下”只是参考附图对本发明进行说明，不作为限定用语。
本发明实施例提供的薄膜晶体管，包括基板，设置于所述基板上的有源层、栅绝缘层、栅极以及层间绝缘层，其特征在于，还包括：
设置于所述有源层上的导电刻蚀阻挡层；所述导电刻蚀阻挡层的位置与所述有源层的源极、漏极区域相对应，在所述有源层的源极、漏极区域上方形成有过孔，且该过孔不超过所述导电刻蚀阻挡层的边缘。
示例性的，所述设置于所述基板上的有源层、栅绝缘层、栅极以及层间绝缘层，包括：
设置于所述基板上的所述有源层；
设置于所述有源层和基板上的所述栅绝缘层；
设置于所述栅绝缘层上的所述栅极；
设置于所述栅极和栅绝缘层上的所述层间绝缘层。
进而，所述导电刻蚀阻挡层设置于所述有源层与所述栅绝缘层之间。
如图2所示，本发明实施例提供的一种薄膜晶体管1结构可以包括：
基板10，由于碱玻璃中铝、钡和钠等金属杂质含量较高，容易在高温处理工艺中发生金属杂质的扩散，因此所述基板10的材料可以为无碱玻璃；
优选的，可以在所述基板10上的设置缓冲层11，所述缓冲层11用于阻挡所述基板10中所含的杂质扩散进入有源层12中，防止对TFT元件的阈值电压和漏电流等特性产生影响；
设置于所述缓冲层11上的有源层12，所述有源层12提供源极120、漏极121和沟道区122；
设置于所述有源层12上的导电刻蚀阻挡层15，所述导电刻蚀阻挡层15的位置与所述有源层12的源极120、漏极121区域相对应，在有源层12的源极120、漏极121区域上方形成有过孔16，且该过孔16不超过导电刻蚀阻挡层15的边缘；
可以理解的是，上述的过孔不超过导电刻蚀阻挡层的边缘是指，过孔投影在导电刻蚀阻挡层上的阴影的边缘不超过导电刻蚀阻挡层的边缘，一般而言，过孔的形状为圆柱形，但本发明实施例并不对导电刻蚀阻挡层的形状进行限制，即导电刻蚀阻挡层可以是圆形，也可以是多边形，故只要保证过孔不超过导电刻蚀阻挡层的边缘即可。
需要指出的是，在实际应用中，若过孔稍微超出导电刻蚀阻挡层的边缘也是允许的，因为在刻蚀过孔时，刻蚀气体不易掌控，故根据工艺需求也可作适应性改变。
需要补充的是，虽然本发明实施例并不对导电刻蚀阻挡层的形状进行限制，但是优选地，导电刻蚀阻挡层可以尽可能多地覆盖有源层的源极和漏极，但不超过源极和漏极的对应区域，因为接触面积越大，接触电阻越小，导电性能就越好。
设置于所述缓冲层11、有源层12和导电刻蚀阻挡层15上的栅绝缘层13；
设置于所述栅绝缘层13上的栅极14，所述栅极14位于所述有源层12的上方；
设置于所述栅极14和栅绝缘层13上的层间绝缘层17。
进一步地，所述缓冲层11的材料为氧化硅和/或氮化硅。
进一步地，所述缓冲层11的厚度在500埃至4000埃的范围内。
示例性的，所述设置于所述基板上的有源层、栅绝缘层、栅极以及层间绝缘层，包括：
设置于所述基板上的所述栅极；
设置于所述栅极和基板上的所述栅绝缘层；
设置于所述栅绝缘层上的所述有源层；
设置于所述有源层和栅绝缘层上的所述层间绝缘层。
进而，所述导电刻蚀阻挡层设置于所述有源层与所述层间绝缘层之间。
如图3所示，本发明实施例提供的另一种薄膜晶体管1结构可以包括：
基板10，由于碱玻璃中铝、钡和钠等金属杂质含量较高，容易在高温处理工艺中发生金属杂质的扩散，因此所述基板10的材料可以为无碱玻璃；
设置于所述基板10上的栅极14；
设置于所述基板10和栅极14上的栅绝缘层13；
设置于所述栅绝缘层13上的有源层12，所述有源层12位于所述栅极14的上方，所述有源层12提供源极120、漏极121和沟道区122；；
设置于所述有源层12上的导电刻蚀阻挡层15，所述导电刻蚀阻挡层15的位置与所述有源层12的源极120、漏极121区域相对应，在有源层12的源极120、漏极121区域上方形成有过孔16，且该过孔16不超过导电刻蚀阻挡层15的边缘；
设置于所述有源层12、栅绝缘层13和导电刻蚀阻挡层15上的层间绝缘层17。
需要说明的是，图2和图3提供的两种薄膜晶体管的区别仅在于，图2的薄膜晶体管为“顶栅”结构，即有源层设置于基板与栅绝缘层之间，且栅极形成于栅绝缘层上，图3的薄膜晶体管为“底栅”结构，即栅绝缘层覆盖栅极，且有源层设置于栅绝缘层上。也就是说，本发明实施例所提出的在有源层上增设导电刻蚀阻挡层的方法，既可以适用于“顶栅”结构的薄膜晶体管，也可以适用于“底栅”结构的薄膜晶体管。
进一步地，所述有源层的厚度在500埃至1000埃的范围内。
进一步地，所述导电刻蚀阻挡层的厚度在1000埃至7000埃的范围内，优选地，所述导电刻蚀阻挡层的厚度在1500埃至3000埃的范围内。
需要补充的是，无碱玻璃是指，在不明显提高应变点的前提下能够减少加热处理时产生的收缩的玻璃。无碱玻璃的特征在于，从退火点(Tan)附近至应变点(Tst)附近的温度范围内的平衡密度曲线的梯度Δan-st(ppm/℃)与50～350℃的平均线膨胀系数α50-350(×10-6/℃)的比值(Δan-st/α50-350)大于等于0未满3.64。
本发明提供的薄膜晶体管，薄膜晶体管包括基板，设置于基板上的有源层、栅绝缘层、栅极以及层间绝缘层，还包括设置于有源层上的导电刻蚀阻挡层，其中，导电刻蚀阻挡层的位置与有源层的源极、漏极区域相对应，当过孔刻蚀工艺在源极、漏极区域上方形成过孔时，过孔不超过导电刻蚀阻挡层的边缘。通过该方案，由于在有源层的源极、漏极区域上增设了导电刻蚀阻挡层，因此采用过孔刻蚀工艺，在有源层的源极、漏极上方的对应区域刻蚀过孔时(即刻蚀栅绝缘层、层间绝缘层的部分区域)，刻蚀气体很难刻蚀该导电刻蚀阻挡层，进而过孔不会破坏有源层，避免了现有技术中有源层被刻蚀掉或者未刻蚀到有源层，而导致有源层与导电电极材料间的接触电阻不均匀的现象。
本发明实施例提供一种薄膜晶体管的制作方法，包括在基板上形成有源层、栅绝缘层、栅极以及层间绝缘层，在形成所述有源层后，还包括：
在所述有源层上形成导电刻蚀阻挡层，所述导电刻蚀阻挡层的位置与所述有源层的源极、漏极区域相对应；
在形成所述层间绝缘层后，还包括：
利用过孔刻蚀工艺在所述有源层的源极、漏极区域上方形成过孔，所述过孔不超过所述导电刻蚀阻挡层的边缘。
与上述实施例中“顶栅”结构的薄膜晶体管相对应，示例性的，所述在基板上形成有源层、栅绝缘层、栅极以及层间绝缘层，包括：
在所述基板上形成所述有源层；
在所述有源层和基板上形成所述栅绝缘层；
在所述栅绝缘层上形成所述栅极；
在所述栅极和栅绝缘层上形成所述层间绝缘层。
如图4所示，薄膜晶体管的制作方法包括：
S101、提供基板。
需要补充的是，基板可以为无碱玻璃，这是由于碱玻璃中铝、钡和钠等金属杂质含量较高，容易在高温处理工艺中发生金属杂质的扩散。
S102、在基板上形成缓冲层。
如图5所示，在经过预先清洗的基板10上，以PECVD(PlasmaEnhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)方法形成缓冲层11以阻挡基板10中所含的杂质扩散进入有源层中，防止对TFT元件的阈值电压和漏电流等特性产生影响，进一步地，在基板10上形成缓冲层11的方法还可以包括LPCVD(Low PressureChemical Vapor Deposition，低压化学气相沉积)、APCVD(Atmospheric Pressure Chemical Vapor Deposition，大气压化学气相沉积)、ECR-CVD(Electron Cyclotron Resonance-Chemical VaporDeposition，电子回旋谐振化学气相沉积)或者溅射等。
需要补充的是，缓冲层11的材料为氧化硅和/或氮化硅，即缓冲层11可以为单层的氧化硅、氮化硅或者二者的叠层。
进一步地，缓冲层11厚度可为300埃至10000埃，优选地，缓冲层11的厚度为500埃至4000埃的范围内，并且，沉积缓冲层11的温度在不大于600℃，即沉积温度600℃或更低温度下。
需要说明的，可以不设置缓冲层11。优选的，在所述基板10上的设置缓冲层11，所述缓冲层11用于阻挡所述基板10中所含的杂质扩散进入有源层12中，防止对TFT元件的阈值电压和漏电流等特性产生影响。
S103、在缓冲层上形成有源层。
示例性的，在缓冲层上形成有源层的方法可以包括：
如图6所示，在缓冲层11上采用PECVD、LPCVD或者溅射方法沉积非晶硅薄膜，并对非晶硅薄膜进行构图，形成有源层12，具体地，在缓冲层11之上沉积，并以光刻工艺形成掩膜，继而采用干法刻蚀工艺形成图形，以形成有源层12，沉积温度在不大于600℃，进一步地，也可以在缓冲层11上采用PECVD、LPCVD或者溅射方法沉积微晶硅薄膜等，并对微晶硅薄膜等进行构图，形成有源层12。
需要补充的是，在半导体制造中，许多芯片工艺步骤采用光刻技术，用于这些步骤的图形“底片”称为掩膜(也称作掩模)，掩膜的作用是：在硅片上选定的区域中对一个不透明的图形模板遮盖，继而下面的腐蚀或扩散将只影响选定的区域以外的区域。
S104、在有源层上形成导电刻蚀阻挡层，导电刻蚀阻挡层的位置与有源层的源极、漏极区域相对应。
如图7所示，在有源层12的源极120、漏极121上形成导电刻蚀阻挡层15，示例性的，形成导电刻蚀阻挡层15的方法可以包括，在有源层12的源极120、漏极121区域上，采用溅射法沉积导电材料，以形成导电刻蚀阻挡层15，该导电材料可以为金属、金属合金或导电的金属氧化物，例如，钼、钼合金或IGZO，导电刻蚀阻挡层15的厚度可以在1000埃至7000埃的范围内，优选地，导电刻蚀阻挡层15的厚度可以在1500埃至3000埃的范围内，进一步地，沉积导电材料，以形成导电刻蚀阻挡层15还可以包括热蒸发、PECVD、低压化学气相沉积LPCVD、APCVD或ECR-CVD等方法。
S105、在有源层、缓冲层和导电刻蚀阻挡层上形成栅绝缘层和栅极。
如图8所示，采用PECVD、LPCVD、APCVD或ECR-CVD等方法，在有源层12、缓冲层11和导电刻蚀阻挡层15上形成栅绝缘层13，采用溅射、热蒸发或PECVD、LPCVD、APCVD、ECR-CVD等方法在栅绝缘层13上沉积栅极薄膜，采用湿法刻蚀或干法刻蚀的方法，以光刻工艺形成掩膜进行构图，形成栅极14。其中，栅绝缘层13的厚度可以在300埃至3000埃的范围内，还可以根据具体工艺需要选择合适的厚度，本发明不做限制，栅绝缘层13的材料可以采用单层的氧化硅、氮化硅或者二者的叠层，沉积栅绝缘层13温度可以在600℃以下；栅极14的材料可以由金属、金属合金，例如钼、钼合金等，或掺杂的多晶硅等导电材料构成，栅极14的厚度可以在1000埃至8000埃的范围内，优选地，厚度为栅极14的厚度可以在2500埃至4000埃的范围内。
S106、在栅极和栅绝缘层上形成层间绝缘层。
如图9所示，可以采用PECVD、LPCVD、APCVD或ECR-CVD等方法，在600℃以下的沉积温度，在栅极14和栅绝缘层13上形成层间绝缘层17，其中，层间绝缘层17可以由单层的氧化硅，或者氧化硅和氮化硅的叠层组成。
S107、采用过孔刻蚀工艺，在源极、漏极区域上方形成过孔。
其中，所述过孔不超过所述导电刻蚀阻挡层的边缘。
优选的，可以选择在源极、漏极区域上对应的导电刻蚀阻挡层上进行过孔工艺，更有利于控制过孔的大小、深度等。
如图2所示，在层间绝缘层17上涂覆光刻胶作为掩膜，其中，光刻胶的厚度可以在10000埃至20000埃的范围内，采用干法刻蚀在源极120、漏极121区域上方形成过孔16，其中，干法刻蚀可选用等离子刻蚀、反应离子刻蚀、电感耦合等离子体刻蚀等方法，刻蚀气体可选择含氟、氯的气体，如CF4、CHF3、SF6、CCl2F2等或者这些气体与O2的混合气体。
由图2可知，由于在有源层12增设了导电刻蚀阻挡层15，刻蚀气体对导电刻蚀阻挡层15的刻蚀速度非常缓慢(刻蚀量可以忽略不计)，使得当过孔刻蚀工艺在源极120、漏极121区域上方形成过孔15时，过孔16不超过导电刻蚀阻挡层15，即可以避免发生因为栅绝缘层13和/或层间绝缘层17的不均匀，而导致有源层12被刻蚀掉部分，或残留部分栅绝缘层的情况。
至此，制作成了如图2所示的具有“顶栅”结构的薄膜晶体管。
与上述实施例中“底栅”结构的薄膜晶体管相对应，示例性的，所述在基板上形成有源层、栅绝缘层、栅极以及层间绝缘层，包括：
在所述基板上形成所述栅极；
在所述栅极和基板上形成所述栅绝缘层；
在所述栅绝缘层上形成所述有源层；
在所述有源层和栅绝缘层上形成所述层间绝缘层。
如图10所示，薄膜晶体管的制作方法包括：
S201、提供基板。
需要补充的是，基板可以为无碱玻璃，这是由于碱玻璃中铝、钡和钠等金属杂质含量较高，容易在高温处理工艺中发生金属杂质的扩散。
S202、在基板上形成栅极和栅绝缘层。
如图11所示，制作具有“底栅”结构的薄膜晶体管，首先需要在基板10上形成栅极14，以及在基板10和栅极14上形成栅绝缘层13，具体形成栅绝缘层13、栅极14的方法与制作“顶栅”结构的薄膜晶体管中形成栅绝缘层13、栅极14的方法类似，此处不再赘述。
S203、在栅绝缘层上形成有源层。
与制作“顶栅”结构的薄膜晶体管中形成有源层12的方法相同，如图12所示，在栅绝缘层13上形成有源层12。
S204、在有源层上形成导电刻蚀阻挡层，导电刻蚀阻挡层的位置与有源层的源极、漏极区域相对应。
与步骤S104相同，如图13所示，在有源层12的源极120、漏极121上形成导电刻蚀阻挡层15，此处不再赘述。
S205、在有源层和导电刻蚀阻挡层上形成层间绝缘层。
如图14所示，可以采用PECVD、LPCVD、APCVD或ECR-CVD等方法，在600℃以下的沉积温度，在有源层12和导电刻蚀阻挡层15上形成层间绝缘层17，其中，层间绝缘层17可以由单层的氧化硅，或者氧化硅和氮化硅的叠层组成。
S206、采用过孔刻蚀工艺，在源极、漏极区域上方形成过孔。
其中，所述过孔不超过所述导电刻蚀阻挡层的边缘。
优选的，可以选择在源极、漏极区域上对应的导电刻蚀阻挡层上进行过孔工艺，更有利于控制过孔的大小、深度等。
如图3所示，在层间绝缘层17上涂覆光刻胶作为掩膜，其中，光刻胶的厚度可以在10000埃至20000埃的范围内，采用干法刻蚀在源极120、漏极121区域上方形成过孔16，其中，干法刻蚀可选用等离子刻蚀、反应离子刻蚀、电感耦合等离子体刻蚀等方法，刻蚀气体可选择含氟、氯的气体，如CF4、CHF3、SF6、CCl2F2等或者这些气体与O2的混合气体。
由图3可知，由于在有源层12增设了导电刻蚀阻挡层15，刻蚀气体对导电刻蚀阻挡层15刻蚀速度非常缓慢(刻蚀量可以忽略不计)，使得当过孔刻蚀工艺在源极120、漏极121区域上方形成过孔15时，过孔16不超过导电刻蚀阻挡层15，即可以避免发生因为层间绝缘层17的不均匀，而导致有源层12被刻蚀掉部分，或残留部分层间绝缘层的情况。
至此，制作成了如图3所示的具有“底栅”结构的薄膜晶体管。
本发明提供的薄膜晶体管的制作方法，通过在基板上形成有源层、栅绝缘层、栅极以及层间绝缘层，以及在有源层上形成导电刻蚀阻挡层，导电刻蚀阻挡层的位置与有源层的源极、漏极区域相对应，当过孔刻蚀工艺在源极、漏极区域上方形成过孔时，过孔不超过导电刻蚀阻挡层的边缘，以制成薄膜晶体管。通过该方案，由于在有源层的源极、漏极区域上增设了导电刻蚀阻挡层，因此采用过孔刻蚀工艺，在有源层的源极、漏极上方的对应区域刻蚀过孔时(即刻蚀栅绝缘层、层间绝缘层的部分区域)，刻蚀气体很难刻蚀该导电刻蚀阻挡层，进而过孔不会破坏有源层，避免了现有技术中有源层被刻蚀掉一部分或者未刻蚀到有源层，而导致有源层与导电电极材料间的接触电阻不均匀的现象。
本发明实施例提供一种阵列基板，包括阵列形成的具有上述实施例所描述的任意特征的薄膜晶体管，该薄膜晶体管与上述实施例完全相同，此处不再赘述。
本发明实施例提供一种显示装置，具有上述实施例所描述的任意特征的阵列基板。该显示装置可以为液晶显示装置，包括相对平行设置的彩膜基板和上述实施例所提出的阵列基板，以及填充于所述彩膜基板和阵列基板之间的液晶；该显示装置也可以为OLED显示装置，包括上述实施例所提出的阵列基板，以及蒸镀于该阵列基板之上的有机发光材料及封装盖板。
本发明实施例提供的液晶显示装置，所述液晶显示装置可以为液晶显示器、液晶电视、数码相框、手机、平板电脑等具有显示功能的产品或者部本发明不做限制。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种薄膜晶体管，包括基板，设置于所述基板上的有源层、栅绝缘层、栅极以及层间绝缘层，其特征在于，还包括：
设置于所述有源层上的导电刻蚀阻挡层；所述导电刻蚀阻挡层的位置与所述有源层的源极、漏极区域相对应，在所述有源层的源极、漏极区域上方形成有过孔，且该过孔不超过所述导电刻蚀阻挡层的边缘。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述设置于所述基板上的有源层、栅绝缘层、栅极以及层间绝缘层，包括：
设置于所述基板上的所述有源层；
设置于所述有源层和基板上的所述栅绝缘层；
设置于所述栅绝缘层上的所述栅极；
设置于所述栅极和栅绝缘层上的所述层间绝缘层。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述导电刻蚀阻挡层设置于所述有源层与所述栅绝缘层之间。
4.根据权利要求2所述的薄膜晶体管，其特征在于，还包括：
设置于所述基板与所述有源层之间的缓冲层。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述设置于所述基板上的有源层、栅绝缘层、栅极以及层间绝缘层，包括：
设置于所述基板上的所述栅极；
设置于所述栅极和基板上的所述栅绝缘层；
设置于所述栅绝缘层上的所述有源层；
设置于所述有源层和栅绝缘层上的所述层间绝缘层。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述导电刻蚀阻挡层设置于所述有源层与所述层间绝缘层之间。
7.根据权利要求1-6任意一项所述的薄膜晶体管，其特征在于，所述导电刻蚀阻挡层的厚度在1500埃至3000埃的范围内。
8.一种阵列基板，其特征在于，包括阵列形成的如权利要求1-7任意一项所述的薄膜晶体管。
9.一种显示装置，其特征在于，包括如权利要求8所述的阵列基板。
10.一种薄膜晶体管的制作方法，包括在基板上形成有源层、栅绝缘层、栅极以及层间绝缘层，其特征在于，
在形成所述有源层后，还包括：
在所述有源层上形成导电刻蚀阻挡层，所述导电刻蚀阻挡层的位置与所述有源层的源极、漏极区域相对应；
在形成所述层间绝缘层后，还包括：
利用过孔刻蚀工艺在所述有源层的源极、漏极区域上方形成过孔，所述过孔不超过所述导电刻蚀阻挡层的边缘。
11.根据权利要求10所述的薄膜晶体管的制作方法，其特征在于，所述在所述有源层上形成导电刻蚀阻挡层，包括：
采用溅射、热蒸发、等离子体增强化学气相沉积PECVD、低压化学气相沉积LPCVD、大气压化学气相沉积APCVD或电子回旋谐振化学气相沉积ECR-CVD法形成所述导电刻蚀阻挡层。
CN201210254749XA 2012-07-20 2012-07-20 薄膜晶体管及其制作方法、阵列基板、显示装置 Pending CN102790096A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210254749XA CN102790096A (zh) 2012-07-20 2012-07-20 薄膜晶体管及其制作方法、阵列基板、显示装置
US14/124,104 US20150171224A1 (en) 2012-07-20 2012-12-06 Thin film transistor and manufacturing method thereof, array substrate and display device
PCT/CN2012/085988 WO2014012320A1 (zh) 2012-07-20 2012-12-06 薄膜晶体管及其制作方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210254749XA CN102790096A (zh) 2012-07-20 2012-07-20 薄膜晶体管及其制作方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN102790096A true CN102790096A (zh) 2012-11-21

Family

ID=47155452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210254749XA Pending CN102790096A (zh) 2012-07-20 2012-07-20 薄膜晶体管及其制作方法、阵列基板、显示装置

Country Status (3)

Country Link
US (1) US20150171224A1 (zh)
CN (1) CN102790096A (zh)
WO (1) WO2014012320A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258745A (zh) * 2013-04-17 2013-08-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2014012320A1 (zh) * 2012-07-20 2014-01-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103545221A (zh) * 2013-11-14 2014-01-29 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN106129069A (zh) * 2016-07-26 2016-11-16 京东方科技集团股份有限公司 一种指纹识别器、其制作方法及显示装置
CN106684154A (zh) * 2016-12-30 2017-05-17 信利（惠州）智能显示有限公司 薄膜晶体管及其制备方法、阵列基板
CN107272964A (zh) * 2017-05-03 2017-10-20 友达光电股份有限公司 触控显示设备的制造方法
CN109273409A (zh) * 2018-08-24 2019-01-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN109686795A (zh) * 2019-01-02 2019-04-26 京东方科技集团股份有限公司 一种薄膜晶体管、薄膜晶体管的制作方法以及显示装置
WO2020124716A1 (zh) * 2018-12-17 2020-06-25 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN111785635A (zh) * 2020-07-16 2020-10-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037146B (zh) * 2018-07-26 2020-11-10 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板以及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236981A (zh) * 1998-05-26 1999-12-01 松下电器产业株式会社 薄膜晶体管及其制造方法
CN102569307A (zh) * 2010-12-06 2012-07-11 乐金显示有限公司 薄膜晶体管基板及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030885B2 (ja) * 2003-01-27 2008-01-09 シャープ株式会社 薄膜トランジスタ基板の製造方法
US7518196B2 (en) * 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
KR101232062B1 (ko) * 2007-01-12 2013-02-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236981A (zh) * 1998-05-26 1999-12-01 松下电器产业株式会社 薄膜晶体管及其制造方法
CN102569307A (zh) * 2010-12-06 2012-07-11 乐金显示有限公司 薄膜晶体管基板及其制造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014012320A1 (zh) * 2012-07-20 2014-01-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2014169544A1 (zh) * 2013-04-17 2014-10-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN103258745A (zh) * 2013-04-17 2013-08-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
US10008516B2 (en) 2013-11-08 2018-06-26 Boe Technology Group Co., Ltd. LTPS TFT array substrate, its manufacturing method, and display device
WO2015067068A1 (zh) * 2013-11-08 2015-05-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN103545221A (zh) * 2013-11-14 2014-01-29 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法
CN103545221B (zh) * 2013-11-14 2018-10-09 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN106129069B (zh) * 2016-07-26 2019-11-05 京东方科技集团股份有限公司 一种指纹识别器、其制作方法及显示装置
CN106129069A (zh) * 2016-07-26 2016-11-16 京东方科技集团股份有限公司 一种指纹识别器、其制作方法及显示装置
US10489628B2 (en) 2016-07-26 2019-11-26 Boe Technology Group Co., Ltd. Fingerprint recognition device, method for fabricating the same and display device
CN106684154A (zh) * 2016-12-30 2017-05-17 信利（惠州）智能显示有限公司 薄膜晶体管及其制备方法、阵列基板
CN107272964B (zh) * 2017-05-03 2019-12-10 友达光电股份有限公司 触控显示设备的制造方法
CN107272964A (zh) * 2017-05-03 2017-10-20 友达光电股份有限公司 触控显示设备的制造方法
CN109273409A (zh) * 2018-08-24 2019-01-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
US11257849B2 (en) 2018-08-24 2022-02-22 Boe Technology Group Co., Ltd. Display panel and method for fabricating the same
WO2020124716A1 (zh) * 2018-12-17 2020-06-25 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN109686795A (zh) * 2019-01-02 2019-04-26 京东方科技集团股份有限公司 一种薄膜晶体管、薄膜晶体管的制作方法以及显示装置
WO2020140750A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制作方法以及显示装置
US11489052B2 (en) 2019-01-02 2022-11-01 Mianyang Boe Optoelectronics Technology Co., Ltd. Thin film transistor, manufacturing method of thin film transistor and display device
CN111785635A (zh) * 2020-07-16 2020-10-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Also Published As

Publication number Publication date
US20150171224A1 (en) 2015-06-18
WO2014012320A1 (zh) 2014-01-23

Similar Documents

Publication Publication Date Title
CN102790096A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN103000694B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103258827B (zh) 阵列基板及其制作方法、显示装置
CN103107095A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN107425044B (zh) 一种柔性显示面板、其制作方法及显示装置
CN103268855B (zh) 多晶硅形成方法、tft阵列基板制造方法及显示装置
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
US9076721B2 (en) Oxynitride channel layer, transistor including the same and method of manufacturing the same
CN104916546B (zh) 阵列基板的制作方法及阵列基板和显示装置
CN102683422A (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
CN202957251U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN104037127A (zh) 一种多晶硅层及显示基板的制备方法、显示基板
US20160300955A1 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN103337479A (zh) 一种阵列基板、显示装置及阵列基板的制作方法
KR20180010173A (ko) 활성 층, 박막 트랜지스터, 어레이 기판, 및 디스플레이 장치 및 제조 방법들
CN109166802A (zh) Ltps阵列基板及其制造方法、显示面板
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
CN104167447A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN104658898A (zh) 低温多晶硅薄膜的制作方法
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN102629589A (zh) 一种阵列基板及其制作方法和显示装置
CN105261654A (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板
CN102842620A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN203179888U (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20121121