CN105609567A - 一种薄膜晶体管及制作方法、阵列基板、显示装置 - Google Patents

一种薄膜晶体管及制作方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN105609567A
CN105609567A CN201610189104.0A CN201610189104A CN105609567A CN 105609567 A CN105609567 A CN 105609567A CN 201610189104 A CN201610189104 A CN 201610189104A CN 105609567 A CN105609567 A CN 105609567A
Authority
CN
China
Prior art keywords
barrier layer
etching barrier
layer
etching
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610189104.0A
Other languages
English (en)
Inventor
张慧娟
刘建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610189104.0A priority Critical patent/CN105609567A/zh
Publication of CN105609567A publication Critical patent/CN105609567A/zh
Priority to EP16869379.4A priority patent/EP3437140A4/en
Priority to PCT/CN2016/107172 priority patent/WO2017166833A1/en
Priority to US15/534,467 priority patent/US10615282B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种薄膜晶体管及制作方法、阵列基板、显示装置，属于显示器加工技术领域。所述薄膜晶体管包括第一刻蚀阻挡层、第二刻蚀阻挡层、源极、漏极、绝缘层和有源层；绝缘层设置在有源层、第一刻蚀阻挡层和第二刻蚀阻挡层上，绝缘层上设有第一接触孔和第二接触孔；源极通过第一接触孔与有源层电联接，漏极通过第二接触孔与有源层电联接；第一刻蚀阻挡层位于有源层与源极之间；第二刻蚀阻挡层位于有源层与漏极之间。在绝缘层上刻蚀接触孔时，可直接刻蚀到第一刻蚀阻挡层和第二刻蚀阻挡层，防止欠刻的问题，又通过第一刻蚀阻挡层和第二刻蚀阻挡层对有源层进行阻挡，防止刻蚀过程中刻蚀到有源层，防止过刻的问题，提高了制作薄膜晶体管的良率。

Description

一种薄膜晶体管及制作方法、阵列基板、显示装置
技术领域
本发明涉及显示器加工领域，特别涉及一种薄膜晶体管及制作方法、阵列基板、显示装置。
背景技术
薄膜晶体管用于制作具有高端显示效果的显示器。显示器上的每一像素点发光都是由集成在其后的薄膜晶体管来驱动。
目前，薄膜晶体管的制作方法包括：形成有源层，该有源层包括源极掺杂区和漏极掺杂区，在有源层上沉积绝缘层，分别对源极掺杂区上方的绝缘层和漏极掺杂区上方的绝缘层进行刻蚀，以裸露出源极掺杂区和漏极掺杂区并形成两个接触孔，在绝缘层上沉积源漏金属层，构图工艺后形成源极和漏极。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
目前，在绝缘层上刻蚀接触孔时，由于刻蚀工艺难以掌握，经常造成接触孔的欠刻或者过刻，欠刻或者过刻都会对薄膜晶体管造成不良影响，降低制作薄膜晶体管的良率。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种薄膜晶体管及制作方法、阵列基板、显示装置。所述技术方案如下：
一方面，本发明实施例提供了一种薄膜晶体管，包括：
第一刻蚀阻挡层、第二刻蚀阻挡层、源极、漏极、绝缘层和有源层；
第一刻蚀阻挡层和第二刻蚀阻挡层设置在有源层上，绝缘层设置在有源层、第一刻蚀阻挡层和第二刻蚀阻挡层上，绝缘层中设有第一接触孔和第二接触孔；
源极通过第一接触孔与有源层电联接，漏极通过第二接触孔与有源层电联接；
第一刻蚀阻挡层位于有源层与源极之间，第二刻蚀阻挡层位于有源层与漏极之间。
可选地，源极包括N层结构，N为大于0的整数，源极中的第一层与第一刻蚀阻挡层连接，第一刻蚀阻挡层的材料与源极中的第一层的材料相同；
第二刻蚀阻挡层和第一刻蚀阻挡层的材料相同，漏极和源极的材料和结构均相同。
可选地，第一刻蚀阻挡层的材料包括金属。
可选地，第一刻蚀阻挡层的材料为钼。
可选地，有源层的材料为低温多晶硅。
可选地，有源层包括第一掺杂区和第二掺杂区，第一刻蚀阻挡层设置在第一掺杂区上，第二刻蚀阻挡层设置在第二掺杂区上。
另一方面，本发明实施例还提供了一种阵列基板，包括所述的薄膜晶体管。
另一方面，本发明实施例还提供了一种显示装置，包括所述的阵列基板。
另一方面，本发明实施例还提供了一种薄膜晶体管的制作方法，所述制作方法包括：
形成有源层；
在有源层上形成第一刻蚀阻挡层和第二刻蚀阻挡层；
在有源层、第一刻蚀阻挡层和第二刻蚀阻挡层上形成绝缘层；
在绝缘层中对应第一刻蚀阻挡层和第二刻蚀阻挡层的位置进行刻蚀形成第一接触孔和第二接触孔，并裸露出第一刻蚀阻挡层和第二刻蚀阻挡层；
在第一接触孔和第二接触孔中分别形成源极和漏极。
可选地，源极包括N层结构，N为大于0的整数，源极中的第一层与第一刻蚀阻挡层连接，第一刻蚀阻挡层的材料与源极中的第一层的材料相同；
第二刻蚀阻挡层和第一刻蚀阻挡层的材料相同，漏极和源极的材料和结构均相同。
可选地，第一刻蚀阻挡层的材料包括金属。
可选地，第一刻蚀阻挡层的材料为钼。
可选地，有源层的材料为低温多晶硅。
可选地，有源层包括第一掺杂区和第二掺杂区，第一刻蚀阻挡层形成在第一掺杂区上，第二刻蚀阻挡层形成在第二掺杂区上。
本发明实施例提供的技术方案带来的有益效果是：
在绝缘层中形成接触孔时，可直接刻蚀到第一刻蚀阻挡层和第二刻蚀阻挡层，有效防止了欠刻的问题，又通过第一刻蚀阻挡层和第二刻蚀阻挡层对有源层进行阻挡，有效防止了刻蚀过程中刻蚀到有源层，有效防止了过刻的问题，提高了制作薄膜晶体管的良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种薄膜晶体管的结构示意图；
图2是本发明实施例提供的一种薄膜晶体管的结构示意图；
图3是本发明实施例提供的一种薄膜晶体管的结构示意图；
图4是本发明实施例提供的一种薄膜晶体管的结构示意图；
图5是本发明实施例提供的一种薄膜晶体管的结构示意图；
图6是本发明实施例提供的一种薄膜晶体管的结构示意图；
图7～图20是本发明实施例提供的一种薄膜晶体管的制作方法示意图。
其中：
11第一刻蚀阻挡层，12第二刻蚀阻挡层，
21源极，22漏极，
3有源层，31第一掺杂区，32第二掺杂区，
4绝缘层，41层间绝缘层，42栅绝缘层，
51第一接触孔，52第二接触孔，
6栅极，
7缓冲层，
8玻璃基板，
91平坦化层，92阳极，93像素定义层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种薄膜晶体管，参见图1-图6，所述薄膜晶体管包括：
第一刻蚀阻挡层11、第二刻蚀阻挡层12、源极21、漏极22、绝缘层4和有源层3；
第一刻蚀阻挡层11和第二刻蚀阻挡层12设置在有源层3上，绝缘层4设置在有源层3、第一刻蚀阻挡层11和第二刻蚀阻挡层12上，绝缘层4中设有第一接触孔51和第二接触孔52；
源极21通过第一接触孔51与有源层3电联接，漏极22通过第二接触孔52与有源层3电联接；
第一刻蚀阻挡层11位于有源层3与源极21之间，第二刻蚀阻挡层12位于有源层3与漏极22之间。
本实施例在绝缘层4中形成第一接触孔51和第二接触孔52时，可直接刻蚀到第一刻蚀阻挡层11和第二刻蚀阻挡层12，有效防止了欠刻的问题，又通过第一刻蚀阻挡层11和第二刻蚀阻挡层12对有源层3进行阻挡，有效防止了刻蚀过程中刻蚀到有源层3，有效防止了过刻的问题，提高了制作薄膜晶体管的良率。
本发明实施例提供的所述薄膜晶体管还具有如下其它技术特征。
本发明实施例的薄膜晶体管可以是任意结构的薄膜晶体管，例如可以是底栅型、顶栅型结构。可选地，绝缘层4可以为一层结构，也可以为两层结构。
参见图2和图4，具体地，绝缘层4为一层结构时，绝缘层4为层间绝缘层41。
当绝缘层4为一层结构时，薄膜晶体管还包括：栅极6、栅绝缘层42、；
栅极6设置在玻璃基板8上，栅绝缘层42设置在玻璃基板8和栅极6上，有源层3、第一刻蚀阻挡层11和第二刻蚀阻挡层12设置在栅绝缘层42和层间绝缘层41之间，第一刻蚀阻挡层11和第二刻蚀阻挡层12靠近层间绝缘层41设置；
在绝缘层4上刻蚀接触孔时，需要将层间绝缘层41刻蚀透，并裸露出第一刻蚀阻挡层11和第二刻蚀阻挡层12即可完成刻蚀接触孔。
参见图3和图5，具体地，绝缘层4为两层结构时，绝缘层4包括层间绝缘层41和栅绝缘层42；
当绝缘层4为两层结构时，薄膜晶体管还包括：栅极6；
为避免有源层3受到玻璃基板8上的杂质粒子影响，在形成有源层3之前，缓冲层7设置在玻璃基板8上，之后有源层3设置在缓冲层7上，栅绝缘层42设置在有源层3、第一刻蚀阻挡层11、第二刻蚀阻挡层12和缓冲层7上，层间绝缘层41设置在栅绝缘层42上，栅极6设置在层间绝缘层41和栅绝缘层42之间；
在绝缘层4上刻蚀接触孔时，需要将层间绝缘层41和栅绝缘层42依次刻蚀透，并裸露出第一刻蚀阻挡层11和第二刻蚀阻挡层12即可完成刻蚀接触孔。
可选地，缓冲层7的材料包括氧化硅和/或氮化硅，有源层3的材料包括多晶硅，栅绝缘层42的材料包括氧化硅，层间绝缘层41的材料包括氧化硅或氮化硅。
具体地，栅绝缘层42材料为氧化硅时，厚度在800埃～1200埃之间；栅极6的材料为钼时，厚度为2000埃；层间绝缘层41的材料为氧化硅时，其厚度为1500埃，层间绝缘层41的材料为氮化硅时，其厚度为3000埃。
参见图4和图5，可选地，当该薄膜晶体管用于OLED(OrganicLight-EmittingDiode，有机发光二极管)背板时，形成薄膜晶体管之后还包括：平坦化层91、阳极92和像素定义层93；
平坦化层91设置在绝缘层4、源极21和漏极22上，阳极92设置在平坦化层91和源极21上，像素定义层93设置在平坦化层91上且位于相邻像素单元的阳极92之间；
可选地，平坦化层91的材料包括亚克力，其厚度可以为20000埃，阳极92的材料包括铟锌氧化物或铟锡氧化物，其厚度可以为1500埃，像素定义层93的材料包括聚酰亚胺，其厚度可以为10000埃。
可选地，源极21包括N层结构，N为大于0的整数，源极21中的第一层与第一刻蚀阻挡层11连接，第一刻蚀阻挡层11的材料与源极21中的第一层的材料相同；
第二刻蚀阻挡层12和第一刻蚀阻挡层11的材料相同，漏极22和源极21的材料和结构均相同；
第一刻蚀阻挡层11的材料与所述源极21中的第一层的材料相同，第二刻蚀阻挡层12的材料与所述漏极22中的第一层的材料相同，使得第一刻蚀阻挡层11和第二刻蚀阻挡层12的存在不会降低有源层3与源极21、漏极22之间的导电性能。
可选地，N的取值可以为1、2和3，源极21的层数为2或3时，其相邻的两层的材料不同。
可选地，源极21和漏极22的材料包括金属。
可选地，源极21和漏极22的材料包括钼、钛和铝中的一种或几种。
可选地，第一刻蚀阻挡层11的材料包括金属；第二刻蚀阻挡层12的材料与第一刻蚀阻挡层11的材料相同。
优选地，第一刻蚀阻挡层11的材料为钼，第二刻蚀阻挡层12的材料与第一刻蚀阻挡层11的材料相同；第一刻蚀阻挡层11和第二刻蚀阻挡层12的材料为导电金属材料时，在刻蚀接触孔结束后，第一刻蚀阻挡层11和第二刻蚀阻挡层12裸露出的部分可能发生氧化；而如果第一刻蚀阻挡层11和第二刻蚀阻挡层12的材料为钼时，金属钼氧化后，其氧化物是水溶性物质，直接用水清洗即可去除钼的氧化物，因此，钼作为刻蚀阻挡层的材料可简化后续工艺操作，使用较为方便。此外，第一刻蚀阻挡层11的材料和第二刻蚀阻挡层12的材料还可以包括钛或铝。
可选地，第一刻蚀阻挡层11和第二刻蚀阻挡层12的厚度在200埃～400埃之间。
可选地，有源层3的材料为低温多晶硅。
当有源层3的材料为低温多晶硅时，参见图6，可选地，有源层3包括第一掺杂区31和第二掺杂区32，第一刻蚀阻挡层11设置在第一掺杂区31上，第二刻蚀阻挡层12设置在第二掺杂区32上。
可选地，第一掺杂区31和第二掺杂区32均可以为重掺杂区。
本实施例通过在绝缘层4和有源层3之间设置第一刻蚀阻挡层11和第二刻蚀阻挡层12，使得在对绝缘层4进行刻蚀时，工艺上可直接将绝缘层4刻蚀透，受第一刻蚀阻挡层11和第二刻蚀阻挡层12阻挡，刻蚀过程不会刻蚀到有源层3，因此本实施例解决了接触孔刻蚀过程中欠刻或者过刻的问题，提高制作薄膜晶体管的良率；同时，第一刻蚀阻挡层11的材料与源极21中第一层的材料相同，且第一刻蚀阻挡层11与源极21中第一层的材料连接，第一刻蚀阻挡层11的材料与第二刻蚀阻挡层12的材料相同，源极21和漏极22的结构和材料均相同，使得第一刻蚀阻挡层11和第二刻蚀阻挡层12的存在不会影响有源层3和源极21、漏极22之间的导电性能。
实施例二
另一方面，本发明实施例还提供了一种阵列基板，所述阵列基板包括实施例一所述的薄膜晶体管。
本实施例提供的阵列基板包括实施例一所述的薄膜晶体管，实施例一的薄膜晶体管解决了接触孔刻蚀过程中欠刻或者过刻的问题，提高制作薄膜晶体管的良率，同时，第一刻蚀阻挡层11的材料与源极21中第一层的材料相同，且第一刻蚀阻挡层11与源极21中第一层的材料连接，第一刻蚀阻挡层11的材料与第二刻蚀阻挡层12的材料相同，源极21和漏极22的结构和材料均相同，使得第一刻蚀阻挡层11和第二刻蚀阻挡层12的存在不会影响有源层3和源极21、漏极22之间的导电性能；因此本实施例提供的阵列基板良率较高，且有源层3和源极21、漏极22之间的导电性能较好。
实施例三
另一方面，本发明实施例还提供了一种显示装置，所述显示装置包括实施例二所述的阵列基板。
本实施例提供的显示装置包括实施例二的阵列基板，实施例二的阵列基板解决了接触孔刻蚀过程中欠刻或者过刻的问题，提高制作阵列基板的良率，同时，第一刻蚀阻挡层11的材料与源极21中第一层的材料相同，且第一刻蚀阻挡层11与源极21中第一层的材料连接，第一刻蚀阻挡层11的材料与第二刻蚀阻挡层12的材料相同，源极21和漏极22的结构和材料均相同，使得第一刻蚀阻挡层11和第二刻蚀阻挡层12的存在不会影响有源层3和源极21、漏极22之间的导电性能；因此本实施例提供的显示装置良率较高，且有源层3和源极21、漏极22之间的导电性能较好。
实施例四
另一方面，本发明实施例还提供了一种薄膜晶体管的制作方法，所述制作方法包括：
形成有源层3，参见图9；
在有源层3上形成第一刻蚀阻挡层11和第二刻蚀阻挡层12，参见图10；
在有源层3、第一刻蚀阻挡层11和第二刻蚀阻挡层12上形成绝缘层4，参见图11；
在绝缘层4中对应第一刻蚀阻挡层11和第二刻蚀阻挡层12的位置进行刻蚀形成第一接触孔51和第二接触孔52，并裸露出第一刻蚀阻挡层11和第二刻蚀阻挡层12，参见图12；
在第一接触孔51和第二接触孔52中分别形成源极21和漏极22，参见图1-图6。
本实施例在绝缘层4上刻蚀接触孔时，可直接刻蚀到第一刻蚀阻挡层11和第二刻蚀阻挡层12，有效防止了欠刻的问题，又通过第一刻蚀阻挡层11和第二刻蚀阻挡层12对有源层3进行阻挡，有效防止了刻蚀过程中刻蚀到有源层3，有效防止了过刻的问题，提高了制作薄膜晶体管的良率。
本发明实施例提供的所述薄膜晶体管的制作方法还具有如下其它技术特征。
可选地，在第一刻蚀阻挡层11和第二刻蚀阻挡层12上分别形成源极21和漏极22之前，所述制作方法还包括：
使用负性光刻胶对第一刻蚀阻挡层11和第二刻蚀阻挡层12进行图形化处理。
可选地，绝缘层4可以为一层结构，也可以为两层结构。
具体地，绝缘层4为一层结构时，绝缘层4为层间绝缘层41；
所述制作方法还包括：
在玻璃基板8上形成栅极6，参见图7；
在栅极6和玻璃基板8上形成栅绝缘层42，参见图8；
在栅绝缘层42上形成有源层3，参见图9；
可选地，绝缘层4为一层结构，在有源层3、第一刻蚀阻挡层11和第二刻蚀阻挡层12上形成绝缘层4的同时，所述制作方法还包括：
在栅绝缘层42上形成绝缘层4。
参见图11，具体地，绝缘层4为一层结构时，在有源层3、第一刻蚀阻挡层11、第二刻蚀阻挡层12上形成的绝缘层4以及在栅绝缘层42上形成的绝缘层4，可在同一个步骤完成。
参见图2和图12，在绝缘层4上刻蚀接触孔时，需要将层间绝缘层41刻蚀透，并裸露出第一刻蚀阻挡层11和第二刻蚀阻挡层12即可完成刻蚀接触孔。
具体地，绝缘层4为两层结构时，绝缘层4包括层间绝缘层41和栅绝缘层42；在有源层3、第一刻蚀阻挡层11和第二刻蚀阻挡层12上形成绝缘层4包括：
在有源层3、第一刻蚀阻挡层11和第二刻蚀阻挡层12上形成栅绝缘层42，参见图18；
在栅绝缘层42上形成层间绝缘层41，参见图19；
在本实施例中，在栅绝缘层42上形成层间绝缘层41之前，所述制作方法还包括：在栅绝缘层42上形成栅极6，参见图19。
参见图3、图5和图20，在绝缘层4上刻蚀接触孔时，需要依次将层间绝缘层41和栅绝缘层42刻蚀透，并裸露出第一刻蚀阻挡层11和第二刻蚀阻挡层12即可完成刻蚀接触孔。
可选地，绝缘层4为两层结构时，所述制作方法还包括：
在玻璃基板8上形成缓冲层7，参见图15；
在缓冲层7上形成有源层3，参见图16。
可选地，绝缘层4为二层结构，在有源层3、第一刻蚀阻挡层11和第二刻蚀阻挡层12上形成栅绝缘层42的同时，所述制作方法还包括：
在缓冲层7上形成栅绝缘层42。
具体地，绝缘层4为两层结构时，在有源层3、第一刻蚀阻挡层11、第二刻蚀阻挡层12上形成的栅绝缘层42以及在缓冲层7上形成的栅绝缘层42，可在同一个步骤完成。
可选地，缓冲层7的材料包括氧化硅和/或氮化硅，有源层3的材料包括多晶硅，栅绝缘层42的材料包括氧化硅，层间绝缘层41的材料包括氧化硅或氮化硅。
可选地，有源层3的材料为低温多晶硅。
具体地，当有源层3的材料为低温多晶硅时，形成有源层3的步骤具体包括：
形成非晶硅层，对非晶硅层进行退火处理，对退火处理后的非晶硅层进行准分子激光束退火，非晶硅层完成晶化过程，使非晶硅层转化为低温多晶硅层；
使用正性光刻胶对低温多晶硅层进行曝光显影，形成图形化的有源层3；其中，使用的正性光刻胶的厚度在2微米～3微米之间。
具体地，当有源层3的材料为低温多晶硅时，在绝缘层4上对应第一刻蚀阻挡层11和第二刻蚀阻挡层12的位置进行刻蚀形成第一接触孔51和第二接触孔52之前，所述制作方法还包括：
对有源层3进行注入活化，改善有源层3中低温多晶硅的晶格状态，提高有源层3的导电性能。
具体地，绝缘层4为一层结构或者两层结构，栅绝缘层42材料为氧化硅时，厚度可以在800埃～1200埃之间；栅极6的材料为钼时，厚度可以为2000埃；层间绝缘层41的材料为氧化硅时，其厚度可以为1500埃，层间绝缘层41的材料为氮化硅时，其厚度可以为3000埃。
可选地，当该薄膜晶体管用于OLED背板时，制作方法还包括：
在绝缘层4、源极21和漏极22上形成平坦化层91，参见图13；
在平坦化层91和源极21上形成阳极92，参见图14；
在平坦化层91上且位于相邻像素单元的阳极92之间形成像素定义层93，参见图4和图5。
可选地，平坦化层91的材料包括亚克力，其厚度可以为20000埃，阳极92的材料包括铟锌氧化物或铟锡氧化物，其厚度可以为1500埃，像素定义层93的材料包括聚酰亚胺，其厚度可以为10000埃。
可选地，源极21包括N层结构，N为大于0的整数，源极21中的第一层与第一刻蚀阻挡层11连接，第一刻蚀阻挡层11的材料与源极21中的第一层的材料相同；
第二刻蚀阻挡层12和第一刻蚀阻挡层11的材料相同，漏极22和源极21的材料和结构均相同；
第一刻蚀阻挡层11的材料与所述源极21中的第一层的材料相同，第二刻蚀阻挡层12的材料与所述漏极22中的第一层的材料相同，使得第一刻蚀阻挡层11和第二刻蚀阻挡层12的存在不会降低有源层3与源极21、漏极22之间的导电性能。
可选地，N的取值可以为1、2和3，源极21的层数为2或3时，其相邻的两层的材料不同。
可选地，源极21和漏极22的材料包括金属。
可选地，源极21和漏极22的材料包括钼、钛和铝中的一种或几种。
可选地，源极21和漏极22的材料只包括钼时，源极21和漏极22的厚度可以为500埃；源极21和漏极22的材料只包括铝时，源极21和漏极22的厚度可以为2200埃。
可选地，第一刻蚀阻挡层11的材料包括金属；第二刻蚀阻挡层12的材料与第一刻蚀阻挡层11的材料相同。
优选地，第一刻蚀阻挡层11的材料为钼，第二刻蚀阻挡层12的材料与第一刻蚀阻挡层11的材料相同；第一刻蚀阻挡层11和第二刻蚀阻挡层12的材料为导电金属材料时，在刻蚀接触孔结束后，第一刻蚀阻挡层11和第二刻蚀阻挡层12裸露出的部分可能发生氧化；而如果第一刻蚀阻挡层11和第二刻蚀阻挡层12的材料为钼时，金属钼氧化后，其氧化物是水溶性物质，直接用水清洗即可去除钼的氧化物，因此，钼作为刻蚀阻挡层的材料可简化后续工艺操作，使用较为方便。此外，第一刻蚀阻挡层11的材料和第二刻蚀阻挡层12的材料还可以包括钛或铝。
可选地，第一刻蚀阻挡层11和第二刻蚀阻挡层12的材料为钼时，第一刻蚀阻挡层11和第二刻蚀阻挡层12的厚度在200埃～400埃之间。
当有源层3的材料为低温多晶硅时，参见图6，可选地，有源层3包括第一掺杂区31和第二掺杂区32，第一刻蚀阻挡层11形成在第一掺杂区31上，第二刻蚀阻挡层12形成在第二掺杂区32上。
具体地，在有源层3上形成第一刻蚀阻挡层11和第二刻蚀阻挡层12之间，所述制作方法还包括：
对有源层3进行掺杂，在有源层3上形成第一掺杂区31和第二掺杂区32。
可选地，第一掺杂区31和第二掺杂区32均可以为重掺杂区。
本实施例通过在绝缘层4和有源层3之间形成第一刻蚀阻挡层11和第二刻蚀阻挡层12，使得在对绝缘层4进行刻蚀时，工艺上可直接将绝缘层4刻蚀透，受第一刻蚀阻挡层11和第二刻蚀阻挡层12阻挡，刻蚀过程不会刻蚀到有源层3，因此本实施例解决了接触孔刻蚀过程中欠刻或者过刻的问题，提高制作薄膜晶体管的良率；同时，第一刻蚀阻挡层11的材料与源极21中第一层的材料相同，且第一刻蚀阻挡层11与源极21中第一层的材料连接，第一刻蚀阻挡层11的材料与第二刻蚀阻挡层12的材料相同，源极21和漏极22的结构和材料均相同，使得第一刻蚀阻挡层11和第二刻蚀阻挡层12的存在不会影响有源层3和源极21、漏极22之间的导电性能。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种薄膜晶体管，其特征在于，包括：
第一刻蚀阻挡层、第二刻蚀阻挡层、源极、漏极、绝缘层和有源层；
所述第一刻蚀阻挡层和所述第二刻蚀阻挡层设置在所述有源层上，所述绝缘层设置在所述有源层、所述第一刻蚀阻挡层和所述第二刻蚀阻挡层上，所述绝缘层中设有第一接触孔和第二接触孔；
所述源极通过所述第一接触孔与所述有源层电联接，所述漏极通过所述第二接触孔与所述有源层电联接；
所述第一刻蚀阻挡层位于所述有源层与所述源极之间，所述第二刻蚀阻挡层位于所述有源层与所述漏极之间。
2.如权利要求1所述的薄膜晶体管，其特征在于，
所述源极包括N层结构，N为大于0的整数，所述源极中的第一层与所述第一刻蚀阻挡层连接，所述第一刻蚀阻挡层的材料与所述源极中的第一层的材料相同；
所述第二刻蚀阻挡层和所述第一刻蚀阻挡层的材料相同，所述漏极和所述源极的材料和结构均相同。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述第一刻蚀阻挡层的材料包括金属。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述第一刻蚀阻挡层的材料为钼。
5.如权利要求1-4任一项所述的薄膜晶体管，其特征在于，所述有源层的材料为低温多晶硅。
6.如权利要求5所述的薄膜晶体管，其特征在于，所述有源层包括第一掺杂区和第二掺杂区，所述第一刻蚀阻挡层设置在所述第一掺杂区上，所述第二刻蚀阻挡层设置在所述第二掺杂区上。
7.一种阵列基板，其特征在于，包括如权利要求1-6任一项所述的薄膜晶体管。
8.一种显示装置，其特征在于，包括如权利要求7所述的阵列基板。
9.一种薄膜晶体管的制作方法，其特征在于，所述制作方法包括：
形成有源层；
在所述有源层上形成第一刻蚀阻挡层和第二刻蚀阻挡层；
在所述有源层、所述第一刻蚀阻挡层和所述第二刻蚀阻挡层上形成绝缘层；
在所述绝缘层中对应所述第一刻蚀阻挡层和所述第二刻蚀阻挡层的位置进行刻蚀形成第一接触孔和第二接触孔，并裸露出所述第一刻蚀阻挡层和所述第二刻蚀阻挡层；
在所述第一接触孔和所述第二接触孔中分别形成源极和漏极。
10.如权利要求9所述的制作方法，其特征在于，
所述源极包括N层结构，N为大于0的整数，所述源极中的第一层与所述第一刻蚀阻挡层连接，所述第一刻蚀阻挡层的材料与所述源极中的第一层的材料相同；
所述第二刻蚀阻挡层和所述第一刻蚀阻挡层的材料相同，所述漏极和所述源极的材料和结构均相同。
11.如权利要求10所述的制作方法，其特征在于，所述第一刻蚀阻挡层的材料包括金属。
12.如权利要求11所述的制作方法，其特征在于，所述第一刻蚀阻挡层的材料为钼。
13.如权利要求9-12任一项所述的制作方法，其特征在于，所述有源层的材料为低温多晶硅。
14.如权利要求13所述的制作方法，其特征在于，所述有源层包括第一掺杂区和第二掺杂区，所述第一刻蚀阻挡层形成在所述第一掺杂区上，所述第二刻蚀阻挡层形成在所述第二掺杂区上。
CN201610189104.0A 2016-03-29 2016-03-29 一种薄膜晶体管及制作方法、阵列基板、显示装置 Pending CN105609567A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610189104.0A CN105609567A (zh) 2016-03-29 2016-03-29 一种薄膜晶体管及制作方法、阵列基板、显示装置
EP16869379.4A EP3437140A4 (en) 2016-03-29 2016-11-25 THIN-LAYER TRANSISTOR AND MANUFACTURING METHOD, ARRAY SUBSTRATE AND DISPLAY DEVICE
PCT/CN2016/107172 WO2017166833A1 (en) 2016-03-29 2016-11-25 Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
US15/534,467 US10615282B2 (en) 2016-03-29 2016-11-25 Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610189104.0A CN105609567A (zh) 2016-03-29 2016-03-29 一种薄膜晶体管及制作方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN105609567A true CN105609567A (zh) 2016-05-25

Family

ID=55989334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610189104.0A Pending CN105609567A (zh) 2016-03-29 2016-03-29 一种薄膜晶体管及制作方法、阵列基板、显示装置

Country Status (4)

Country Link
US (1) US10615282B2 (zh)
EP (1) EP3437140A4 (zh)
CN (1) CN105609567A (zh)
WO (1) WO2017166833A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017166833A1 (en) * 2016-03-29 2017-10-05 Boe Technology Group Co., Ltd. Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
CN107316874A (zh) * 2017-07-28 2017-11-03 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN109273409A (zh) * 2018-08-24 2019-01-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020047801A1 (zh) * 2018-09-06 2020-03-12 深圳市汇顶科技股份有限公司 光学图像采集单元、光学图像采集***和电子设备
KR20220022519A (ko) * 2020-08-18 2022-02-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220036416A (ko) 2020-09-14 2022-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236981A (zh) * 1998-05-26 1999-12-01 松下电器产业株式会社 薄膜晶体管及其制造方法
US20120139045A1 (en) * 2010-12-06 2012-06-07 Kitae Kim Thin film transistor substrate and method for manufacturing the same
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR101108369B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
US20080191207A1 (en) * 2007-02-08 2008-08-14 Mitsubishi Electric Corporation Thin film transistor device, method of manufacturing the same, and display apparatus
KR101108175B1 (ko) * 2010-06-09 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법
KR101841770B1 (ko) * 2011-09-02 2018-03-26 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법
US8728861B2 (en) * 2011-10-12 2014-05-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for ZnO thin film transistors using etch-stop layer
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN103258745A (zh) * 2013-04-17 2013-08-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
KR101619158B1 (ko) * 2013-04-30 2016-05-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
KR102130139B1 (ko) * 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
KR20150073297A (ko) * 2013-12-20 2015-07-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
CN104867985A (zh) * 2015-05-18 2015-08-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236981A (zh) * 1998-05-26 1999-12-01 松下电器产业株式会社 薄膜晶体管及其制造方法
US20120139045A1 (en) * 2010-12-06 2012-06-07 Kitae Kim Thin film transistor substrate and method for manufacturing the same
CN102790096A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017166833A1 (en) * 2016-03-29 2017-10-05 Boe Technology Group Co., Ltd. Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
CN107316874A (zh) * 2017-07-28 2017-11-03 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN107316874B (zh) * 2017-07-28 2020-03-10 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN109273409A (zh) * 2018-08-24 2019-01-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
US11257849B2 (en) 2018-08-24 2022-02-22 Boe Technology Group Co., Ltd. Display panel and method for fabricating the same

Also Published As

Publication number Publication date
US20190027612A1 (en) 2019-01-24
EP3437140A1 (en) 2019-02-06
US10615282B2 (en) 2020-04-07
WO2017166833A1 (en) 2017-10-05
EP3437140A4 (en) 2019-11-13

Similar Documents

Publication Publication Date Title
CN105609567A (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US9818775B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104362125B (zh) 阵列基板及其制作方法、显示装置
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN102456623B (zh) 有机电致发光设备的阵列基板及其制造方法
CN107331669B (zh) Tft驱动背板的制作方法
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN108598089B (zh) Tft基板的制作方法及tft基板
WO2016000342A1 (zh) 阵列基板及其制作方法、显示装置
CN106876327A (zh) 一种阵列基板及其制备方法、显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN104218041A (zh) 阵列基板及制备方法和显示装置
CN103456740A (zh) 像素单元及其制造方法、阵列基板和显示装置
CN104966722A (zh) Tft基板结构及其制作方法
WO2014117443A1 (zh) 氧化物薄膜晶体管阵列基板及其制作方法、显示面板
WO2013086909A1 (zh) 阵列基板及其制造方法、显示装置
CN109659312B (zh) 一种阵列基板及其制备方法
WO2014173078A1 (zh) 薄膜晶体管、其制作方法和阵列基板
CN110534577A (zh) 一种薄膜晶体管及制备方法
WO2022165913A1 (zh) 阵列基板和显示面板
WO2021031374A1 (zh) 阵列基板的制备方法及阵列基板
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
CN203502708U (zh) 像素单元、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160525

RJ01 Rejection of invention patent application after publication