CN103107095A - 薄膜晶体管及其制作方法、阵列基板、显示装置 - Google Patents
薄膜晶体管及其制作方法、阵列基板、显示装置 Download PDFInfo
- Publication number
- CN103107095A CN103107095A CN2013100305344A CN201310030534A CN103107095A CN 103107095 A CN103107095 A CN 103107095A CN 2013100305344 A CN2013100305344 A CN 2013100305344A CN 201310030534 A CN201310030534 A CN 201310030534A CN 103107095 A CN103107095 A CN 103107095A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- layer
- thin
- storage capacitance
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 102
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000003860 storage Methods 0.000 claims abstract description 102
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 239000000463 material Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 123
- 229920005591 polysilicon Polymers 0.000 claims description 55
- 238000009413 insulation Methods 0.000 claims description 42
- 230000004888 barrier function Effects 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 34
- 239000012528 membrane Substances 0.000 claims description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 239000000203 mixture Substances 0.000 claims description 18
- 238000002425 crystallisation Methods 0.000 claims description 11
- 230000008025 crystallization Effects 0.000 claims description 11
- 238000005984 hydrogenation reaction Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000007715 excimer laser crystallization Methods 0.000 claims description 4
- 239000007790 solid phase Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 19
- 238000012827 research and development Methods 0.000 abstract description 8
- 238000012544 monitoring process Methods 0.000 abstract description 7
- 238000001259 photo etching Methods 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 description 19
- 238000000576 coating method Methods 0.000 description 19
- 238000002513 implantation Methods 0.000 description 15
- 239000002585 base Substances 0.000 description 14
- 239000000428 dust Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 13
- 239000007789 gas Substances 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000003595 mist Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 2
- 241000720974 Protium Species 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Chemical Kinetics & Catalysis (AREA)
Abstract
本发明实施例提供薄膜晶体管及其制作方法、阵列基板、显示装置，涉及显示技术领域，能够减少制作LTPS-TFT所需的光刻掩膜工艺的次数，缩短研发和大规模量产的时间，降低工艺复杂度和监控难度，并降低制作成本。本发明的薄膜晶体管包括：基板；设置于所述基板上的有源层及存储电容下电极，所述有源层的重掺杂区域与所述存储电容下电极的材料相同。
Description
技术领域
本发明涉及显示技术领域，尤其涉及薄膜晶体管及其制作方法、阵列基板、显示装置。
背景技术
随着显示技术的不断进步，用户对显示装置的需求不断增加，TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管液晶显示器)也在手机、液晶显示器、平板电脑等产品中得到了广泛的应用。此外，随着显示装置的不断普及，人们对于显示装置的色彩质量、对比度、可视角度、响应速度、低功耗的需求也日益增长，于是，OLED(Organic Light-Emitting Diode，薄膜场效应晶体管有机发光二极管)显示器也开始逐渐进入了用户的视野。
LTPS-TFT(Low Temperature Polycrystal line Silicon-ThinFilm Transistor，低温多晶硅薄膜场效应晶体管)由于其低温多晶硅的原子排列规则、迁移率高、器件尺寸小且驱动能力高等优点，被广泛用于高分辨率的TFT-LCD和电流型驱动的TFT-OLED中。
但是，现有技术在制作LTPS-TFT时，由于需要准分子激光晶化、离子注入、掺杂粒子激活等工艺，通常需要进行8-12次光刻掩膜工艺才能制作完成该LTPS-TFT，因此，在研发和大规模量产上耗时时间长，并且工艺难于控制，制作成本较高。
发明内容
本发明的实施例提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，能够减少制作LTPS-TFT所需的光刻掩膜工艺的次数，缩短研发和大规模量产的时间，降低工艺复杂度和监控难度，并降低制作成本。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例提供一种薄膜晶体管的制作方法，包括：
在基板上形成对应于有源层区域及存储电容下电极区域的多晶硅层；
采用一次构图工艺和一次掺杂工艺形成有源层重掺杂区和存储电容下电极。
所述在所述多晶硅层上形成掩膜层之前，所述方法还包括：
在所述多晶硅层上形成栅绝缘层。
所述在形成有源层及存储电容下电极之后，所述方法还包括：
在所述栅绝缘层上形成栅极和存储电容上电极；
在所述栅极和存储电容上电极上形成绝缘层；
处理所述基板，以使得所述有源层及存储电容下电极发生离子激活反应和氢化反应。
所述在所述有源层及存储电容下电极发生离子激活反应和氢化反应之后，所述方法还包括：
在所述绝缘层上形成有机平坦层；
在所述有机平坦层、绝缘层和栅绝缘层内形成过孔；
在所述有机平坦层上形成像素电极层。
所述方法还包括：
在所述像素电极层上形成像素定义层。
所述方法还包括：
采用一次构图工艺和掺杂工艺在所述有源层形成轻掺杂区域。
所述在基板上形成对应于有源层区域及存储电容下电极区域的多晶硅层的方法，具体包括：
在所述基板上形成非晶硅薄膜；
将所述非晶硅薄膜转化为多晶硅薄膜；
形成所述对应于有源层区域及存储电容下电极区域的多晶硅层。
将所述非晶硅薄膜转化为多晶硅薄膜的方法，具体包括：
采用准分子激光晶化工艺、金属诱导晶化工艺、固相晶化工艺中一种或多种的组合，将所述非晶硅薄膜转化为多晶硅薄膜。
本发明实施例提供一种薄膜晶体管，包括：
基板；
设置于所述基板上的有源层及电容下电极，所述有源层的重掺杂区域与所述电容下电极的材料相同。
所述薄膜晶体管还包括：
设置于所述多晶硅层上的栅绝缘层。
所述薄膜晶体管还包括：
设置于所述栅绝缘层上的栅极和存储电容上电极；
设置于所述栅极和存储电容上电极上的绝缘层。
所述薄膜晶体管还包括：
设置于所述绝缘层上的有机平坦层；
所述有机平坦层、绝缘层和栅绝缘层内形成有过孔；
设置于所述有机平坦层上的像素电极。
所述薄膜晶体管还包括：
设置于所述像素电极层上的像素定义层。
所述薄膜晶体管的有源层还包括轻掺杂区域。
本发明实施例提供一种阵列基板，包括具有上述任一特征的薄膜晶体管。
本发明实施例还提供一种显示装置，包括具有上述任一特征的阵列基板。
本发明实施例所提供的薄膜晶体管及其制作方法、阵列基板、显示装置，薄膜晶体管的制作方法包括在基板上形成对应于有源层区域及存储电容下电极区域的多晶硅层，采用一次构图工艺和一次掺杂工艺形成有源层重掺杂区和存储电容下电极。通过该方案，由于采用一次构图工艺和一次掺杂工艺形成有源层重掺杂区和存储电容下电极，与现有技术相比减少了制作LTPS-TFT所需的构图工艺的次数，缩短了研发和大规模量产的时间，降低了工艺复杂度和监控难度，并降低了制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的薄膜晶体管的制作方法流程图一；
图2为本发明实施例提供的薄膜晶体管的结构示意图一；
图3为本发明实施例提供的在基板上形成对应于有源层区域及存储电容下电极区域的多晶硅层的方法流程图；
图4为本发明实施例提供的薄膜晶体管的结构示意图二；
图5为本发明实施例提供的薄膜晶体管的结构示意图三；
图6为本发明实施例提供的薄膜晶体管的结构示意图四；
图7为本发明实施例提供的薄膜晶体管的结构示意图五；
图8为本发明实施例提供的薄膜晶体管的结构示意图六；
图9为本发明实施例提供的薄膜晶体管的结构示意图七；
图10为本发明实施例提供的薄膜晶体管的结构示意图八；
图11为本发明实施例提供的薄膜晶体管的结构示意图九；
图12为本发明实施例提供的薄膜晶体管的结构示意图十；
图13为本发明实施例提供的薄膜晶体管的结构示意图十一；
图14为本发明实施例提供的薄膜晶体管的结构示意图十二；
图15为本发明实施例提供的薄膜晶体管的结构示意图十三；
图16为本发明实施例提供的薄膜晶体管的制作方法流程图二；
图17为本发明实施例提供的薄膜晶体管的结构示意图十四；
图18为本发明实施例提供的薄膜晶体管的结构示意图十五；
图19为本发明实施例提供的薄膜晶体管的结构示意图十六。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是：本发明的“上”“下”只是参考附图对本发明进行说明，不作为限定用语。
本发明实施例提供一种薄膜晶体管的制作方法，包括：
在基板上形成对应于有源层区域及存储电容下电极区域的多晶硅层；
采用一次构图工艺和一次掺杂工艺形成有源层重掺杂区和存储电容下电极。具体包括：
在多晶硅层上形成掩膜层；
对掩膜层进行曝光后，去除对应于有源层区域的源极、漏极以及存储电容下电极区域上方的掩膜层；
采用离子注入等掺杂工艺，将离子注入有源层掺杂区域以及存储电容下电极区域对应的多晶硅层中，以形成有源层及存储电容下电极。
如图1所示，本发明实施例提供的一种薄膜晶体管的制作方法，该方法包括：
S101、在基板上沉积缓冲层。
如图2所示，在经过预先清洗的基板100上，以PECVD(PlasmaEnhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)、LPCVD(Low Pressure Chemical Vapor Deposition，低压化学气相沉积)、APCVD(Atmospheric Pressure Chemical VaporDeposition，大气压化学气相沉积)、ECR-CVD(Electron CyclotronResonance-Chemical Vapor Deposition，电子回旋谐振化学气相沉积)或者溅射等方法形成缓冲层101，以阻挡基板100中所含的杂质扩散进入有源层中，防止对TFT元件的阈值电压和漏电流等特性产生影响。
需要补充的是，缓冲层101的材料为氧化硅和/或氮化硅，即缓冲层101可以为单层的氧化硅、氮化硅或者二者的叠层。
进一步地，缓冲层101厚度可以在300埃至10000埃的范围内，优选地，缓冲层101的厚度可以在500埃至4000埃的范围内，并且，沉积缓冲层101的温度在不大于600℃，即沉积温度600℃或更低温度下。
需要补充的是，由于传统的碱性玻璃中铝、钡、钠等金属杂质的含量较高，在高温处理工艺中容易发生金属杂质的扩散，因此，基板101可以优选为无碱玻璃基板。
需要说明的是，在基板上可选择性的形成缓冲层，为避免玻璃基板中的杂质影响多晶硅层，本实施例中优选在基板上形成缓冲层。
S102、在缓冲层上形成对应于有源层区域及存储电容下电极区域的多晶硅层。
示例性的，如图3所示，在缓冲层101上形成对应于有源层102区域及存储电容下电极103区域的多晶硅层的方法具体可以包括S201至S203：
S201、在缓冲层上形成非晶硅薄膜。
如图4所示，在缓冲层101沉积非晶硅薄膜，沉积非晶硅薄膜的方法可以为PECVD、LPCVD、APCVD、ECR-CVD或者溅射等方法，并且，沉积非晶硅薄膜的温度在不大于600℃，即沉积温度600℃或更低温度下。
S202、将非晶硅薄膜转化为多晶硅薄膜。
在缓冲层101沉积非晶硅薄膜后，采用晶化工艺，将非晶硅薄膜转化为多晶硅薄膜。
其中，采用晶化工艺，将非晶硅薄膜转化为多晶硅薄膜的方法，具体包括：
采用准分子激光晶化工艺、金属诱导晶化工艺、固相晶化工艺中一种或多种的组合，将非晶硅薄膜转化为多晶硅薄膜。
需要说明的是，采用不同的晶化工艺，在制作薄膜晶体管时的工艺过程会有所不同，需要根据具体情况增加热处理脱氢、沉积诱导金属、热处理晶化、源漏区的掺杂及掺杂杂质的激活等工艺，本发明不做限制。
S203、形成对应于有源层区域及存储电容下电极区域的多晶硅层。
如图5所示，采用晶化工艺，将非晶硅薄膜转化为多晶硅薄膜后，采用构图工艺，形成对应于有源层102区域及存储电容下电极103区域的多晶硅层。其中，构图工艺具体包括光刻胶涂覆、曝光、显影、刻蚀光刻胶去除等步骤，刻蚀工艺可以为等离子刻蚀、反应离子刻蚀、电感耦合等离子体刻蚀等干法刻蚀方法，刻蚀气体可以为含氟、氯的气体，如CF4、CHF3、SF6、CC12F2气体，也可以为上述气体与02的混合气体。
需要补充的是，有源层102及存储电容下电极103的厚度可以在100埃至3000埃的范围内，优选地，有源层102及存储电容下电极103的厚度可以在500埃至1000埃的范围内。
S103、在多晶硅层上形成栅绝缘层。
如图6所示，采用PECVD、LPCVD、APCVD、ECR-CVD或者溅射等方法，在多晶硅层上形成栅绝缘层104，以使得在形成源极和漏极时，不会破坏有源层102，从而影响薄膜晶体管的性能，并且，沉积栅绝缘层104的温度在不大于600℃，即沉积温度600℃或更低温度下。
其中，栅绝缘层104的厚度能够根据薄膜晶体管的具体设计进行适应性改变，通常的，栅绝缘层104的厚度可以在500埃至2000埃的范围内，优选地，栅绝缘层104的厚度可以在600埃至1500埃的范围内。栅绝缘层104的材料为氧化硅和/或氮化硅，即栅绝缘层104可以为单层的氧化硅、氮化硅或者二者的叠层。
S104、在栅绝缘层上形成掩膜层。
如图7所示，在栅绝缘层104上，采用PECVD、LPCVD、APCVD、ECR-CVD或者溅射等方法形成掩膜层105。
S105、对掩膜层进行曝光后，去除对应于有源层掺杂区域以及存储电容下电极区域上方的掩膜层。
如图8所示，在栅绝缘层104上形成掩膜层105后，对掩膜层进行曝光后，去除对应于有源层102区域的源极1020、漏极1021以及电容下电极103区域上方的掩膜层105。
S106、采用离子注入等掺杂工艺，将离子注入有源层掺杂区域以及存储电容下电极区域对应的多晶硅层中，以形成有源层掺杂区域及存储电容下电极。
如图9所示，采用离子注入工艺，将离子注入有源层重掺杂区域1020、1021以及存储电容下电极103区域对应的多晶硅层中，以形成有源层102及存储电容下电极103。其中，离子注入工艺可以采用具有质量分析仪的离子注入工艺、不具有质量分析仪的离子云式注入工艺、等离子注入工艺或者固态扩散式注入工艺。优选地，离子注入工艺为离子云式注入工艺，对有源层重掺杂区域1020、1021以及存储电容下电极103区域对应的多晶硅层进行重剂量注入以形成有源层重掺杂区1020、1021和存储电容下电极103。
需要补充的是，根据用户需要，在制作薄膜晶体管时，可以采用含硼或者磷元素的气体进行离子注入工艺，已形成P沟道型薄膜晶体管或N沟道型薄膜晶体管。
例如，以重量百分比在5％至15％范围内的B2H6和重量百分比在85％至95％范围内的H2的混合气体作为注入气体，离子注入的能量为10千电子伏至200千电子伏，优选地，离子注入的能量为40千电子伏至100千电子伏。每立方厘米的离子注入剂量为1×1011至1×1020个，优选地，每立方厘米的离子注入剂量为1×1013至8×1015个。或者，以重量百分比在5％至15％范围内的PH3/H2的混合气体作为离子注入时采用的气体，其实施方式与上述B2H6和重量百分比在85％至95％范围内的H2的混合气体作为注入气体，同样可以起到形成有源层重掺杂区1020、1021和存储电容下电极103的效果。
需要说明的是，在形成有源层重掺杂区之后，为提高TFT的性能，也可以在增加一步构图工艺和掺杂工艺，在两个重掺杂区内侧各形成一个轻掺杂区域，形成五区的LTPS-TFT。
S107、剥离掩膜层。
如图10所示，当采用离子注入工艺，将离子注入有源层重掺杂区域1020、1021以及存储电容下电极103区域对应的多晶硅层中，以形成有源层重掺杂区102及存储电容下电极103之后，灰化剥离掩膜层105。
S108、在栅绝缘层上形成栅极和存储电容上电极。
如图11所示，在形成有源层102及存储电容下电极103之后，采用溅射、热蒸发、PECVD、LPCVD、APCVD或ECR-CVD等方法，在栅绝缘层104上形成一层金属层，采用湿法刻蚀或干法刻蚀的方法，形成栅极106和存储电容上电极107。
其中，栅极106和存储电容上电极107的材料选用金属、金属合金等导电材料，栅极106和存储电容上电极107的厚度可以在1000埃至8000埃的范围内，优选地，栅极106和存储电容上电极107的厚度可以在2500埃至4000埃的范围内。
S109、在栅极和存储电容上电极上形成绝缘层。
如图12所示，在栅极106和存储电容上电极107上，采用溅射、PECVD、LPCVD、APCVD或ECR-CVD等方法，形成绝缘层108，其中，绝缘层108的厚度可以在3000埃至9000埃的范围内，优选地，绝缘层108的厚度可以在4000埃至6000埃的范围内。
需要补充的是，绝缘层108的材料为氧化硅和/或氮化硅，即绝缘层108可以为单层的氧化硅、氮化硅或者二者的叠层。
S110、处理有源层及存储电容下电极，以使得有源层重掺杂区及存储电容下电极发生离子激活反应和氢化反应。
具体可以采用退火工艺处理有源层102及存储电容下电极103，以使得有源层102及存储电容下电极103发生离子激活反应和氢化反应。退火工艺可以选择RTA(Rapid Thermal Annealing，快速热退火)、ELA(Excimer Laser Annealer，准分子激光退火)或炉退火工艺。例如，采用炉退火工艺，在400至600的温度下，退火气氛为氮气、氢气或者真空中，退火0.5小时至10小时。相应的，若退火的温度较高，则退火时间可以缩短至2小时以下。
本发明提供的薄膜晶体管的制作方法，只用进行一次退火就可同时实现离子激活反应和氢化反应。离子激活反应和氢化能够使源极1020、漏极1021和存储电容下电极103内的离子从不规则排列变为规则排列，提高了薄膜晶体管的导电性，改善了薄膜晶体管的性能。
需要说明的是，S110只要放在S107之后进行就可以达到离子激活反应和氢化反应的目的，但是由于绝缘层108的材料中含有氢元素，能够直接为有源层102和存储电容下电极103提供氢化反应所需的氢元素，节省了资源，所以将退火工艺放在形成绝缘层108的S109之后。
S111、在绝缘层上形成有机平坦层。
如图13所示，在绝缘层108上形成有机平坦层109。平坦层109的材料选用亚克力材料，且平坦层109的厚度可以在8000埃至20000埃的范围内。
S112、在有机平坦层、绝缘层和栅绝缘层内形成过孔。
如图14所示，在绝缘层108上形成有机平坦层109后，在有机平坦层109、绝缘层108和栅绝缘层104内形成过孔1000。形成过孔的方法可以选择等离子刻蚀、反应离子刻蚀、电感耦合等离子体刻蚀等干法刻蚀方法，刻蚀气体可以选择含氟、氯的气体，如CF4、CHF3、SF6、CC12F2等气体，或者上述气体与02的混合气体。
S113、在有机平坦层上形成像素电极。
如图15所示，在有机平坦层109、绝缘层108和栅绝缘层104内形成过孔1000后，采用溅射、热蒸发、PECVD、LPCVD、APCVD、ECR-CVD等方法，在有机平坦层109上形成一层透明导电层，采用湿法刻蚀或干法刻蚀的方法，形成像素电极110。其中，像素电极110的厚度为可以在1000埃至8000埃的范围内，优选地，像素电极110的厚度为可以在1500埃至4000埃的范围内。
本发明实施例所提供的薄膜晶体管及其制作方法、阵列基板、显示装置，薄膜晶体管的制作方法包括在基板上形成对应于有源层区域及存储电容下电极区域的多晶硅层，采用一次构图工艺和一次掺杂工艺形成有源层重掺杂区和存储电容下电极。通过该方案，由于采用一次构图工艺和一次掺杂工艺形成有源层重掺杂区和存储电容下电极，与现有技术相比减少了制作LTPS-TFT所需的构图工艺的次数，缩短了研发和大规模量产的时间，降低了工艺复杂度和监控难度，并降低了制作成本。
如图16所示，本发明提供一种薄膜晶体管的制作方法，该方法包括：
S301、在基板上沉积缓冲层。
S302、在缓冲层上形成对应于有源层区域及存储电容下电极区域的多晶硅层。
S303、在多晶硅层上形成栅绝缘层。
S304、在栅绝缘层上形成掩膜层。
S305、对掩膜层进行曝光后，去除对应于有源层重掺杂区域以及存储电容下电极区域上方的掩膜层。
S306、采用离子注入工艺，将离子注入有源层重掺杂区域以及存储电容下电极区域对应的多晶硅层中，以形成有源层重掺杂区及存储电容下电极。
S307、剥离掩膜层。
S308、在栅绝缘层上形成栅极和存储电容上电极。
S309、在栅极和存储电容上电极上形成绝缘层。
S310、采用退火工艺处理有源层及存储电容下电极，以使得有源层及存储电容下电极发生离子激活反应和氢化反应。
S311、在绝缘层上形成有机平坦层。
S312、在有机平坦层、绝缘层和栅绝缘层内形成过孔。
S313、在有机平坦层上形成像素电极。
其中，步骤S301至S313与上述实施例中所描述的步骤S101至S113完全一致，此处不再赘述。
S314、在像素电极上形成像素定义层。
如图17所示，若本发明实施例所描述的薄膜晶体管的制作方法制作出的薄膜晶体管用于OLED(OrganicLight-Emit ting Diode，有机发光二极管)显示装置，则在有机平坦层109上形成像素电极110之后，在像素电极层110上形成像素定义层111。其中，像素定义层111内有开口1110，用以放置有机发光材料。像素定义层111的材料可以为亚克力材料、PI(Polyimide，聚酰亚胺)等材料，像素定义层111的厚度可以在8000埃至25000埃的范围内。
需要说明的是，本发明实施例所描述的薄膜晶体管的制作方法制作出的薄膜晶体管为“顶栅”结构，即有源层设置于基板与栅绝缘层之间，且栅极形成于栅绝缘层上，本发明对薄膜晶体管为“底栅”结构，即栅绝缘层覆盖栅极，且有源层设置于栅绝缘层上也同样适用，此处不再赘述。
本发明实施例所提供的薄膜晶体管及其制作方法、阵列基板、显示装置，薄膜晶体管的制作方法包括在基板上形成对应于有源层区域及存储电容下电极区域的多晶硅层，采用一次构图工艺和一次掺杂工艺形成有源层重掺杂区和存储电容下电极。通过该方案，由于采用一次构图工艺和一次掺杂工艺形成有源层重掺杂区和存储电容下电极，与现有技术相比减少了制作LTPS-TFT所需的构图工艺的次数，缩短了研发和大规模量产的时间，降低了工艺复杂度和监控难度，并降低了制作成本。
本发明实施例提供一种薄膜晶体管1，如图18所示，包括：
基板100；
设置于所述基板上的有源层及存储电容下电极，所述有源层的重掺杂区域与所述电容下电极的材料相同。
具体的，设置于基板100上的有源层102及存储电容下电极103，有源层102及存储电容下电极103是通过在设置于基板100上的对应于有源层102区域及存储电容下电极103区域的多晶硅层上形成掩膜层，以及对掩膜层进行曝光后，去除对应于有源层102重掺杂区域1020、1021以及存储电容下电极103区域上方的掩膜层，并且采用掺杂工艺(具体可以为离子注入工艺)，将离子注入有源层重掺杂区1020、1021以及存储电容下电极103区域对应的多晶硅层中得到的。
进一步地，薄膜晶体管1还包括：
设置于多晶硅层上的栅绝缘层104。
进一步地，薄膜晶体管1还包括：
设置于栅绝缘层104上的栅极106和存储电容上电极107；
设置于栅极106和存储电容上电极107上的绝缘层108。
进一步地，薄膜晶体管1还包括：
设置于绝缘层108上的有机平坦层109；
有机平坦层109、绝缘层108和栅绝缘层104内形成有过孔1000；
设置于有机平坦层109上的像素电极110。
进一步地，薄膜晶体管1还包括：
设置于基板100和多晶硅层之间的缓冲层101。
本发明实施例提供一种薄膜晶体管，该薄膜晶体管包括基板，设置于所述基板上的有源层及存储电容下电极，且有源层的重掺杂区域与所述电容下电极的材料相同。通过该方案，由于在采用离子注入工艺时，一次性将离子注入有源层重掺杂区域以及存储电容下电极区域对应的多晶硅层中，形成了有源层重掺杂区及存储电容下电极，与现有技术相比减少了制作LTPS-TFT所需的光刻掩膜工艺的次数，缩短了研发和大规模量产的时间，降低了工艺复杂度和监控难度，并降低了制作成本。
本发明实施例提供一种薄膜晶体管1，如图19所示，包括：
基板100；
设置于所述基板上的有源层及电容下电极，所述有源层的重掺杂区域与所述电容下电极的材料相同。
具体的，设置于基板100上的有源层102及存储电容下电极103，有源层102及存储电容下电极103是通过在设置于基板100上的对应于有源层102区域及存储电容下电极103区域的多晶硅层上形成掩膜层，以及对掩膜层进行曝光后，去除对应于有源层102重掺杂区域1020、1021以及存储电容下电极103区域上方的掩膜层，并且采用离子注入工艺，将离子注入有源层重掺杂区1020、1021以及存储电容下电极103区域对应的多晶硅层中得到的。
进一步地，薄膜晶体管1还包括：
设置于多晶硅层上的栅绝缘层104。
进一步地，薄膜晶体管1还包括：
设置于栅绝缘层104上的栅极106和存储电容上电极107；
设置于栅极106和存储电容上电极107上的绝缘层108。
进一步地，薄膜晶体管1还包括：
设置于绝缘层108上的有机平坦层109；
有机平坦层109、绝缘层108和栅绝缘层104内形成有过孔1000；
设置于有机平坦层109上的像素电极110。
进一步地，薄膜晶体管1还包括：
设置于像素电极层110上的像素定义层111。
其中，像素定义层111内有开口1110，用以放置有机发光材料。
进一步地，薄膜晶体管1还包括：
设置于基板100和多晶硅层之间的缓冲层101。
更进一步地，为提高TFT的性能，薄膜晶体管1的有源层还可以包括轻掺杂区，具体可以通过在形成有源层重掺杂区之后，也可以在增加一步构图工艺和掺杂工艺，在两个重掺杂区内侧各形成一个轻掺杂区域，形成五区的LTPS-TFT。
本发明实施例提供一种薄膜晶体管，该薄膜晶体管包括基板，设置于所述基板上的有源层及存储电容下电极，且有源层的重掺杂区域与所述存储电容下电极的材料相同。通过该方案，由于在采用离子注入工艺时，一次性将离子注入有源层重掺杂区域以及存储电容下电极区域对应的多晶硅层中，形成了有源层重掺杂区及存储电容下电极，与现有技术相比减少了制作LTPS-TFT所需的光刻掩膜工艺的次数，缩短了研发和大规模量产的时间，降低了工艺复杂度和监控难度，并降低了制作成本。
本发明实施例一种阵列基板，包括具有上述实施例所描述的任意特征的薄膜晶体管，该薄膜晶体管与上述实施例完全相同，此处不再赘述。
本发明实施例提供一种显示装置，包括具有上述实施例所描述的阵列基板。该显示装置可以为液晶显示装置，包括相对平行设置的彩膜基板和上述实施例所提出的阵列基板，以及填充于彩膜基板和阵列基板之间的液晶；该显示装置也可以为OLED显示装置，包括上述实施例所提出的阵列基板，以及蒸镀于该阵列基板之上的有机发光材料及封装盖板。
本发明实施例提供的液晶显示装置，液晶显示装置可以为液晶显示器、液晶电视、数码相框、手机、平板电脑等具有显示功能的产品或者部本发明不做限制。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (16)
1.一种薄膜晶体管的制作方法，其特征在于，包括：
在基板上形成对应于有源层区域及存储电容下电极区域的多晶硅层；
采用一次构图工艺和一次掺杂工艺形成有源层重掺杂区和存储电容下电极。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在所述多晶硅层上形成掩膜层之前，所述方法还包括：
在所述多晶硅层上形成栅绝缘层。
3.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述在形成有源层及存储电容下电极之后，所述方法还包括：
在所述栅绝缘层上形成栅极和存储电容上电极；
在所述栅极和存储电容上电极上形成绝缘层；
处理所述基板，以使得所述有源层及存储电容下电极发生离子激活反应和氢化反应。
4.根据权利要求3所述的薄膜晶体管的制作方法，其特征在于，所述在所述有源层及存储电容下电极发生离子激活反应和氢化反应之后，所述方法还包括：
在所述绝缘层上形成有机平坦层；
在所述有机平坦层、绝缘层和栅绝缘层内形成过孔；
在所述有机平坦层上形成像素电极。
5.根据权利要求4所述的薄膜晶体管的制作方法，其特征在于，所述方法还包括：
在所述像素电极层上形成像素定义层。
6.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，还包括采用一次构图工艺和掺杂工艺在所述有源层形成轻掺杂区域。
7.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在基板上形成对应于有源层区域及存储电容下电极区域的多晶硅层的方法，具体包括：
在所述基板上形成非晶硅薄膜；
将所述非晶硅薄膜转化为多晶硅薄膜；
形成所述对应于有源层区域及存储电容下电极区域的多晶硅层。
8.根据权利要求7所述的薄膜晶体管的制作方法，其特征在于，将所述非晶硅薄膜转化为多晶硅薄膜的方法，具体包括：
采用准分子激光晶化工艺、金属诱导晶化工艺、固相晶化工艺中一种或多种的组合，将所述非晶硅薄膜转化为多晶硅薄膜。
9.一种薄膜晶体管，其特征在于，包括：
基板；
设置于所述基板上的有源层及存储电容下电极，所述有源层的重掺杂区域与所述存储电容下电极的材料相同。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
设置于所述多晶硅层上的栅绝缘层。
11.根据权利要求10所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
设置于所述栅绝缘层上的栅极和存储电容上电极；
设置于所述栅极和存储电容上电极上的绝缘层。
12.根据权利要求11所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
设置于所述绝缘层上的有机平坦层；
所述有机平坦层、绝缘层和栅绝缘层内形成有过孔；
设置于所述有机平坦层上的像素电极。
13.根据权利要求12所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
设置于所述像素电极层上的像素定义层。
14.根据权利要求9所述的薄膜晶体管，其特征在于，所述薄膜晶体管的有源层还包括轻掺杂区域。
15.一种阵列基板，其特征在于，包括如权利要求9-14任意一项所述的薄膜晶体管。
16.一种显示装置，其特征在于，包括如权利要求15所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013100305344A CN103107095A (zh) | 2013-01-25 | 2013-01-25 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
| US14/160,778 US9431434B2 (en) | 2013-01-25 | 2014-01-22 | Pixel unit and method of manufacturing the same, array substrate and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013100305344A CN103107095A (zh) | 2013-01-25 | 2013-01-25 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103107095A true CN103107095A (zh) | 2013-05-15 |
Family
ID=48314856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013100305344A Pending CN103107095A (zh) | 2013-01-25 | 2013-01-25 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9431434B2 (zh) |
| CN (1) | CN103107095A (zh) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390592A (zh) * | 2013-07-17 | 2013-11-13 | 京东方科技集团股份有限公司 | 阵列基板制备方法、阵列基板以及显示装置 |
| CN103700709A (zh) * | 2013-12-27 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示器 |
| CN103839825A (zh) * | 2014-02-24 | 2014-06-04 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 |
| CN103985638A (zh) * | 2014-05-27 | 2014-08-13 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管及其制备方法和显示器件 |
| CN104362125A (zh) * | 2014-09-25 | 2015-02-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105097666A (zh) * | 2015-06-15 | 2015-11-25 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 |
| WO2015188542A1 (zh) * | 2014-06-10 | 2015-12-17 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 |
| WO2016000336A1 (zh) * | 2014-06-30 | 2016-01-07 | 京东方科技集团股份有限公司 | 低温多晶硅tft阵列基板及其制备方法、显示装置 |
| CN105914229A (zh) * | 2016-06-24 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种 amoled 显示基板及其制作方法、显示装置 |
| CN106601778A (zh) * | 2016-12-29 | 2017-04-26 | 深圳市华星光电技术有限公司 | Oled背板及其制作方法 |
| WO2017092142A1 (zh) * | 2015-12-03 | 2017-06-08 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法 |
| CN108064418A (zh) * | 2016-12-27 | 2018-05-22 | 深圳市柔宇科技有限公司 | 阵列基板及阵列基板的制备方法 |
| CN108231804A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 一种光电探测单元及其制造方法、光电探测设备 |
| WO2018152875A1 (zh) * | 2017-02-27 | 2018-08-30 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法、薄膜晶体管及显示器 |
| WO2019104837A1 (zh) * | 2017-11-30 | 2019-06-06 | 深圳市华星光电半导体显示技术有限公司 | Tft基板制作方法 |
| CN111063700A (zh) * | 2020-01-03 | 2020-04-24 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110299377B (zh) * | 2019-07-03 | 2022-12-16 | 京东方科技集团股份有限公司 | 显示基板及制造方法、显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101083261A (zh) * | 2006-06-02 | 2007-12-05 | 三星Sdi株式会社 | 有机发光显示器以及制造方法 |
| CN101226944A (zh) * | 2006-11-15 | 2008-07-23 | 三星电子株式会社 | 能够避免开口减小的薄膜晶体管基板 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962065A (en) * | 1989-02-13 | 1990-10-09 | The University Of Arkansas | Annealing process to stabilize PECVD silicon nitride for application as the gate dielectric in MOS devices |
| EP0456199B1 (en) | 1990-05-11 | 1997-08-27 | Asahi Glass Company Ltd. | Process for preparing a polycrystalline semiconductor thin film transistor |
| US6100119A (en) | 1995-08-31 | 2000-08-08 | Lg Electronics Inc. | Thin film transistor and method for fabricating the same |
| US6590227B2 (en) * | 1999-12-27 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| KR101027485B1 (ko) * | 2001-02-12 | 2011-04-06 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
| JP2003188183A (ja) * | 2001-12-20 | 2003-07-04 | Fujitsu Display Technologies Corp | 薄膜トランジスタ装置、その製造方法及び液晶表示装置 |
| CN100386885C (zh) | 2004-07-22 | 2008-05-07 | 友达光电股份有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| KR100659761B1 (ko) * | 2004-10-12 | 2006-12-19 | 삼성에스디아이 주식회사 | 반도체소자 및 그 제조방법 |
| US8461628B2 (en) * | 2005-03-18 | 2013-06-11 | Kovio, Inc. | MOS transistor with laser-patterned metal gate, and method for making the same |
| CN101083561A (zh) | 2007-06-29 | 2007-12-05 | 中兴通讯股份有限公司 | xDSL用户连接参数汇总上报网管的方法 |
| US7999454B2 (en) * | 2008-08-14 | 2011-08-16 | Global Oled Technology Llc | OLED device with embedded chip driving |
| EP2346020A4 (en) * | 2008-10-02 | 2014-12-31 | Sharp Kk | DISPLAY DEVICE SUBSTRATE, DISPLAY DEVICE SUBSTRATE MANUFACTURING METHOD, DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY (LCD) DEVICE, LCD PRODUCTION METHOD AND ORGANIC ELECTROLUMINESCENCE DISPLAY DEVICE |
| KR101094296B1 (ko) * | 2010-05-31 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 표시장치 및 그 제조 방법 |
| US8273610B2 (en) * | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
| CN102097368A (zh) | 2010-11-08 | 2011-06-15 | 昆山工研院新型平板显示技术中心有限公司 | 一种低温多晶硅薄膜晶体管阵列基板的制造方法 |
| KR101822563B1 (ko) * | 2010-12-08 | 2018-03-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
-
2013
- 2013-01-25 CN CN2013100305344A patent/CN103107095A/zh active Pending
-
2014
- 2014-01-22 US US14/160,778 patent/US9431434B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101083261A (zh) * | 2006-06-02 | 2007-12-05 | 三星Sdi株式会社 | 有机发光显示器以及制造方法 |
| CN101226944A (zh) * | 2006-11-15 | 2008-07-23 | 三星电子株式会社 | 能够避免开口减小的薄膜晶体管基板 |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9520420B2 (en) | 2013-07-17 | 2016-12-13 | Boe Technology Group Co., Ltd. | Method for manufacturing array substrate, array substrate, and display device |
| WO2015007053A1 (zh) * | 2013-07-17 | 2015-01-22 | 京东方科技集团股份有限公司 | 阵列基板制备方法、阵列基板以及显示装置 |
| CN103390592A (zh) * | 2013-07-17 | 2013-11-13 | 京东方科技集团股份有限公司 | 阵列基板制备方法、阵列基板以及显示装置 |
| CN103390592B (zh) * | 2013-07-17 | 2016-02-24 | 京东方科技集团股份有限公司 | 阵列基板制备方法、阵列基板以及显示装置 |
| CN103700709A (zh) * | 2013-12-27 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示器 |
| CN103839825A (zh) * | 2014-02-24 | 2014-06-04 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 |
| CN103985638A (zh) * | 2014-05-27 | 2014-08-13 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管及其制备方法和显示器件 |
| WO2015188542A1 (zh) * | 2014-06-10 | 2015-12-17 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 |
| US9947697B2 (en) | 2014-06-30 | 2018-04-17 | Boe Technology Group Co., Ltd. | Low temperature polycrystalline silicon TFT array substrate and method of producing the same, display apparatus |
| WO2016000336A1 (zh) * | 2014-06-30 | 2016-01-07 | 京东方科技集团股份有限公司 | 低温多晶硅tft阵列基板及其制备方法、显示装置 |
| CN104078424B (zh) * | 2014-06-30 | 2017-02-15 | 京东方科技集团股份有限公司 | 低温多晶硅tft阵列基板及其制备方法、显示装置 |
| US9627461B2 (en) | 2014-09-25 | 2017-04-18 | Boe Technology Group Co., Ltd. | Array substrate, its manufacturing method and display device |
| CN104362125B (zh) * | 2014-09-25 | 2017-10-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104362125A (zh) * | 2014-09-25 | 2015-02-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105097666A (zh) * | 2015-06-15 | 2015-11-25 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 |
| CN105097666B (zh) * | 2015-06-15 | 2017-12-01 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 |
| WO2016201725A1 (zh) * | 2015-06-15 | 2016-12-22 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 |
| WO2017092142A1 (zh) * | 2015-12-03 | 2017-06-08 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法 |
| WO2017219827A1 (zh) * | 2016-06-24 | 2017-12-28 | 京东方科技集团股份有限公司 | 一种amoled显示基板及其制作方法、显示装置 |
| CN105914229A (zh) * | 2016-06-24 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种 amoled 显示基板及其制作方法、显示装置 |
| US10355064B2 (en) | 2016-06-24 | 2019-07-16 | Boe Technology Group Co., Ltd. | AMOLED display substrate, method for fabricating the same and display device |
| CN108064418A (zh) * | 2016-12-27 | 2018-05-22 | 深圳市柔宇科技有限公司 | 阵列基板及阵列基板的制备方法 |
| WO2018119649A1 (zh) * | 2016-12-27 | 2018-07-05 | 深圳市柔宇科技有限公司 | 阵列基板及阵列基板的制备方法 |
| CN106601778A (zh) * | 2016-12-29 | 2017-04-26 | 深圳市华星光电技术有限公司 | Oled背板及其制作方法 |
| CN106601778B (zh) * | 2016-12-29 | 2019-12-24 | 深圳市华星光电技术有限公司 | Oled背板及其制作方法 |
| WO2018152875A1 (zh) * | 2017-02-27 | 2018-08-30 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法、薄膜晶体管及显示器 |
| US10256103B2 (en) | 2017-02-27 | 2019-04-09 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Fabrication method for thin film transistor, thin film transistor and display apparatus |
| WO2019104837A1 (zh) * | 2017-11-30 | 2019-06-06 | 深圳市华星光电半导体显示技术有限公司 | Tft基板制作方法 |
| CN108231804A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 一种光电探测单元及其制造方法、光电探测设备 |
| CN111063700A (zh) * | 2020-01-03 | 2020-04-24 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9431434B2 (en) | 2016-08-30 |
| US20140209912A1 (en) | 2014-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103107095A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| WO2016173322A1 (zh) | 一种阵列基板及其制作方法、及显示装置 | |
| CN104681628A (zh) | 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置 | |
| CN104393017B (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| CN102651337A (zh) | 一种多晶硅tft阵列基板的制造方法 | |
| CN103745978A (zh) | 显示装置、阵列基板及其制造方法 | |
| CN104659285A (zh) | 适用于amoled的tft背板制作方法及结构 | |
| CN107425044B (zh) | 一种柔性显示面板、其制作方法及显示装置 | |
| CN105390451A (zh) | 低温多晶硅tft基板的制作方法 | |
| CN105489552A (zh) | Ltps阵列基板的制作方法 | |
| CN106910748A (zh) | 一种阵列基板、显示装置及其制作方法 | |
| CN102790096A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN103258827B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103996716A (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN103296034A (zh) | 一种阵列基板、制备方法以及显示装置 | |
| CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN104600028A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| KR101498136B1 (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
| US20170141137A1 (en) | Manufacturing Method and Structure thereof of TFT Backplane | |
| CN105161496A (zh) | 一种薄膜晶体管阵列基板及其制造方法、显示装置 | |
| CN105097666A (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| CN105655407A (zh) | 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| CN103745954A (zh) | 显示装置、阵列基板及其制造方法 | |
| CN105655404A (zh) | 低温多晶硅薄膜晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130515 |
|
| RJ01 | Rejection of invention patent application after publication |