CN101739476B - 电路板电磁防护元件的布局方法 - Google Patents
电路板电磁防护元件的布局方法 Download PDFInfo
- Publication number
- CN101739476B CN101739476B CN2008101783709A CN200810178370A CN101739476B CN 101739476 B CN101739476 B CN 101739476B CN 2008101783709 A CN2008101783709 A CN 2008101783709A CN 200810178370 A CN200810178370 A CN 200810178370A CN 101739476 B CN101739476 B CN 101739476B
- Authority
- CN
- China
- Prior art keywords
- attribute
- circuit board
- line
- layout
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种电路板电磁防护元件的布局方法，包括下列步骤。提供电路板的布局图。以第一距离执行布线边界功能，以沿着电路板的边缘产生属性为布线边界的第一几何线。将第一几何线的属性改设为布线防止，其中布线防止属性会防止在第一几何线所围成的几何区域内进行布线操作。接着，以第二距离执行布线边界功能，以沿着电路板的边缘产生属性为布线边界的第二几何线，其中布线边界属性会防止在第二几何线所围成的几何区域外进行布线操作。对电路板进行填满的布线操作。
Description
技术领域
本发明是有关于一种电路板的布局方法，且特别是有关于一种电路板电磁防护元件的布局方法。
背景技术
随着科技的快速进步，现代人的生活受惠于电器产品的便利，但也处于电磁波充斥的环境里。尤其是随身携带的电子产品、或是高频传输的通讯产品，其本身的电磁辐射容易散逸到周围环境中，与邻近的电子产品产生相互干扰，甚至对人体亦有可能造成损害。因此，有关于防电磁干扰(electromagnetic interference，EMI)的问题逐渐成为重要的课题。
在电路设计中，包括导线及电路板等都会产生电磁辐射，电磁辐射会影响电路周围的布局线路和所有可能会传导这类电磁波的导体，这种情况就称为电磁干扰。电磁干扰问题可以透过良好的电路设计及电路板布线技巧加以解决，也就是透过设计的方法而将电磁干扰降到最低。
在现今的电路布局设计上，可以用接地来减少电磁干扰，也就是说，将干扰讯号导入接地端。而此接地的做法则是布局工程师以人工手动的方式，沿着整块印刷电路板(Printed Circuit Board，PCB)板边内缘20密耳(mil)处铺上宽度80密耳接地的铜箔(俗称护城河)，以此接地的铜箔做为电磁防护元件，进而降低电磁干扰对电路板的影响。由于印刷电路板的形状多样化，故利用人工的方式产生接地的铜箔，将会非常没效率。
发明内容
本发明提供一种电路板电磁防护元件的布局方法，藉此可以加快产生电磁防护元件的速度，以减少电路板受到电磁干扰的影响。
本发明提出一种电路板电磁防护元件的布局方法，包括下列步骤。首先，提供电路板的布局图。接着，以第一距离执行布线边界功能，以沿着电路板的边缘产生属性为布线边界的第一几何线，其中第一几何线与电路板边缘的距离为第一距离。之后，将第一几何线的属性改设为布线防止，其中布线防止属性会防止在第一几何线所围成的几何区域内进行布线操作。接着，以第二距离执行布线边界功能，以沿着电路板的边缘产生属性为布线边界的第二几何线，其中第二几何线与电路板边缘的距离为第二距离，第一距离大于第二距离，第二几何线的布线边界属性会防止在第二几何线所围成的几何区域外进行布线操作。之后，对电路板进行填满的布线操作，用以对第一几何线与第二几何线之间的区域配置导电层，并且将导电层引接至接地端，作为电磁防护元件。
在本发明的一实施例中，在对该电路板进行该填满的布线操作之后，上述布局方法还包括将第一几何线的属性改设为布线边界，用以在该第一几何线所围成的几何区域内进行电路布线。
在本发明一实施例中，上述以第一距离执行布线边界功能以及以第二距离执行布线边界功能是于程序管理(librarian)作业环境下进行。
在本发明一实施例中，上述第一几何线的属性改设为布线防止是于布局(layout)作业环境下进行。
在本发明一实施例中，上述电路板电磁防护元件的布局方法还包括下列步骤。在提供电路板的布局图之前，先进入程序管理作业环境，接着再于布局程序中，提供电路板的布局图。在产生属性为布线边界的第一几何线之后，先将第一几何线的属性改设为第一属性，其中第一属性为不同于第一几何线的布线边界属性。在将第一几何线的属性改设为第一属性之后，以第三距离执行布线边界功能，沿着电路板的边缘产生属性为布线边界的第三几何线，其中第三几何线与电路板边缘的距离为第三距离，且第二距离与第三距离相同。在产生属性为布线边界的第三几何线之后，将第三几何线的属性改设为第二属性，接着再以第二距离执行布线边界功能，以沿着电路板的边缘产生属性为布线边界的第二几何线，其中第二属性为不同于第三几何线的布线边界属性。在产生属性为布线边界的第二几何线之后，离开程序管理作业环境，并进入布局作业环境。于布局作业环境中，将第一几何线的属性由第一属性改设为布线防止，之后再对该电路板进行该填满的布线操作。
在本发明一实施例中，上述电路板为印刷电路板。
本发明提出一种内储用于布局的计算机程序产品，当计算机加载计算机程序并执行后，可完成上述电路板电磁防护元件的布局方法。
本发明通过在布局图上设定第一距离与第二距离，并且利用第一距离与第二距离分别执行布线边界功能以便沿着电路板的边缘产生第一几何线与第二几何线。接着，设定第一几何线与第二几何线的属性，以便于防止在第一几何线所围成的几何区域内进行布线操作以及防止在第二几何线所围成的几何区域外进行布线操作。最后，对电路板进行填满的布线操作，也就是在第一几何线所围成的几何区域外以及第二几何线所围成的几何区域内进行「填满」布线操作，以产生电磁防护元件。如此一来，可以减少布局工程师以人工手动方式来描绘出第一几何线与第二几何线与配置电磁防护元件所花费的时间，并且此电磁防护元件可以降低电磁干扰对电路板的影响。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示为本发明一实施例的电路板电路防护元件的布局方法流程图。
图2绘示为本发明一实施例的电路板布局的示意图。
图3绘示为本发明一实施例的电路板电路防护元件的布局方法流程图。
具体实施方式
图1绘示为本发明一实施例的电路板电磁防护元件的布局方法流程图。图2绘示为本发明一实施例的电路板的布局图。请合并参照图1与图2，首先，在步骤S101中，提供电路板的布局图200。
接着，在步骤S103中，以第一距离d1执行电子设计自动化(Electronic DesignAutomation，EDA)工具中的「布线边界」(routing outline)功能。在本实施例中，电子设计自动化工具可以为「Mentor」布局程序或其它电路布局程序，但不限制其范围。在完成步骤S103后，沿着电路板的边缘230会产生属性为布线边界的第一几何线210，且第一几何线210与电路板边缘230的距离为d1。举例来说，由电路板的边缘230向内取得一记录点，且此记录点与电路板的边缘230维持第一距离d1。接着，再沿着电路板的边缘230向内取得多个记录点，且每一个记录点皆与电路板的边缘230维持第一距离d1。最后，依序将所有记录点进行连接，以产生第一几何线210。
在步骤S105中，将第一几何线210的属性改设为布线防止(routing keepout)，其中布线防止属性会防止在第一几何线210所围成的几何区域内进行布线操作。也就是说，电子设计自动化工具对电路板进行电路布局时，则只能在第一几何线210所围成的几何区域外进行布线操作。而此「布线操作」可能包含绕线(routing)、铺铜、配置导孔(via)等等。
之后，在步骤S107中，以第二距离d2再一次执行布线边界功能。因此在完成步骤S107后，沿着电路板的边缘230产生了属性为布线边界的第二几何线220，且第二几何线220与电路板边缘230的距离为d2。其中，「布线边界」属性会防止在第二几何线220所围成的几何区域外进行布线操作。也就是说，电子设计自动化工具在对电路板的布局图200进行电路布局时，则只能在第二几何线220所围成的几何区域内进行各种布线操作。在本实施例中，第一距离d1大于第二距离d2，并且可以由使用者自行给定，而第一距离d1例如为100密耳(mil)，第二距离例如为20密耳。在此步骤S107中，第二几何线220的产生方式可以如同第一几何线210的产生方式，故在此不再赘述。
在步骤S109中，对电路板进行填满的布线操作。由于第一几何线210的属性只允许在其所围成的几何区域外进行布线操作，但是第二几何线220的属性只允许在其所围成的几何区域内进行布线操作，因此「填满」的布线操作仅能对第一几何线210与第二几何线220之间的区域配置导电层，并且将导电层引接至接地端DGND做为电磁防护元件，以便于降低电磁干扰对电路板的影响。在本实施例中，对电路板进行填满的布线操作可以利用业界一般俗称的铺铜方式，在第一几何线210所围成的几何区域外以及第二几何线220所围成的几何区域内(亦即图2中的「斜线部份」)铺上接地的铜箔做为电磁防护元件，进而降低电磁干扰对电路板的影响。如此一来，本实施例可以减少布局工程师以人工手动方式进行电磁防护元件布局所花费的时间。
最后，在图2中的「斜线部份」铺上接地的铜箔之后，可以再将第一几何线210的属性改设为布线边界，以便于布局工程师可以于被第一几何线210所围成的几何区域内进行电路布线，以继续完成电路板的电路布局。
为了使本领域有通常知识者可以更了解如本实施例的电路板电磁防护元件的布局方法，以下将再举一例来说明。图3绘示为本发明一实施例的电路板电磁防护元件的布局方法流程图。本实施例的布局方法可以应用于任何电子设计自动化工具，例如「Mentor」布局程序等。请合并参照图2与图3，首先，在步骤S301中，进入布局程序中的程序管理(librarian)作业环境。程序管理作业环境也可以称为元件库管理作业环境。之后，在步骤S303，于布局程序中，提供电路板的布局图200。接着，以第一距离d1执行「布线边界」功能。布局程序的「布线边界」功能会自动地沿着电路板的边缘230产生属性为「布线边界」的第一几何线210，其中「布线边界」属性会防止布局程序在第一几何线210所围成的几何区域外进行布线操作。而第一几何线210的产生方式可以参照图1实施例的说明，故在此不再赘述。
对于电路板布局来说，每个电路板只能有一条布线边界线。因此，若需要在原本的电路板上在执行另外的布线边界功能时，亦即产生具有第二距离的第二几何线，则需要将第一几何线的属性先改设为其它属性。于是，在步骤S305中，将第一几何线210的属性由「布线边界」改设为「第一属性」。前述「第一属性」可以是不同于「布线边界」的其它任何属性，在此例如为「Path」(线径)属性。变更为「Path」属性的第一几何线210可以在布局程序中的「布局」(Layout)作业环境下进行后续操作。
接着，在步骤S307中，以第三距离d3再次执行「布线边界」功能，因此布局程序会再沿着电路板的边缘230自动产生属性为「布线边界」的第三几何线，其中第三几何线与电路板的边缘230的距离为d3。第三几何线的产生方式亦可以参照第一几何线210的说明，故在此不再赘述。
在步骤S309中，将第三几何线的属性由「布线边界」改设为「第二属性」。前述「第二属性」可以是不同于「布线边界」的其它任何属性，在此例如为「Path」属性。变更为「Path」属性的第三几何线可以在接下来的布局作业环境下进行后续操作。
之后，进入步骤S311中，以第二距离d2再次执行布局程序中的「布线边界」功能，因此布局程序再一次沿着电路板的边缘230产生属性为「布线边界」的第二几何线220，其中第二几何线220与电路板的边缘230的距离为d2。如上所述，「布线边界」属性会防止布局程序在第二几何线220所围成的几何区域外进行布线操作。在本实施例中，第二距离d2与第三距离d3相同，使得图2中第三几何线是重叠于第二几何线220。
在产生完第一几何线210、第二几何线220与第三几何线后，进入步骤S313，亦即离开管理程序作业环境，并进入布局作业环境。接着，在步骤S315中，于布局作业环境中，将第一几何线210的属性由「Path」属性改设为「布线防止」属性。此「布线防止」属性会防止「Mentor」布局程序在第一几何线210所围成的几何区域内进行布线操作。
最后，在步骤S317中，对电路板进行「填满」的布线操作。于「Mentor」布局程序而言，前述「填满」的布线操作可以是「change to fill(DGND)」功能。在「change to fill(DGND)」功能中，通过选择第三几何线而一层一层地对图2所示的电路板填满接地的导电层。由于第一几何线210的属性只允许在其所围成的几何区域外进行布线操作，但是第二几何线220的属性只允许在其所围成的几何区域内进行布线操作，因此上述「填满」的布线操作仅能对第一几何线210与第二几何线220之间的区域(亦即第三几何线所围成的几何区域)配置导电层，并且将此导电层引接至接地端。步骤S317所形成的接地的环状导电层可以做为电路板的电磁防护元件，以降低电磁干扰对电路板的影响。如此一来，本实施例可以减少产生电磁防护元件布局所花费的时间。
本发明所属技术领域的通常技艺者可以依其需求，而以一种计算机程序产品的方式实现上述实施例。此计算机程序产品基本上是由多个程序代码片段所组成的，并且这些程序代码片段在加载计算机中并执行之后，即可完成上述电路板电磁防护元件的布局方法的步骤。当然，前述计算机程序产品亦可以利用计算机可读取储存媒体储存之，以利计算机执行上述电路板电磁防护元件的布局方法。
综上所述，本发明通过在布局图上设定第一距离与第二距离，并且利用第一距离与第二距离分别执行「布线边界」功能以便沿着电路板的边缘产生第一几何线与第二几何线。接着，设定第一几何线与第二几何线的属性，以便于防止在第一几何线所围成的几何区域内进行布线操作以及防止在第二几何线所围成的几何区域外进行布线操作。最后，对电路板进行填满的布线操作，也就是在第一几何线所围成的几何区域外以及第二几何线所围成的几何区域内进行「填满」布线操作，以产生电磁防护元件。如此一来，可以减少布局工程师以人工手动方式来描绘出第一几何线与第二几何线以及配置电磁防护元件所花费的时间，并且此电磁防护元件可以降低电磁干扰对电路板的影响。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。
Claims (6)
1.一种电路板电磁防护元件的布局方法，包括：
提供一电路板的布局图；
以一第一距离执行一布线边界功能，以沿着该电路板的边缘产生属性为布线边界的一第一几何线，其中该第一几何线与该电路板边缘的距离为该第一距离；
将该第一几何线的属性改设为布线防止，其中该布线防止属性会防止在该第一几何线所围成的几何区域内进行布线操作；
以一第二距离执行该布线边界功能，以沿着该电路板的边缘产生属性为布线边界的一第二几何线，其中该第二几何线与该电路板边缘的距离为该第二距离，该第一距离大于该第二距离，该第二几何线的布线边界属性会防止在该第二几何线所围成的几何区域外进行布线操作；以及
对该电路板进行一填满的布线操作，用以对该第一几何线与该第二几何线之间的区域配置导电层，并且将导电层引接至接地端，作为电磁防护元件。
2.如权利要求1所述的电路板电磁防护元件的布局方法，其特征在于，在对该电路板进行该填满的布线操作之后，还包括：
将该第一几何线的属性改设为布线边界，用以在该第一几何线所围成的几何区域内进行电路布线。
3.如权利要求1所述的电路板电磁防护元件的布局方法，其特征在于，以第一距离执行布线边界功能以及以第二距离执行布线边界功能是于程序管理作业环境下进行。
4.如权利要求3所述的电路板电磁防护元件的布局方法，其特征在于，将该第一几何线的属性改设为布线防止是于布局作业环境下进行。
5.如权利要求1所述的电路板电磁防护元件的布局方法，其特征在于，还包括：
在提供该电路板的布局图之前，先进入一程序管理作业环境，接着再于布局程序中，提供该电路板的布局图；
在产生属性为布线边界的该第一几何线之后，先将该第一几何线的属性改设为一第一属性，其中该第一属性为不同于该第一几何线的布线边界属性；
在将该第一几何线的属性改设为该第一属性之后，以一第三距离执行该布线边界功能，沿着该电路板的边缘产生属性为布线边界的一第三几何线，其中该第三几何线与该电路板边缘的距离为该第三距离，且该第二距离与该第三距离相同；
在产生属性为布线边界的该第三几何线之后，将该第三几何线的属性改设为一第二属性，接着再以该第二距离执行该布线边界功能，以沿着该电路板的边缘产生属性为布线边界的该第二几何线，其中该第二属性为不同于该第三几何线的布线边界属性；
在产生属性为布线边界的该第二几何线之后，离开该程序管理作业环境，并进入一布局作业环境；以及
于该布局作业环境中，将该第一几何线的属性由该第一属性改设为布线防止，之后再对该电路板进行该填满的布线操作。
6.如权利要求1所述的电路板电磁防护元件的布局方法，其特征在于，该电路板为印刷电路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101783709A CN101739476B (zh) | 2008-11-27 | 2008-11-27 | 电路板电磁防护元件的布局方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101783709A CN101739476B (zh) | 2008-11-27 | 2008-11-27 | 电路板电磁防护元件的布局方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101739476A CN101739476A (zh) | 2010-06-16 |
| CN101739476B true CN101739476B (zh) | 2012-08-08 |
Family
ID=42462958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101783709A Expired - Fee Related CN101739476B (zh) | 2008-11-27 | 2008-11-27 | 电路板电磁防护元件的布局方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101739476B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101957847B (zh) * | 2010-09-21 | 2011-11-23 | 百度在线网络技术（北京）有限公司 | 一种搜索***及其实现方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1536898A (zh) * | 2003-04-11 | 2004-10-13 | 中兴通讯股份有限公司 | 背板的布局方法 |
| CN1633228A (zh) * | 2003-12-24 | 2005-06-29 | 上海贝岭股份有限公司 | 一种抑制电磁干扰的地线布图方法 |
| CN101207967A (zh) * | 2006-12-22 | 2008-06-25 | 英业达股份有限公司 | 可遮罩电磁波干扰的电路板结构 |
-
2008
- 2008-11-27 CN CN2008101783709A patent/CN101739476B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1536898A (zh) * | 2003-04-11 | 2004-10-13 | 中兴通讯股份有限公司 | 背板的布局方法 |
| CN1633228A (zh) * | 2003-12-24 | 2005-06-29 | 上海贝岭股份有限公司 | 一种抑制电磁干扰的地线布图方法 |
| CN101207967A (zh) * | 2006-12-22 | 2008-06-25 | 英业达股份有限公司 | 可遮罩电磁波干扰的电路板结构 |
Non-Patent Citations (2)
| Title |
|---|
| JP特开2001-34725A 2001.02.09 |
| JP特开平11-261181A 1999.09.24 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101739476A (zh) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7124390B2 (en) | Generating a split power plane of a multi-layer printed circuit board | |
| Mitzner | Complete PCB design using OrCAD Capture and PCB editor | |
| KR20100036318A (ko) | 기판 장치의 설계 또는 시뮬레이션에 있어서 보호용 전압 절환형 절연 물질을 포함하기 위한 시스템 및 방법 | |
| US11076493B2 (en) | Implementing high-speed signaling via dedicated printed circuit-board media | |
| US10104817B1 (en) | Electromagnetic-interference shielding device and method for manufacturing the same | |
| US20090244877A1 (en) | PCB layout structrue for suppressing EMI and method thereof | |
| JP2009238130A (ja) | プリント基板設計装置およびプリント基板設計方法 | |
| CN111737945A (zh) | 一种pcb板的背钻设计方法、***、终端及存储介质 | |
| CN101389183A (zh) | 一种差分信号线的贯孔区域设计***及方法 | |
| CN101782931B (zh) | 电路板布线的约束区域处理方法及*** | |
| CN101739476B (zh) | 电路板电磁防护元件的布局方法 | |
| CN105263254A (zh) | 一种印刷电路板及其加工方法 | |
| JP2018088056A (ja) | ビアモデル生成プログラム、ビアモデル生成方法及び情報処理装置 | |
| Blackwell | Circuit boards | |
| CN103858526A (zh) | 一种线路板与在pcb基板上形成线路的方法 | |
| CN103286455B (zh) | 防止软性印刷电路板重复镭射的方法 | |
| US7219318B2 (en) | System and method for verifying a layout of circuit traces on a motherboard | |
| EP3609044A1 (en) | Charging circuit and charging method thereof | |
| CN103545225B (zh) | 电子元件封装结构及其封装方法 | |
| CN113939091A (zh) | 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板 | |
| Silvestre Bergés et al. | Printed Circuit Board (PCB) design process and fabrication | |
| Gautam et al. | Gate Drive for Power Electronic Converters: An Insight into KiCAD’s PCB design! | |
| JP2011133990A (ja) | プリント配線板の電圧降下算定装置、算定方法、及び算定プログラム | |
| CN108093558B (zh) | 一种降低辐射效应的主板设计方法 | |
| CN114885491B (zh) | 一种pcb、屏蔽器件的确定方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180817 Address after: A2-3 Industrial Park, Tianjin Xiqing Economic Development Zone Patentee after: Tianjin Tai Wo Mau Electronics Co. Ltd. Address before: Taipei City, Taiwan Chinese Shilin District Hougang Street No. 66 Patentee before: Inventec Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120808 Termination date: 20201127 |